JPH01227069A - 波形表示方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、波形を滑らかに表示する波形表示方法に関す
る。

［従来技術及び発明が解決しようとする課題］デジタル
・オシロスコープは、入力信号の値を表す波形を時間の
関数として表示し得る。この表示波形は、ＣＲＴ　（陰
極線管）のスクリーン上の画素を選択的に発光させて表
示される。入力信号をサンプリングし、デジタル変換し
て波形データ列を得るのが普通である。この波形データ
列の順次連続する各データは、順次連続する波形上の値
を表している。テスク走査型オシロスコープでは、スク
リーン上の表示は、水平方向の行と垂直方向の列でマト
リクス状に配列された画Ｓ（ピクセル）を選択的に発光
させることにより行われる。この画素配列に於いて、垂
直方向の各列は異なるサンプリング時点を表し、水平方
向の各行は、異なる値を表している。この波形データ列
を処理して所謂「ビット・マツプ」が作成される。ビッ
ト・マツプとは、画素を発光させるか否かを表す記憶ヂ
−タ配列のことである。水平テスク走査型オシロスコー
プに於いて、電子ビームが水平方向の各行を周期的に走
査し、走査期間中に電子ビームがオン又はオフされる。

この結果、波形に含まれるべき画素が発光され、それ以
外の画素は発光されない。各画素を発光させるか否かは
、記憶されたビット・マツプに従って決まる。

スクリーン上の画素の数は有限なので、波形が急速に立
ち上がったり、立ち下がったりする部分は、その波形上
で水平方向に連続している画素の垂直位置の違いにより
不連続、即ちギザギザの波形となって表示される。更に
、オシロスコープの入力回路で小さなノイズが入力信号
に混入し、入力信号の値が隣接する２つの画素行（水平
ライン）の間にある時には、その部分の波形表示は、隣
接する２つの画素行間で振動しているように表示される
。この振動の如き表示は、表示波形が高周波成分を含ん
でいるかのような誤った印象を与えることがある。その
上、垂直方向の表示分解能は、スクリーン上の画素行の
数によって制限される。

従って、本発明の目的は、アナログ入力信号を時間の関
数として連続的、且つ滑らかに波形表示し得る波形表示
方法を提供することである。

［課題を解決する為の手段及び作用コ デジタル・オシロスコープに印加されたアナログ入力信
号は、サンプリング及びデジタイズされて波形データ列
が作成される。この波形データ列に基づいて、オシロス
コープのスクリーン上に時間の関数として入力信号の値
を表す波形が表示される。表示波形は、１組のベクトル
群によって構成される。各ベクトルは、スクリーン上の
２点間を結ぶ直線の軌跡であり、これは、連続する２つ
の入力信号サンプル点の値及びこれら２つのサンプル点
のサンプリング時点によって決まる。スクリーン上の表
示は、画素配列により編成され、各画素の輝度は可変で
ある。本発明によれば、各ベクトルは、スクリーン上の
各ベクトルの軌跡に沿って画素を発光させることにより
表示される。更に、これら画素の輝度は、ベクトル軌跡
からその画素の中心までの距離に応じて変調される。こ
のようにしてベクトルを表示することにより、表示波形
上の目障りな不連続性、ギザギザ、又は振動表示等をな
くすことが出来る。

［実施例］ 第２図は、本発明を応用した１実施例のテスク走査型デ
ジタル・オシロスコープのブロック図である。入力信号
は、垂直前置増幅器（１０）に印加され、オフセットの
調整、増幅、又は減衰等の処理がされる。垂直前置増幅
器（１０）の出力はデジタイザ（１２）に供給され、繰
り返し発生する各トリガ・イベントに関連する複数の時
点で入力信号がデジタル変換され、波形データ列（即ち
、ベクトル・リスト）が作成される。各波形データ列は
、異なるサンプリング期間中の入力信号の時間的変化を
表している。各波形データ列の各要素は、トリガ・イベ
ントの発生時点に対する特定のサンプリング時点に於け
る入力信号の特定の値に対応している。各波形データ列
は、デジタイザ（１２）から表示バス（１４）を介して
ランダム・アクセス型取り込みメモリ　（１６）に転送
され、デジタイザ（１２）からのアドレス指定によりメ
モ’Ｊ’（１６）内に順次記憶される。その後、取り込
みメモＩＪ（１６）から波形データ列のデータが読み出
され、表示バス（１４）を介して表示システム（１８）
に送られ、波形データ列に基づく波形がＣＲＴ（２０）
のスクリーン上に表示される。

μＰ（マイクロ・プロセッサ）（２２）は、メモＩＪ（
２４）に記憶された命令に従って動作し、システム・バ
ス（２６）を介して制御データを送り、垂直前置増幅器
（１０）、デジタイザ（１２）及び表示システム（１８
）等の動作を制御する。

システム・バス（２６）はメモ’Ｊ（２４）とマイクロ
・プロセッサ（２２）の間も接続している。

使用者は、押しボタン、制御つまみ等の周知の人力装置
を操作して適当な制御データを使用者インタフェース（
Ｉ／Ｆ）（２８）を介してμＰ（２２）に送り、垂直前
置増幅器（１０）及びデジタイザ（１２）の利得、オフ
セット、サンプリング速度、トリガ・レベル等のパラメ
ータを選択することが出来る。μＰ（２２）は、表示バ
ス（１４）とシステム・バス（２６）間を相互接続して
いるバス・インタフェース（１／Ｆ）（３０）を介して
取り込みメモＵ（１６）にアクセス出来、波形データ列
の読み出し、書込み、書き換え等をすることが出来る。

取り込みメモＵ（１６）は、過去数回に亘りデジタル変
換された入力信号を表す複数の波形データ列を記憶する
ことが出来る。μＰ（２２〉は、使用者が人力した制御
データに従って、取り込みメモＩＪ（１６）内の波形デ
ータ列を選択し、表示システム（１８）に送り、使用者
がスクリーン（２０）上の波形表示を制御出来るように
している。

第２図の好適実施例のオシロスコープは、水平ラスクラ
イブであって、スクリーン（２０）の表示領域は、複数
の行及び列を含む画素配列で構成されており、各画素の
輝度は可変し得る。縦方向の各画素列は、順次トリガ・
イベントに対する時間間隔を表しており、水平方向の各
画素行は、順次入力信号の異なる値を表している。電子
ビームが周期的に各画素行を水平方向に走査し、走査中
に電子ビームの強度が変調されて、入力信号の波形を表
す画素が可変輝度により発光される。その波形上以外の
画素の走査する際に、その画素を発光させないように電
子ビームはオフ状態となる。

画素を発光させるか否かの判断、発光させる画素の輝度
に関する判断は、入力波形データ列に応じて表示システ
ム（１８）が生成及び記憶したビット・マツプに従って
行われる。この実施例では、ビット・マツプは、各画素
に関して４ビツトの肢度データ値を含んでいる。輝度を
示す輝度データの値により関連する画素が発光される。

画素を発光させないならば、輝度データの敏は、０００
０（２進データ）である。画素を発光させる場合には、
４ビツトの輝度データの値は、０００１から１１１１ま
での数値の順で輝度が増加する１５段階の輝度の中の１
つの値を示す。そして、表示システム（１８）は、この
輝度データ値に従って、画素の輝度を設定する。

第３図は、第２図の表示システム（１８）を更に詳細に
示したブロック図である。フレーム・バッファ（３２）
は、ビット・マツプを記憶するメモリを含んでいる。表
示制御回路（３４）は、ビット・マツプから周期的に輝
度データを読出し、電子ビームの輝度並びに水平及び垂
直方向の偏向も制御する信号を発生する。波形データ列
が取り込みメモ’Ｊ（１６）から表示バス（１４）を介
して表示システム（１８）に送られると、その波形デー
タ列は、ＲＡＭ　（ランダム・アクセス・メモ’Ｊ）（
３６）に記憶される。表示バス（１４）のデータ線はＲ
ＡＭ　（３６）のデータ入力端子に直接接続しており、
表示バス（１４）のアドレス線は、ＭＵＸ　（マルチプ
レクサ）（３８）を介してＲＡＭ　（３６）のアドレス
入力端子に接続している。ＲＡＭ（３６）から読み出さ
れた波形データ列のデータ要素は、ラスクライブ（４０
）に入力される。このラスタライザ（４０）は、第２図
のスクリーン（２０）上の画素配列の各画素に夫々対応
した輝度データ配列を発生する。ラスタライザ（４０）
の輝度配列出力は、画素プロセッサ（４２）に人力する
。画素プロセッサ（４２）は、輝度データに基づいて種
々の論理動作を実行して選択的に輝度データの値を調整
する。その後、画素プロセッサ（４２）は、調整済みの
輝度データをフレーム・バッファに転送し、スクリーン
（２０）の画素配列のビット・マツプとして格納する。

第２図のμＰ（２２）は、システム・バス（２６）を介
して制御レジスタ（４４）に制御データを送り、ＭＵＸ
　（３８）　、ラスタライザ（４０）及び画素プロセッ
サ（４２）の動作を制御する。即ち、制御レジスタ　（
４４）に格納された制御データがこれらの装置に入力さ
れるのである。ＲＡＭ（３６）及びフレーム・バッファ
（３２）（７）Ｌｌｉし／書込み動作、並びにラスタラ
イザ（４０）及び画素プロセッサ（４２）の種々の動作
は、制御レジスタ　（４４）からの制御データに従って
Ｊテート・マシン（４６）が発生するクロック信号に同
期している。ステート・マシン（４６）が発生するクロ
ック信号に関しては、詳細に後述する。

ステート・マシン（４６）は、ＲＡＭ　（３６）からの
データの読み出し、及びフレーム・バッファ（３２）の
読み出し及び書込みアクセスの為の制御信号及びアドレ
ス信号も発生する。

動作を説明するに、第２図のμＰ（２２）は、波形を表
す波形データ列を取り込みメモ！Ｊ（１６）からバス（
１４）を介してＲＡＭ　（３６）に転送する。波形デー
タ列の転送が終了すると、μＰ（２２）は、制御レジス
タ（４４）内のビットを変更し、その結果、ステート・
マシン（４６）が発生したアドレス信号がＭＵＸ（３８
）を介してＲＡＭ（３６）に供給され、ステート・マシ
ン（４６）も動作を開始する。その後、ステート・マシ
ン（４６）は、ＲＡＭ　（３６）のアドレス信号及び制
御信号の発生を開始し、ＲＡＭ　（３６）から順次波形
データ列が読み出され、ラスクライブ（４０）に転送さ
れる。波形データ列は、スクリーン上の縦方向の各画素
列に関するデータ要素を含んでおり、このデータ要素は
、対応する画素列が表す時点に於ける入力信号の値を表
している。

ＲＡＭ　（３６）から読み出された波形データ列が数回
にわたりラスクライブ（４０）に送られる。

尚、この１回の波形データ列の転送毎に各水平画素行の
データが送られる。ラスクライブ（４０）は、波形デー
タ列から各画素行上の各画素の輝度値を決定する。ラス
クライブ（４０）は、各画素の輝度値を計算すると、計
算済みの輝度値のデータを画素プロセッサ（４２）に送
る。その後、画素プロセッサ（４２）は、制御レジスタ
　（４４）からの制御データに応じてこれら輝度データ
を修正する。その後、画素プロセッサ（４２）は、（多
分修正済みの）これら輝度データをフレーム・バッファ
（３２）に渡し、その中のビット・マツプの対応する記
憶位置に記憶させる。ステート・マシン（４６）は、ア
ドレス信号及び制御信号をフレーム・バッファ（３２゛
に送り、その中のビット・マツプの適正な記憶位置に各
輝度値のデータを記憶させる。

上述のように、表示制御回路（３４）は、フレーム・バ
ッファ（３２）から周期的にビット・マツプの輝度デー
タを読み出し、この輝度データに従って画素を発光させ
て波形表示を行う。波形表示は、１組のベクトル群によ
って形成される。各ベクトルは、スクリーン上の２点間
の１本の直線であって、これら２点は、連続して取り込
まれた２つの入力信号のサンプルの値を表す垂直位置及
びこれら２つのサンプルのタイミングを表す水平位置に
よって決まる。本発明によれば、スクリーン上の各ベク
トルの軌跡に沿った中心を持つ画素を発光させてこれら
のベクトルがスクリーン上に表示される。更に、発光さ
れる各画素の輝度は、ベクトルの軌跡から各画素の中心
点までの水平又′は垂直方向の距離に応じて変調される
。

第１Ａ図乃至第１Ｄ図は、夫々異なる４つの場合の画素
輝度漸次変調の例を示している。第１Ａ図乃至第１Ｄ図
つ小さな矩形は、各画素を表し、波形の一部を表す各図
形は、１以上のベクトルを含んでいる。各画素の輝度デ
ータは、４ビツトなので、各輝度データは、０からＦ（
１６進数）までの範囲の輝度値を表している。ここで、
輝度値０は、最小の輝度（即ち、発光しない状態）を表
し、輝度値Ｆは、最大輝度を表す。第１Ａ図において、
２点（５２）及び（５４）１間を結ぶ１つのベクトル（
４８）は、水平方向に１画素だけ増加した時、垂直方向
には７画素分増加しているので、傾きが１よりかなり大
きい。このベクトルの真の軌跡（２点（５２）及び（５
４）を結ぶ実線）に沿った画素の輝度値は、このベクト
ル軌跡からその画素の中心点までの水平（又は垂直）距
離の増加と共に減少する。ベクトル軌跡が画素の中心点
を通過するか、又はその中心点の極めて近くを通過する
時には、その画素の輝度値は最大値Ｆになる。ベクトル
軌跡と画素の中心点との水平（又は垂直）距離が、隣接
する画素の中心点間の距離以上の時には、その画素の輝
度値は最小値０になる。

ベクトル軌跡からこの中間の距離にある画素の輝度は、
大体その距離に反比例するように選択される。第１Ａ図
において、ベクトル軌跡の両側の画素の輝度値の和がＦ
であり、一方の画素の輝度値は、ベクトル軌跡の反対側
にある他方の画素の輝度値の１の補数に等しくなってい
ることに留意されたい。従来の波形表示装置では、ベク
トルの端部の点又は軌跡に最も近い画素のみを最大輝度
に設定し、その他の画素は発光させなかった。そのよう
な従来例の場合、特にベクトルの端部の２点間が垂直方
向に比較的離れていると、表示されるそのベクトルは、
不連続になってしまう。しかし、本発明によれば、第１
Ａ図に示すように画素の輝度値を変化させることにより
、ベクトルの端部の２点間の軌跡全体にわたり、略−様
なベクトル表示が得られ、不連続な表示を避けることが
出来る。

更に、胡瞭さを表す表示分解能は実質的に向上する。

第１Ｂ図は、２点（５８）及び（６０）間を結ぶベクト
ル（５６）を示している。ベクトル（５６）の傾きは、
第１Ａ図のベクトル（４８）はど傾斜が急ではないが、
１よりも大きい。第１Ｃ図は、２つのベクトル（６２）
及び（６４）で形成された波形のピークを示している。

この場合、２つのベクトルの両方の軌跡に挟まれている
画素がいくつかあり、これらの画素の輝度は、両方のベ
クトルとの関係によって決まる。第１Ｄ図は、複数のベ
クトルを含む波形表示の一部分を表している。

これらのベクトルの傾きは、１より大きいものもあれば
、１より小さいものもある。ベクトルの傾きが１より大
きい場合には、そのベクトルに隣接する画素の輝度は、
ベクトル軌跡からの水平方向の距離の逆数関係により調
整される。他方、ベクトルの傾きが１より小さい場合に
は、そのベクトルに隣接している画素の輝度は、そのベ
クトル軌跡からの垂直方向の距離の逆数関係により調整
される。

各画素の輝度値は、第３図のラスタライザ（４０）によ
って計算されるが、第４図は、このラスクライブ（４０
）の詳細なブロック図を示している。第３図のステート
・マシン（４６）は、２つの同期信号をラスタライザ（
４０）に供給する。１つの信号は、画素クロック信号で
あり、ラスクライブ（４０）が第３図のＲＡＭ　（３６
）からの新しい波形データ列のデータ要素を受ける為に
供給される信号である。もう１つの信号は、水平同期信
号であり、ステート・マシン（４６）が波形データ列の
最後のデータ要素を処理したことをラスタライザ（４０
）に伝える為に供給される信号である。第４図において
、画素クロック信号に駆動されて、波形データ列の１２
ビツトの各データ要素レジスタ　（７０）に記憶される
。次の画素クロック信号に応じて、レジスタ（７２）が
レジスタ　（７０）の出力データを記憶し、レジスタ（
７０）はその次に入力される波形データ列のデータ要素
を記憶する。一連の波形データ列のデータ要素は、入力
信号の一連のサンプル値Ｙ１　を表しており、ここで、
添字ｌは、波形データ列上のデータ要素の位置を表して
いる。第１Ａ図の例において、入力信号のサンプル１の
サンプル値Ｙ１は、点（５４）の垂直位置（高さ）で表
され、入力信号のサンプル（ｉ＋１）のサンプル値Ｙｉ
＋１は、点（５２）の垂直位置で表される。

ベクトル（４８）の左側の垂直画素列の画素の輝度を計
算する為に、サンプル値Ｙｉ　及びＹ　ｉ＋１がレジス
タ（７２）及び（７０）に夫々記憶される。レジスタ（
７０）及び（７２）の出力データは、ＡＬＵ　（算術論
理装置）（７４）に供給され、以下の値が計算される。

ΔＹｌ＝ＩＹ１−Ｙｌ＋１１ この第１Ａ図の例の場合、この値ΔＹｉは、２点（５２
）及び（５４）間の垂直距離になる。この値ΔＹｉは、
次の画素クロック信号に応じて、レジスタ　（７６）に
記憶される。

ＡＬＵ（７４）は、ΔＹｉ＜１か否かを示すビット信号
も発生し、このビット信号はレジスタ（７６）にも記憶
される。第３図のステート・マシン（４６）が発生する
水平同期クロック信号の各サイクル毎に、第４図の走査
線カウンタ（７８）の出力計数値が１ずつ増加する。走
査線カウンタ（７８）の出力計数値は、画素配列の画素
列１及び画素行Ｊで表される位置（ｉ、ｊ）の画素の垂
直方向の高さＳ′Ｊ　を表しており、この画素の輝度値
Ｉ　　（ｉ、ｊ）は、レジスタ　（７０）及び（７２）
内のデータに基づいて計算される。画素列ｌは、画累配
列○左端の画素列から１番目の画素列を表−し、画素行
ｊは画素配列の最上端の行から３番目の画素行を表して
いる。

第１Ａ図において、画素（５５）の輝度値が計算される
場合を考える。この時、第４図の走査線カウンタ（７８
）の出力計数値は、画素（５５）を含む画素行の垂直方
向の高さで決まる値を表している。走査線カウンタ（７
８）の出力及びレジスタ（７２）の出力は、別のＡＬＵ
　（８０）に供給され、ここで、量ΔＹｉｊ＝　ｌＹｉ
　−ｓｊ　ｌが計算される。そして、この量ΔＹ１ｊは
、次の画素クロックのサイクルにレジスタ　（８２）に
記憶される。

第１Ａ図において、量△Ｙ１３は、画素（５５）の中心
点とベクトル（４８）の一端（５４）との間の垂直方向
の距離を表している。ＡＬＵ（８０）は、ΔＹｉｊ＜ｌ
であるか否かを示すビット信号及びＹｉ＞ｓｊであるか
否かを示すビット信号も発生する。

レジスタ（７６）の出力ΔＹ１は、バレルシフタ（７８
）及び優先エンコーダ（８６）に入力され、他方、レジ
スタ（８２）の出力ΔＹｉ、ｊ　　は、別のバレルシフ
タ（８８）に入力される。優先エンコーダ（８６）は、
ΔＹｉ　の値に基づいて、レジスタ　（８４）及び（８
８）の入力のシフト最を決定する。具体的に言えば、優
先エンコーダ（８６）の出力に応じて、バレルシフタ（
８４）は、その出力信号のＭＳＢ　（最上位ビット）を
論理「１」に設定するのに必要なビット数だけ入力信号
を左にシフトする。同様に、優先エンコーダ（８６）の
出力に応じて、バレルシフタ（８８）は、同じビット数
だけ入力信号をシフトさせる。

この処理は、ΔＹｉ　及びΔＹ１ｊを比較的大きな値に
正規化する為に実行される。バレルシフタ（８４）の出
力のＭ　Ｓ　Ｂ側３ビット及びバレルシフタ（８８）の
出力のＭ　Ｓ　Ｂ側５ビットが、次の画素クロック・サ
イクルでレジスタ（９０〉に記憶される。レジスタ（７
６）の残りの１ビツトの出力ΔＹｉ＜１は、ΔＹｉ（ベ
クトルの垂直方向の増加量）が、２つの画素の中心点間
の距離より小さいか否かを示す信号であり、このビット
信号もレジスタ（９０）に記憶される。レジスタ（８２
）に記憶されている残りのビット信号ΔＹＩＪ及びＹｉ
　＞　Ｓｊ　　レジスタ　（９０）に記憶される。

レジスタ（９０）に記憶された８ビツトの輝度データに
よりＲＯＭ　（９２）がアドレス指定され、４ビツトの
輝度データ値がＲＯＭ（９２）から読み出され、次の画
素クロック・サイクルでレジスタ　（９４）に記憶され
る。ＲＯＭ（９２）Ｉｔ、画素の適正な輝度値を選択す
るように、プログラムされている。上述のように、画素
の輝度値は、ベクトルの軌跡の傾きが１より大きいか否
かに応じて、ベクトル軌跡から画素までの垂直方向又は
水平方向の距離によって決まる。この垂直方向及び水平
方向の距離は、その画素を含む画素列を通過するベクト
ルの端部の２点間の垂直距離ΔＹｉ　　と、このベクト
ルの一端の点からその画素を含む画素行までの距離ΔＹ
１ｊによって求めることが出来る。

これらの情報は、ＲＯＭ　（９２）をアドレス指定する
レジスタ（９０）の出力に含まれており、ＲＯＭ（９２
）は、入力アドレス信号の値の関数として適正な輝度値
を発生するルック・アップ・テーブルを含んでいる。

例えば、第１Ａ図の例において、ＲＯＭ　（９２）から
出力される画素（５５）の輝度値Ｉ’　（ｉ。

ｊ）は、１０１１（１６進数ではＢ）となる。この輝度
値は、ＲＯＭ　（９２）の出力の４ビツトの分解能で、
大体法の式によって求められる。

１’　（ｉ、　　ｊ）＝　［１−（ΔＹｉｊ÷ΔＹｉ）
　］　Ｆレジスタ（９４）に記憶された輝度値Ｉ’　ｃ
ｉ。

」）は、４個一組のインバータ（９６）の入力端に供給
され、Ｉ′（ｉ、ｊ）の補数Ｉ”（ｉ、　　ｊ）　　が
インバータ（９６〉から出力される。

１責ｉ、　　ｊ）＝　［Ｆ　−Ｉ’　（ｉ、　　ｊ）］
インバータ（９６）の出力は次の画素クロック・サイク
ルでレジスタ（９８）に記憶される。レジスタ（９４）
及び（９８）に記憶された４ビツトの輝度値データは、
ＲＯＭ（１００）に入力されるアドレス信号となる。Ｒ
ＯＭ　（１００）は、これら輝度値データ人力に応じて
各画素の輝度値デ−タＩ　　（ｉ、　　ｊ）　　を出力
するようにプログラムされている。入力値１’（ｉ、ｊ
）　　は、画素の中心の右側をベクトルが通過している
場合に、その画素の輝度に対するそのベクトルの寄与を
表し、他方、入力値Ｉ”（ｉ、　　ｊ）　　は、画素の
中心又は左側を゛くクトルが通過している場合に、その
画素の輝度に対するそのベクトルの寄与を表している。

第１Ｃ図において、画素（６３）の輝度値Ｃ（１６進数
）は、ベクトル（６２）及び（６４）の両方の寄与を受
ける関数で決まる。ベクトル（６２）の寄与分Ｉ責１．
Ｊ）は６であり、この値は、画素（６３）の左側にある
画素（６１）の輝度値９の補数である。同様に、ベクト
ル（６４）の寄与分Ｉ’（ｉ、ｊ）は６であり、この値
も画素（６３）の右側の画素（６５）の輝度値９の補数
である。

従って、画素（６３）の辣度渣はＣ＝６＋６となる。こ
のように、ＲＯＭ（１００）は、２つの人力値を加算す
るが、その出力値はＦ（１６進数）で飽和する。

レジスタ　（９０）に記憶されたΔＹｉ＜１、ΔＹｉｊ
　＞　ｌ　、及びＹｉ＞Ｓｊの各ビット信号がロジック
回路（９１）の入力端に供給される。Ｙｌ＞Ｓｊ　のビ
ット信号は、画素クロック信号で駆動されるレジスタ（
９５）の入力端にも供給される。

このレジスタ　（９５）に記憶されたビット信号（以後
、Ｙｉ−１＞Ｓｊ　　という）も、ロジック回路（９１
）に入力する。このロジック回路（９１）は、２つの出
力信号ＣＬＲ１及びＣＬＲ２を出力端に発生する。ＣＬ
Ｒ１及びＣＬＲ２の出力信号が出力されるのは、ベクト
ルの一端と画素の間の距離ΔＹＩＪが１より大きい場合
にベクトルの軌跡がその画素位１Ｗ（ｉ、ｊ）を含む画
素行と交差しない場合である。ＣＬＲ１信号は、レジス
タく９４）のクリア入力端ＣＬＲに入力してこのレジス
タをクリアし、その中の輝度値データをＯに設定する。

ＣＬＲ２信号は、ベクトルの軌跡が画素位置（ｉ、　　
Ｊ）から１画素単位の距離の範囲にない時、及びベクト
ルの長さが１より短い時にも出力される。ＣＬＲ２信号
は、画素クロック信号に応じてレジスタ　（９３）を介
してレジスタ（９８）のクリア入力端ＣＬＲにＣＬＲ３
信号として供給される。

第６図は、第４図のロジック回路（９１）の詳細なブロ
ック図である。ビット信号Ｙｉ−１＞ｓｊは、ＡＮＤゲ
ー）（１２６）の一方の入力端及びインバータ　（１２
０）に入力し、インバータ（１２０）の出力は、別のＡ
ＮＤゲート（１２２）の一方の入力端に供給される。ビ
ット信号Ｙｌ〉ｓｊ　　は、Ａ　Ｎ　Ｄゲート（１２２
）の他方の入力端及びインバータ（１２４）の入力端に
供給され、インバータ（１２４）の出力はＡＮＤゲート
（１２６）の他方の入力端に供給される。ＡＮＤゲート
（１２２）及び（１２６）の両出力は、ＮＯＲゲート　
（１２８）に入力し、ＮＯＲゲート（１２８）の出力は
、Ａ　Ｎ　Ｄゲート（１３２）の一方の入力端に供給さ
れる。ビット信号ΔＹｉｊ＜１は、インバータ（１３０
）で反転され、インバータ（１３０）の出力は、Ａ　Ｎ
　Ｄゲー）（１３２）の他方の入力端に供給される。こ
のＡＮＤゲート（１３２）がＣＬＲ１信号を発生する。

このＣＬＲ１信号及びビット信号ΔＹ１く１がＯＲゲー
ト（１３４）に入力され、このＯＲゲート　（１３４）
からＣＬＲ２信号が出力される。

ベクトルの軌跡が画素位置（ｉ、　　ｊ）を含む画素行
と交差せず（即ち、ＮＯＲゲー）（１２８）の出力が論
理「１」）、ベクトルの一端とその画素との距離ΔＹＩ
Ｊが１より大きく　（即ち、インバータ（１３０）の出
力が論理「ｌ」）の時、ＡＮＤゲート（１３２）によっ
てＣＬＲ１信号が論理「１」に駆動され、第４図のレジ
スタ（９４）がクリアされる。この結果、ＲＯＭ　（９
２）から出力される輝度値データビ（ｉ、ｊ）！、まＩ
　　（ｉ、　　ｊ）に加算されない。ＯＲアゲ−（１３
４）の出力信号ＣＬＲ２も論理「１」に駆動されるので
、ＣＬＲ３信号が第４図のレジスタ（９８）を画素クロ
ックの１サイクル後にクリアする。従って、画素行ｊに
沿って次の位置１の画素の輝度を計算する時、Ｉ”（ｉ
、ｊ）は、Ｉ（１，ｊ）の値に加算されない。ベクトル
の傾きが１より小さい時には、Ｉ”（ｉ、　　ｊ）　　
の値は０に設定すべきである。この結果、ＯＲゲート（
１３４）の出力信号ＣＬＲ２が論理「１」となり、その
後、ＣＬＲ３信号が第４図のレジスタ　（９８）をクリ
アする。

第４図のラスタライザ（４０）が発生する４ビツトの輝
度データは、第３図の画素プロセッサ（４２）に供給さ
れる。第５図は、この画素プロセッサ（４２）の詳細な
ブロック図である。尚、この画素プロセッサ（４２）に
関する詳細な説明は、本願と同日出願の米国特許出願第
１５０２７０号［波形表示装置の波形輝度変調（Ｗａｖ
ｅｆｏｒｍ　１ｎｔｅｎｓｉｔｙ　Ｍｏｄｕｌａｔｉｏ
ｎ　ｉｎ　ａ　Ｗａｖｅｆｏｒｍ　Ｄｉｓｐｌａｙ）　
Ｊに記載されている。第３図のラスクライブ（４０）か
らの４ビツトの輝度データが、第５図の４個一組のレジ
スタ群（１１０）の入力となる。第３図のフレーム・バ
ッファ　（３２）は、ビット・マツプ型の画素データを
１６ビツトのワードとして記憶している。各ワードは、
水平方向に連続した４つの画素の輝度を示しており、画
素プロセッサ（４２）は、水平方向に連続している４つ
の画素の輝度データを集めた後、これらのデータの論理
動作を実行する。これら４つの画素の輝度データ値が、
４個のレジスタ群（１１０）に集められ、画素クロック
の連続サイクルに応じてこれら輝度データ値がレジスタ
群（１１０）に記憶される。

第３図のステート・マシン（４６）は、このＴｕｔ＝ク
ロックを計数及びデコードし、順次４つの制御信号を発
生してレジスタ群（１１０）に送る。

レジスタ群（１１０）の各レジスタの内容は、４つのＡ
ＬＵ　（算術論理演算装置）群（１１２）のへ入力端に
別々に供給される。このＡＬＵ群（１１２）の動作は、
第３図の制御レジスタ（４４）からのデータにより制御
される。各ＡＬＵの４ビツトの出力は、ステート・マシ
ン（４６）からの４個の画素クロック・サイクル毎に駆
動されるラッチ（１１４）に入力される。よって、ラッ
チ（１１４）は、４個の画素クロック・サイクル毎に１
６ビツトのデータ・ワードを出力端子にラッチし、第３
図のフレーム・バッファ（３２）にこのデータ・ワード
が供給される。このデータ・ワードは、第３図のステー
ト・マシン（４６）からの適正なアドレスに従って、フ
レーム・バッファ（３２）内のビット・マツプに記憶さ
れる。

フレーム・バッファ（３２）の特定のアドレスに画素デ
ータを記憶する前に、そのアドレスに現在記憶されてい
る１６ビツトのデータ・ワードが読み出され、４個１組
のＲＯＭ群（１１６）の入力として供給される。第３図
の制御レジスタ（４４）からの制御データも、ＲＯＭ（
１１６）の追加のアドレス人力となる。各ＲＯＭは、対
応するＡＬＵ　（１１２）のＢ入力に供給される４ビツ
トの輝度データ値を出力するようにプログラムされてい
る。ＡＬＵ群（１１２）は、各々制御データ入力に従っ
てＡ及びＢ入力データを結合し、輝度データ出力として
ラッチ（１１４）に送る。

制御レジスタ（４４）からの制御データの値に応じて、
ＲＯＭ群（１１６）は、例えば、フレーム・バッファ（
３２）からの輝度データ値の人力をＡＬＵ群（１１２）
に供給したり、それら輝度データ値を所定数だけ減少さ
せたり、輝度データ値を００００に設定したり、又はフ
レーム・バッファ（３２）からの輝度データ値とは関係
なく所定の輝度データ値を出力したり出来る。また、第
３図の制御レジスタ（４４）から供給される制御データ
に応じて、各ＡＬＵは選択的に、八人力のみを通過させ
たり、Ａ、及び３人力の最大値を通過させたり、Ｂ入力
のみを通過させたり、Ａ及びＢ入力を加算したり、Ａ及
びＢ入力の論理和又は排他的論理和を出力したり、出力
を１１１１或いは、００００に設定したり、Ａ及びＢ入
力に関する池の論理動作を実行したり出来る。

従って、このように構成されたＡＬＵ群（１１２）及び
ＲＯＭ群（１１６）の動作によれば、スクリーン上の特
定の画素の輝度は、１以上の波形に含まれている１以上
のベクトルからの垂直方向又は水平方向の距離の関数に
出来るし、複数の波形にわたる輝度値の中の最後の輝度
値の関数にすることも出来る。各画素の輝度値を０に設
定してスクリーン上の表示を消去することも出来るし、
ラスクライブ（４０）からの輝度データ値に関係なく輝
度値を所定値に設定して、所定の図形を表示することも
出来る。

上述の実施例のデジタル・オシロスコープによれば、波
形は、−組のベクトル群で構成され、各ベクトルは、ス
クリーン上の２点間の直線の軌跡で形成されている。各
ベクトルの両端の２点は、連続して取り込まれた２つの
入力信号サンプルの値を表す垂直位置にあり、各ベクト
ルの両端の２点の水平位置は、これら２つの入力信号サ
ンプルの時点を表している。画素配列が形成されたスク
リーン上に波形が表示される。各画素は、輝度を可変に
して発光させても良い。表示波形を構成する各ベクトル
は、スクリーン上のベクトル軌跡に沿って画素を発光さ
せることにより表示される。

特に、発光された各画素の輝度をベクトル軌跡からその
画素の中心点までの距離に応じて変調することが出来る
。このようなベクトル波形表示により、表示波形上に従
来生じた顕著な不連続性、ギザギザ、及び振動等の問題
を解消することが出来る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。例
えば、実施例ではＣＲＴスクリーンのように、波形を表
示する画素の輝度が他の画素の輝度より高（なるものに
ついて説明したが、表示手段として階調表示可能な液晶
表示スクリーン等を使用することも勿論可能である。そ
の場合には、波形表示する為の画素の輝度は、他の背景
の画素の輝度より低くなるので、本明細書において、波
形表示の為に画素の輝度を調整することは、採用する波
形表示手段に応じて、画素を明るくする場合又は暗くす
る場合の何れの場合も含むものと理解されたい。即ち、
本明細書で「輝度」とは、明るさの程度又は暗さの程度
の何れかを表す用語である。

［発明の効果］ 本発明の波形表示方法によれば、ベクトルの軌跡と各画
素との距離に応じて各画素の輝度を適宜調整することに
より、ベクトル軌跡に沿った複数の画素による合成波形
表示を行い、表示波形の目障りな不連続性、ギザギザ、
及び振動表示等の問題を解消することが出来る。

【図面の簡単な説明】

第１Ａ図乃至第１Ｄ図は、本発明による波形表示例を示
す図、第２図は、本発明を利用した１実施例のデジタル
・オシロスコープのブロック図、第３図は、第２図の表
示システムのブロック図、第４図は、第３図のラスタラ
イザのブロック図、第５図は、第３図の画素プロセッサ
のブロック図、第６図は、第４図のロジック回路のブロ
ック図である。 （４８）、（５６）、（６２）、（６４）は夫々ベクト
ルの軌跡である。

Claims (1)

1. 【特許請求の範囲】 　画素行及び画素列で構成された画素配列を表示スクリ
   ーン上の表示領域に対応させ、アナログ入力信号のサン
   プリング時点の値を夫々表す複数のデジタル波形データ
   を発生し、該複数のデジタル波形データに応じて上記ス
   クリーン上の画素の輝度を選択的に変化させることによ
   り上記アナログ入力信号を表す波形を上記スクリーンに
   表示する波形表示方法において、 上記スクリーン上で、上記複数の波形データに夫々対応
   する位置にある複数の点の夫々隣合う２点間の軌跡で決
   まる複数のベクトルを求め、上記スクリーン上で上記ベ
   クトルに沿った各画素の輝度を、上記ベクトルの軌跡か
   らその画素までの距離の関数となるように調整すること
   を特徴とする波形表示方法。