JPH0122668B2 - - Google Patents
Info
- Publication number
- JPH0122668B2 JPH0122668B2 JP58204436A JP20443683A JPH0122668B2 JP H0122668 B2 JPH0122668 B2 JP H0122668B2 JP 58204436 A JP58204436 A JP 58204436A JP 20443683 A JP20443683 A JP 20443683A JP H0122668 B2 JPH0122668 B2 JP H0122668B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- column
- trigger
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002441 reversible effect Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000004040 coloring Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/01—Details
- G06K7/016—Synchronisation of sensing process
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/01—Details
- G06K7/015—Aligning or centering of the sensing device with respect to the record carrier
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Conveying Record Carriers (AREA)
Description
【発明の詳細な説明】
この発明は、プロパンガスの充填工場等におい
て、各ボンベに取付けられたボンベ判別用のカー
ドを読取るときなどに使用されるカード読取装置
に関する。
て、各ボンベに取付けられたボンベ判別用のカー
ドを読取るときなどに使用されるカード読取装置
に関する。
この種のカード読取装置に使用されるカードと
して、ｍ行ｎ列の情報ビツトを有し、各列（ｍビ
ツト）が一単位のデータを形成しているものがあ
る（第２図参照；この図ではｍ＝５、ｎ＝６）。
そして、前記カードの読取りは、主に次の方法で
行われていた。
して、ｍ行ｎ列の情報ビツトを有し、各列（ｍビ
ツト）が一単位のデータを形成しているものがあ
る（第２図参照；この図ではｍ＝５、ｎ＝６）。
そして、前記カードの読取りは、主に次の方法で
行われていた。
(1) カードをカードリーダ本体に完全に挿入した
後、前記各情報ビツトに対応する位置に設けら
れたｍ×ｎ個のセンサによつて各ビツトを読取
る。
後、前記各情報ビツトに対応する位置に設けら
れたｍ×ｎ個のセンサによつて各ビツトを読取
る。
(2) カードをカードリーダ本体に挿入しながら、
ｍ個のセンサによつて一列ずつ順次読取る。こ
の場合、各列の検出には、各列に対応してカー
ドの移動方向に設けられたトリガビツトによつ
て行う。
ｍ個のセンサによつて一列ずつ順次読取る。こ
の場合、各列の検出には、各列に対応してカー
ドの移動方向に設けられたトリガビツトによつ
て行う。
ところで、上述した(1)の方法によれば、センサ
とこれに接続される回路数が多くなり、装置が高
価になるとともに信頼性が低下するという欠点が
あつた。また、(2)の方法によれば、センサはｍ＋
１個（情報ビツト用ｍ個＋トリガビツト用１個）
で済むものの、カードの挿入を手操作で行うため
に、差込み途中で逆に戻すなどの操作を行つた場
合、誤つたデータが読み込まれる欠点があつた。
とこれに接続される回路数が多くなり、装置が高
価になるとともに信頼性が低下するという欠点が
あつた。また、(2)の方法によれば、センサはｍ＋
１個（情報ビツト用ｍ個＋トリガビツト用１個）
で済むものの、カードの挿入を手操作で行うため
に、差込み途中で逆に戻すなどの操作を行つた場
合、誤つたデータが読み込まれる欠点があつた。
この発明は、上記の不都合を除去し、カードの
逆方向への移動に関わりなく、少ないセンサで正
確に情報を読み取ることのできるカード読取装置
を提供するもので、カードの移動方向に従つてト
リガビツトをアツプカウントまたはダウンカウン
トする可逆カウンタと、この可逆カウンタのカウ
ント値によつて指定された列の情報ビツトを列単
位で記憶するラツチ回路とを具備することを特徴
とする。
逆方向への移動に関わりなく、少ないセンサで正
確に情報を読み取ることのできるカード読取装置
を提供するもので、カードの移動方向に従つてト
リガビツトをアツプカウントまたはダウンカウン
トする可逆カウンタと、この可逆カウンタのカウ
ント値によつて指定された列の情報ビツトを列単
位で記憶するラツチ回路とを具備することを特徴
とする。
以下、図面に基づいて本発明の実施例を説明す
る。
る。
第１図、第２図は、本発明の一実施例に係るカ
ード１とカードリーダ本体（以下、本体という）
２との概略構成を示す図である。これらの図にお
いて、カード１には、ｍ（＝５）行ｎ（＝６）列の
情報ビツト３と、各列に対応してカード１の移動
方向に並ぶ６個のトリガビツト４とが書き込まれ
ている。また、トリガビツト４と対称の位置（第
２図破線部）５は空白となつている。なお、上記
各ビツトの書き込みは、せん孔、磁気印刷、着色
等によつて行う。
ード１とカードリーダ本体（以下、本体という）
２との概略構成を示す図である。これらの図にお
いて、カード１には、ｍ（＝５）行ｎ（＝６）列の
情報ビツト３と、各列に対応してカード１の移動
方向に並ぶ６個のトリガビツト４とが書き込まれ
ている。また、トリガビツト４と対称の位置（第
２図破線部）５は空白となつている。なお、上記
各ビツトの書き込みは、せん孔、磁気印刷、着色
等によつて行う。
一方、本体２側には前記情報ビツト３を列単位
で読み取るための５個のセンサ６と、トリガビツ
ト４を所定の位相差をもつて読み取るためのセン
サ７ａ，７ｂと、このセンサ７ａ，７ｂと対称の
位置に設けられ、カード１が裏方向に挿入された
ときにトリガビツト４を読み取るセンサ８ａ，８
ｂとが取り付けられている。ここでセンサ７ａ，
７ｂ，８ａ，８ｂはカード１の移動方向に所定の
間隔をもつて配置され、トリガビツト４を異なる
タイミングで検出する。これによつて、センサ７
ａ，７ｂ，８ａ，８ｂの出力には所定の位相差が
生じ、これによつてカード１の移動方向を判別す
ることができる。これら各センサ６，７ａ，７
ｂ，８ａ，８ｂはフオトセンサ、磁気抵抗素子、
ホール素子等からなり、その出力はリード線９を
介して第３図に示す読取回路に供給される。
で読み取るための５個のセンサ６と、トリガビツ
ト４を所定の位相差をもつて読み取るためのセン
サ７ａ，７ｂと、このセンサ７ａ，７ｂと対称の
位置に設けられ、カード１が裏方向に挿入された
ときにトリガビツト４を読み取るセンサ８ａ，８
ｂとが取り付けられている。ここでセンサ７ａ，
７ｂ，８ａ，８ｂはカード１の移動方向に所定の
間隔をもつて配置され、トリガビツト４を異なる
タイミングで検出する。これによつて、センサ７
ａ，７ｂ，８ａ，８ｂの出力には所定の位相差が
生じ、これによつてカード１の移動方向を判別す
ることができる。これら各センサ６，７ａ，７
ｂ，８ａ，８ｂはフオトセンサ、磁気抵抗素子、
ホール素子等からなり、その出力はリード線９を
介して第３図に示す読取回路に供給される。
第３図において、１０は２チヤネル５回路のマ
ルチプレクサであり、第１チヤネル側入力端a1〜
a5にはセンサ６，６−１〜６−５の出力が正順に
（すなわちセンサ６−１の出力がa1に、６−２の
出力がa2に……６ー５の出力がa5に）接続され、
第２チヤネル側入力端b1〜b5にはセンサ６の出力
が逆順に（すなわちセンサ６−１の出力がb5に、
６−２の出力がb4に……６−５の出力がb1に）接
続されている。また、マルチプレクサ１０の出力
端c1〜c5はバス１１を介して５ビツトのラツチ回
路１２〜１７の各入力端に接続されている。さら
に、マルチプレクサ１０のセレクト端子SLには
SRフリツプフロツプ（以下、SRFFと略称する）
１８のＱ出力端が接続され、出力端c1〜c5はＱ出
力端の“１”／“０”に応じてa1〜a5／b1〜b5に
切替接続されるようになつている。ここで、
SRFF１８はセンサ７ａの出力が“１”に立上る
時にセツトされ、８ａの出力が“１”に立上る時
にリセツトされる。この結果、カード１が表方向
に挿入され、トリガビツト４がセンサ７ａに検出
された時には、SRFF１８がセツトされてＱ出力
端が“１”となり、出力端c1〜c5が第１チヤネル
側入力端a1〜a5に接続され、逆に、カード２が裏
方向に挿入されたときには、出力端c1〜c5が第２
チヤネル側b1〜b5に接続される。こうして、ラツ
チ回路１２〜１７の各ビツトには、カード１の表
裏方向に関わりなく、情報ビツト３の所定ビツト
の内容がラツチされる。
ルチプレクサであり、第１チヤネル側入力端a1〜
a5にはセンサ６，６−１〜６−５の出力が正順に
（すなわちセンサ６−１の出力がa1に、６−２の
出力がa2に……６ー５の出力がa5に）接続され、
第２チヤネル側入力端b1〜b5にはセンサ６の出力
が逆順に（すなわちセンサ６−１の出力がb5に、
６−２の出力がb4に……６−５の出力がb1に）接
続されている。また、マルチプレクサ１０の出力
端c1〜c5はバス１１を介して５ビツトのラツチ回
路１２〜１７の各入力端に接続されている。さら
に、マルチプレクサ１０のセレクト端子SLには
SRフリツプフロツプ（以下、SRFFと略称する）
１８のＱ出力端が接続され、出力端c1〜c5はＱ出
力端の“１”／“０”に応じてa1〜a5／b1〜b5に
切替接続されるようになつている。ここで、
SRFF１８はセンサ７ａの出力が“１”に立上る
時にセツトされ、８ａの出力が“１”に立上る時
にリセツトされる。この結果、カード１が表方向
に挿入され、トリガビツト４がセンサ７ａに検出
された時には、SRFF１８がセツトされてＱ出力
端が“１”となり、出力端c1〜c5が第１チヤネル
側入力端a1〜a5に接続され、逆に、カード２が裏
方向に挿入されたときには、出力端c1〜c5が第２
チヤネル側b1〜b5に接続される。こうして、ラツ
チ回路１２〜１７の各ビツトには、カード１の表
裏方向に関わりなく、情報ビツト３の所定ビツト
の内容がラツチされる。
次に、１９，２０はＤフリツプ・フロツプ（以
下DFFと略称する）であり、DFF１９のクロツ
ク端子Ｃには、センサ７ａ，８ａの出力の論理和
信号S1がオアゲート２１から供給され、DFF２
０のクロツク端子Ｃには、信号S1の反転信号1
がインバータ２２から供給される。また、DFF
１９，２０のリセツト端子Ｒには、センサ７ｂ，
８ｂの出力の論理和信号S2がオアゲート２３から
供給され、各データ端子Ｄには信号S2の反転信号
Ｓ2がインバータ２４から供給される。
下DFFと略称する）であり、DFF１９のクロツ
ク端子Ｃには、センサ７ａ，８ａの出力の論理和
信号S1がオアゲート２１から供給され、DFF２
０のクロツク端子Ｃには、信号S1の反転信号1
がインバータ２２から供給される。また、DFF
１９，２０のリセツト端子Ｒには、センサ７ｂ，
８ｂの出力の論理和信号S2がオアゲート２３から
供給され、各データ端子Ｄには信号S2の反転信号
Ｓ2がインバータ２４から供給される。
ここで、カード１が挿入される（前進する）と
き（第４図Ａ，Ｃ）には、センサ７ａ，８ａがセ
ンサ７ｂ，８ｂよりトリガビツト４を先に検出す
るから、信号S1の位相は信号S2の位相より進み、
信号S1が立上つてから信号S2が立上るまでの間
“１”となるパルスS3がDFF１９のＱ出力端から
出力される（第４図イ，ロ，ニ参照）。すなわち、
センサ７ａ，８ａがトリガビツト４を検出する毎
に信号S1が“１”となり、DFF１９にクロツク
が供給され、信号2の読み込みが行われるが、
信号S1の立上り時にはセンサ７ｂ，８ｂの出力は
“０”であるから、信号S2が“０”（第４図ロ）、
信号2が“１”となり、DFF１９のＱ出力端は
“１”となる（同図ニ）。次に、センサ７ｂ，８ｂ
がトリガビツト４を検出すると、その出力が
“１”となり、信号S2が“１”に立上るから、
DFF１９がリセツトされ、そのＱ出力端は“０”
となる。これに対してDFF２０は、信号1の立
上り（すなわち、信号S1の立下り）によつて信号
Ｓ2を読み込むが、このとき信号S2は“１”、2
は“０”で、DFF２０のデータ端子Ｄには“０”
が印加されるので、DFF２０はリセツト状態を
維持する。こうして、カード１が挿入されるとき
には、センサ７ａ，８ａがトリガビツト４を検出
してからセンサ７ｂ，８ｂがそれを検出するまで
の間“１”となるパルスS3が、DFF１９のＱ出
力端から出力される。
き（第４図Ａ，Ｃ）には、センサ７ａ，８ａがセ
ンサ７ｂ，８ｂよりトリガビツト４を先に検出す
るから、信号S1の位相は信号S2の位相より進み、
信号S1が立上つてから信号S2が立上るまでの間
“１”となるパルスS3がDFF１９のＱ出力端から
出力される（第４図イ，ロ，ニ参照）。すなわち、
センサ７ａ，８ａがトリガビツト４を検出する毎
に信号S1が“１”となり、DFF１９にクロツク
が供給され、信号2の読み込みが行われるが、
信号S1の立上り時にはセンサ７ｂ，８ｂの出力は
“０”であるから、信号S2が“０”（第４図ロ）、
信号2が“１”となり、DFF１９のＱ出力端は
“１”となる（同図ニ）。次に、センサ７ｂ，８ｂ
がトリガビツト４を検出すると、その出力が
“１”となり、信号S2が“１”に立上るから、
DFF１９がリセツトされ、そのＱ出力端は“０”
となる。これに対してDFF２０は、信号1の立
上り（すなわち、信号S1の立下り）によつて信号
Ｓ2を読み込むが、このとき信号S2は“１”、2
は“０”で、DFF２０のデータ端子Ｄには“０”
が印加されるので、DFF２０はリセツト状態を
維持する。こうして、カード１が挿入されるとき
には、センサ７ａ，８ａがトリガビツト４を検出
してからセンサ７ｂ，８ｂがそれを検出するまで
の間“１”となるパルスS3が、DFF１９のＱ出
力端から出力される。
一方、カード１が引き戻される（後退する）と
きには、センサ７ｂ，８ｂがセンサ７ａ、８ａよ
りトリガビツト４を先に検出し、信号S2の位相が
信号S1の位相より進み（第４図Ｂ）、DFF２０の
Ｑ出力端からは、信号S1の立下りから信号S2の立
上りまでの間“１”となるパルスS4が出力され
る。すなわち、DFF２０は、信号1の立上り
（信号S1の立下り）によつて、信号2（このとき
“１”信号）を読み込み、信号S2の立上りによつ
てリセツトされ、上記パルスS4を出力する。これ
に対してDFF１９は、信号S1の立上り時に信号
Ｓ2（このとき“０”信号）を読み込むが、これは
DFF１９のリセツト状態を変えない。こうして、
カード１が引き戻されるときには、あるトリガビ
ツト４がセンサ７ａ，８ａを通過し終つてから、
次のトリガビツト４がセンサ７ｂ，８ｂに達する
迄の間“１”となるパルスS4が、DFF２０のＱ
出力端から出力される。
きには、センサ７ｂ，８ｂがセンサ７ａ、８ａよ
りトリガビツト４を先に検出し、信号S2の位相が
信号S1の位相より進み（第４図Ｂ）、DFF２０の
Ｑ出力端からは、信号S1の立下りから信号S2の立
上りまでの間“１”となるパルスS4が出力され
る。すなわち、DFF２０は、信号1の立上り
（信号S1の立下り）によつて、信号2（このとき
“１”信号）を読み込み、信号S2の立上りによつ
てリセツトされ、上記パルスS4を出力する。これ
に対してDFF１９は、信号S1の立上り時に信号
Ｓ2（このとき“０”信号）を読み込むが、これは
DFF１９のリセツト状態を変えない。こうして、
カード１が引き戻されるときには、あるトリガビ
ツト４がセンサ７ａ，８ａを通過し終つてから、
次のトリガビツト４がセンサ７ｂ，８ｂに達する
迄の間“１”となるパルスS4が、DFF２０のＱ
出力端から出力される。
次に、第３図において、２５，２６は、SRFF
２７がリセツト状態にあるときに前記パルスS3、
S4を通過させ、SRFF２７がセツト状態にあると
きにこれらを阻止するアンドゲートであり、それ
らの第１入力端はインバータ２８を介してSRFF
２７のＱ出力端に、第２入力端はDFF１９，２
０の各Ｑ出力端に各々接続されている。そして、
アンドゲート２５の出力は８進（３ビツト）の可
逆カウンタ２９のアツプ端子Ｕとデコーダ３０の
ストローブ端子SBへ、アンドゲート２６の出力
は可逆カウンタ２９のダウン端子Ｄへ接続され、
可逆カウンタ２９はパルスS3をアツプカウント
し、パルスS4をダウンカウントする。さらに、可
逆カウンタ２９の出力はデコーダ３０の入力端I1
〜I3に供給され、可逆カウンタ２９のカウント値
Ｎが１、２……６（この値Ｎはカード１の列番号
に対応する）と変化するに応じて、ラツチ回路１
２，１３，……１７に情報ビツト３を列単位でラ
ツチする。すなわち、ラツチ回路１２〜１７の各
クロツク端子Ｃにはデコーダ３０の第１〜第６出
力端Q1〜Q6が１対１に接続され、前記カウント
値Ｎが１のときには、第１出力端Q1を介してラ
ツチ回路１２がクロツクされ情報ビツト３の第１
列３１がラツチされ、カウント値Ｎが２のときに
は、第２出力端Q2を介してラツチ回路１３がク
ロツクされて情報ビツト３の第２列３２がラツチ
され……という具合に、情報ビツト３の各列３１
〜３６が列単位（５ビツト単位）で、ラツチ回路
１２〜１７にラツチされる。そして、最後の情報
ビツト３６のラツチが終了する時点で、第６出力
端Q6からSRFF２７のセツト端子Ｓに供給される
信号によつてSRFF２７がセツトされ、アンドゲ
ート２５，２６が閉塞されるとともに、図示せぬ
制御回路にストローブ信号S5が供給される。これ
によつて制御回路はラツチ回路１２〜１７にラツ
チされた情報を読み込み、読み込み終了後リセツ
ト信号ＲをSRFF２７と可逆カウンタ２９に供給
し、これらをリセツトする。こうして、アンドゲ
ート２５，２６は再び開かれ、次のカード読取の
準備がなされる。
２７がリセツト状態にあるときに前記パルスS3、
S4を通過させ、SRFF２７がセツト状態にあると
きにこれらを阻止するアンドゲートであり、それ
らの第１入力端はインバータ２８を介してSRFF
２７のＱ出力端に、第２入力端はDFF１９，２
０の各Ｑ出力端に各々接続されている。そして、
アンドゲート２５の出力は８進（３ビツト）の可
逆カウンタ２９のアツプ端子Ｕとデコーダ３０の
ストローブ端子SBへ、アンドゲート２６の出力
は可逆カウンタ２９のダウン端子Ｄへ接続され、
可逆カウンタ２９はパルスS3をアツプカウント
し、パルスS4をダウンカウントする。さらに、可
逆カウンタ２９の出力はデコーダ３０の入力端I1
〜I3に供給され、可逆カウンタ２９のカウント値
Ｎが１、２……６（この値Ｎはカード１の列番号
に対応する）と変化するに応じて、ラツチ回路１
２，１３，……１７に情報ビツト３を列単位でラ
ツチする。すなわち、ラツチ回路１２〜１７の各
クロツク端子Ｃにはデコーダ３０の第１〜第６出
力端Q1〜Q6が１対１に接続され、前記カウント
値Ｎが１のときには、第１出力端Q1を介してラ
ツチ回路１２がクロツクされ情報ビツト３の第１
列３１がラツチされ、カウント値Ｎが２のときに
は、第２出力端Q2を介してラツチ回路１３がク
ロツクされて情報ビツト３の第２列３２がラツチ
され……という具合に、情報ビツト３の各列３１
〜３６が列単位（５ビツト単位）で、ラツチ回路
１２〜１７にラツチされる。そして、最後の情報
ビツト３６のラツチが終了する時点で、第６出力
端Q6からSRFF２７のセツト端子Ｓに供給される
信号によつてSRFF２７がセツトされ、アンドゲ
ート２５，２６が閉塞されるとともに、図示せぬ
制御回路にストローブ信号S5が供給される。これ
によつて制御回路はラツチ回路１２〜１７にラツ
チされた情報を読み込み、読み込み終了後リセツ
ト信号ＲをSRFF２７と可逆カウンタ２９に供給
し、これらをリセツトする。こうして、アンドゲ
ート２５，２６は再び開かれ、次のカード読取の
準備がなされる。
次に、第４図の波形図を参照して上記実施例の
動作を説明する。この場合、まずカード１が差し
込まれて前進し（同図Ａの部分）、次に引き戻さ
れ（同図Ｂの部分）、最後に再び差し込まれてす
べての情報ビツト３が読み取られる場合を例にと
つて説明する。ここで、カード１が表方向に挿入
されたときには、情報ビツト３はマルチプレクサ
１０の第１チヤネル側入力端a1〜a5から出力端c1
〜c5に供給され、カード１が裏方向に挿入された
ときには、第２チヤネル側入力端b1〜b5から出力
端c1〜c5に供給されて、ラツチ回路１２〜１７の
各ビツトには常に所定の情報ビツトがラツチされ
ることはすでに述べた。
動作を説明する。この場合、まずカード１が差し
込まれて前進し（同図Ａの部分）、次に引き戻さ
れ（同図Ｂの部分）、最後に再び差し込まれてす
べての情報ビツト３が読み取られる場合を例にと
つて説明する。ここで、カード１が表方向に挿入
されたときには、情報ビツト３はマルチプレクサ
１０の第１チヤネル側入力端a1〜a5から出力端c1
〜c5に供給され、カード１が裏方向に挿入された
ときには、第２チヤネル側入力端b1〜b5から出力
端c1〜c5に供給されて、ラツチ回路１２〜１７の
各ビツトには常に所定の情報ビツトがラツチされ
ることはすでに述べた。
さて、第４図の時刻t0に操作者がカード１を本
体２に挿入すると、時刻t1にセンサ６が先ず情報
ビツト３１を読み取り、以下、時刻t2にセンサ７
ａ，８ａがトリガビツト４１を、時刻t3にセンサ
７ｂ，８ｂをトリガビツト４１を各々読み取る。
これによつて、時刻t2〜t3の間DFF１９の出力信
号S3が“１”となり、可逆カウンタ２９のカウン
ト値Ｎが「１」になるとともに、デコーダ３０を
介してラツチ回路１２がクロツクされ、バス１１
を介して情報ビツト３１がラツチ回路１２にラツ
チされる（第４図ハ，ヘ参照）。以下、同様にし
て時刻t4，t5に第２列の情報ビツト３２、第３列
の情報ビツト３３がラツチ回路１３，１４に順次
ラツチされる（同図ハ，ト，チ参照）。
体２に挿入すると、時刻t1にセンサ６が先ず情報
ビツト３１を読み取り、以下、時刻t2にセンサ７
ａ，８ａがトリガビツト４１を、時刻t3にセンサ
７ｂ，８ｂをトリガビツト４１を各々読み取る。
これによつて、時刻t2〜t3の間DFF１９の出力信
号S3が“１”となり、可逆カウンタ２９のカウン
ト値Ｎが「１」になるとともに、デコーダ３０を
介してラツチ回路１２がクロツクされ、バス１１
を介して情報ビツト３１がラツチ回路１２にラツ
チされる（第４図ハ，ヘ参照）。以下、同様にし
て時刻t4，t5に第２列の情報ビツト３２、第３列
の情報ビツト３３がラツチ回路１３，１４に順次
ラツチされる（同図ハ，ト，チ参照）。
次に、操作者が何らかのミスによつてカード１
を引き戻すと、同図Ｂに示すように、時刻t6にセ
ンサ７ｂ，８ｂが第３列のトリガビツト４３を検
出し、時刻t7にセンサ７ａ，８ａがこのトリガビ
ツト４３を検出し、時刻t8にセンサ６が第３列の
情報ビツト３３を検出する。また、時刻t9にトリ
ガビツト４３がセンサ７ａ，８ａを通過し、時刻
t10にセンサ７ｂ，８ｂが次の（第２列の）トリ
ガビツト４２を検出する。この結果、DFF２０
の出力信号S4は時刻t9〜t10の間“１”となり、可
逆カウンタ２９のカウント値Ｎは「３」から
「２」にダウンカウントされる。ところでこの場
合、デコーダ３０のストローブ端子SBには信号
が供給されないので、デコーダ３０の出力は全部
“０”に保持され、ラツチ回路１２〜１７は何ら
変化しない。
を引き戻すと、同図Ｂに示すように、時刻t6にセ
ンサ７ｂ，８ｂが第３列のトリガビツト４３を検
出し、時刻t7にセンサ７ａ，８ａがこのトリガビ
ツト４３を検出し、時刻t8にセンサ６が第３列の
情報ビツト３３を検出する。また、時刻t9にトリ
ガビツト４３がセンサ７ａ，８ａを通過し、時刻
t10にセンサ７ｂ，８ｂが次の（第２列の）トリ
ガビツト４２を検出する。この結果、DFF２０
の出力信号S4は時刻t9〜t10の間“１”となり、可
逆カウンタ２９のカウント値Ｎは「３」から
「２」にダウンカウントされる。ところでこの場
合、デコーダ３０のストローブ端子SBには信号
が供給されないので、デコーダ３０の出力は全部
“０”に保持され、ラツチ回路１２〜１７は何ら
変化しない。
以下同様に、トリガパルス４２がセンサ７ａ，
８ａを通過する時刻t11にカウント値Ｎが「１」
にセツトされる。
８ａを通過する時刻t11にカウント値Ｎが「１」
にセツトされる。
次に操作者がカード１を再び前進させると（同
図Ｃ）、先に述べたのと同様にして、時刻t12、t13
……t16に、第２列、第３列……第６列目の情報
ビツト３２，３３……３６がラツチ回路１３，１
４……１７に列単位（５ビツト単位）でラツチさ
れる。そして、最後の第６列目の情報ビツト３６
がラツチされる時刻t16に、デコーダ３０の第６
出力端Q6からSRFF２７のセツト端子Ｓに信号が
供給され、SRFF２７がセツトされ、そのＱ出力
端からストローブ信号S5が出力される（同図ヲ）。
これによつてアンドゲート２５，２６が閉塞され
るとともに、図示せぬ制御回路にストローブ信号
S5が供給され、ラツチ回路１２〜１７の読み取り
がなされ、読み取り終了後リセツト信号Ｒによつ
てSRFF２７と可逆カウンタ２９がリセツトされ
る。この結果、アンドゲート２５，２６が再び開
放され、１回のカード読取りが終了する。
図Ｃ）、先に述べたのと同様にして、時刻t12、t13
……t16に、第２列、第３列……第６列目の情報
ビツト３２，３３……３６がラツチ回路１３，１
４……１７に列単位（５ビツト単位）でラツチさ
れる。そして、最後の第６列目の情報ビツト３６
がラツチされる時刻t16に、デコーダ３０の第６
出力端Q6からSRFF２７のセツト端子Ｓに信号が
供給され、SRFF２７がセツトされ、そのＱ出力
端からストローブ信号S5が出力される（同図ヲ）。
これによつてアンドゲート２５，２６が閉塞され
るとともに、図示せぬ制御回路にストローブ信号
S5が供給され、ラツチ回路１２〜１７の読み取り
がなされ、読み取り終了後リセツト信号Ｒによつ
てSRFF２７と可逆カウンタ２９がリセツトされ
る。この結果、アンドゲート２５，２６が再び開
放され、１回のカード読取りが終了する。
なお、上記実施例においては、情報ビツト３は
５行６列として説明したが、これに限定されるこ
となく、任意の行列の情報ビツトを有するカード
読取りに適用できることは勿論である。
５行６列として説明したが、これに限定されるこ
となく、任意の行列の情報ビツトを有するカード
読取りに適用できることは勿論である。
また、カード１が完全に挿入されたことを検出
する手段を設け、情報ビツト３がすべてラツチさ
れた後は、カード１が戻されてもラツチ内容やカ
ウント値Ｎを変化させないようにしてもよい。
する手段を設け、情報ビツト３がすべてラツチさ
れた後は、カード１が戻されてもラツチ内容やカ
ウント値Ｎを変化させないようにしてもよい。
さらに、上記実施例の各作用はマイクロコンピ
ユータによつて実現することも可能である。
ユータによつて実現することも可能である。
以上説明したように、この発明は、トリガビツ
トの配列方向に位置をずらして配置された複数の
読取部によりそれぞれトリガビツトの通過を検出
させ、また、読取部から供給される信号の位相差
によつてカードの移動方向を判断するとともに、
判断された移動方向に応じてカウンタのカウント
値をカウントアツプまたはカウントダウンさせ、
情報ビツトから読取られたデータの記憶領域を前
記カウント値に応じて順次変更するようにしたも
のであるから、操作者がカードを挿入する途中で
引き戻すといつた誤操作を行つた場合にも、その
移動方向に応じてカウンタがカウントアツプまた
はカウントダウンされることになり、したがつ
て、このカウント値に対応するラツチ回路を選択
して読取値を書き込むことにより、カードの移動
方向、あるいは、挿入方向の変化にかかわらず適
正に情報を読み取ることができるという効果を奏
する。
トの配列方向に位置をずらして配置された複数の
読取部によりそれぞれトリガビツトの通過を検出
させ、また、読取部から供給される信号の位相差
によつてカードの移動方向を判断するとともに、
判断された移動方向に応じてカウンタのカウント
値をカウントアツプまたはカウントダウンさせ、
情報ビツトから読取られたデータの記憶領域を前
記カウント値に応じて順次変更するようにしたも
のであるから、操作者がカードを挿入する途中で
引き戻すといつた誤操作を行つた場合にも、その
移動方向に応じてカウンタがカウントアツプまた
はカウントダウンされることになり、したがつ
て、このカウント値に対応するラツチ回路を選択
して読取値を書き込むことにより、カードの移動
方向、あるいは、挿入方向の変化にかかわらず適
正に情報を読み取ることができるという効果を奏
する。
第１図、第２図は本発明の一実施例に係るカー
ド１とカードリーダ本体２の構成を示す図で、第
１図は斜視図、第２図は平断面図である。第３図
は同実施例の読取回路の構成を示すブロツク図、
第４図は同読取回路の動作を説明するための波形
図である。 １……カード、２……カードリーダ本体、３…
…情報ビツト、４……トリガビツト、６……セン
サ、７ａ，７ｂ，８ａ，８ｂ……センサ（読取
部）、１２〜１７……ラツチ回路、１９，２０…
…DFF、２１，２３……オアゲート、２２，２
４……インバータ、２５，２６……アンドゲート
（以上１９〜２６は判定手段）、２９……可逆カウ
ンタ。
ド１とカードリーダ本体２の構成を示す図で、第
１図は斜視図、第２図は平断面図である。第３図
は同実施例の読取回路の構成を示すブロツク図、
第４図は同読取回路の動作を説明するための波形
図である。 １……カード、２……カードリーダ本体、３…
…情報ビツト、４……トリガビツト、６……セン
サ、７ａ，７ｂ，８ａ，８ｂ……センサ（読取
部）、１２〜１７……ラツチ回路、１９，２０…
…DFF、２１，２３……オアゲート、２２，２
４……インバータ、２５，２６……アンドゲート
（以上１９〜２６は判定手段）、２９……可逆カウ
ンタ。
Claims (1)
- １ ｍ行ｎ列の行列をなして配置された複数の情
報ビツトとこの情報ビツトの行方向に沿つてかつ
各列に対応して配置された複数のトリガビツトと
を有するカードをカードリーダ本体に挿入し、こ
のカードを前記トリガビツトの配列方向に沿つて
移動させながら前記各列の情報ビツトをセンサに
よつて列単位で順次読み取るカード読取装置にお
いて、前記トリガビツトの配列方向に沿つて位置
をずらして、かつ、トリガビツトより小さな相互
間隔をおいて配置され、それぞれトリガビツトが
通過する毎に通過検出信号を出力する複数の読取
部と、該複数の読取部よりそれぞれ出力される通
過検出信号の位相差に基づいて前記カードの移動
方向を判定する判定手段と、該判定手段によつて
前記カードが一つの方向へ移動したと判断された
場合にはアツプカウントするとともに前記カード
が他の方向へ移動したと判断された場合にはダウ
ンカウントする可逆カウンタと、前記センサによ
つて順次列毎に読取られたデータを前記可逆カウ
ンタのカウント値に対応する列毎にそれぞれ記憶
するラツチ回路とを具備することを特徴とするカ
ード読取装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204436A JPS6097476A (ja) | 1983-10-31 | 1983-10-31 | カ−ド読取装置 |
| KR1019840006811A KR890001315B1 (ko) | 1983-10-31 | 1984-10-31 | 카드 판독장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204436A JPS6097476A (ja) | 1983-10-31 | 1983-10-31 | カ−ド読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097476A JPS6097476A (ja) | 1985-05-31 |
| JPH0122668B2 true JPH0122668B2 (ja) | 1989-04-27 |
Family
ID=16490501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58204436A Granted JPS6097476A (ja) | 1983-10-31 | 1983-10-31 | カ−ド読取装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6097476A (ja) |
| KR (1) | KR890001315B1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978439A (ja) * | 1972-11-30 | 1974-07-29 |
-
1983
- 1983-10-31 JP JP58204436A patent/JPS6097476A/ja active Granted
-
1984
- 1984-10-31 KR KR1019840006811A patent/KR890001315B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978439A (ja) * | 1972-11-30 | 1974-07-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850003016A (ko) | 1985-05-28 |
| KR890001315B1 (ko) | 1989-04-29 |
| JPS6097476A (ja) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2232797A (en) | Ram based serial memory with pipelined look-ahead reading | |
| US3408483A (en) | Readout for space coded data | |
| JPH0122668B2 (ja) | ||
| US3949365A (en) | Information input device | |
| US8013761B2 (en) | Switching matrix for an input device | |
| US3286243A (en) | Shift register deskewing system | |
| JPS5855B2 (ja) | キロクバイタイニ ジヨウホウオ キロクサイセイスルホウホウト ソウチ | |
| CA1078969A (en) | Method and apparatus for transfer of asynchronously altering data words | |
| US3451049A (en) | Skew correction arrangement for parallel track readout devices | |
| SU656107A2 (ru) | Устройство сдвига цифровой информации | |
| JP3522432B2 (ja) | 片面月給カードの表裏判定機能付きタイムレコーダ装置 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| SU1756894A1 (ru) | Устройство дл контрол цифровых узлов | |
| JPH0433592Y2 (ja) | ||
| SU871201A2 (ru) | Устройство дл компенсации перекоса носител | |
| SU959164A2 (ru) | Буферное запоминающее устройство | |
| JPH0542186B2 (ja) | ||
| JPS60175186A (ja) | カ−ド読取装置 | |
| SU1467572A1 (ru) | Резервированное запоминающее устройство | |
| SU1241222A1 (ru) | Устройство дл ввода информации | |
| SU1571593A1 (ru) | Устройство дл контрол цифровых узлов | |
| JPS58224470A (ja) | 磁気カ−ド読取書込装置 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JPS61107574A (ja) | 同期回路 | |
| JPH01265376A (ja) | 並列信号読み取り処理装置 |