JPH01219671A - 速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、エンコーダから出力されるパルス信号から回
転体の回転速度を検出する速度検出装置に関する。

（従来の技術） サーボモータ等の回転体の回転速度を検出するのにロー
タリーエンコーダが使用されるが、このエンコーダには
インクリメンタル型とアブソリュート型とがある。この
うちインクリメンタル型のエンコーダは第４図に示すよ
うに互いに９０″の位相差をもった人相及びＢ相の２つ
のパルス信号を出力するものとなっている。かかるエン
コーダを使用してサーボモータの回転速度及びその方向
を求める場合は、これらパルス信号のカウント値から回
転速度を求めるとともにモータが反転時におけるＡ相又
はＢ相のいずれか一方のパルス信号、例えばＢ相のパル
ス信号の位相の反転から求めている。具体的に回転速度
を求める技術について説明すると、その例としてエンコ
ーダから出力されるパルス信号を周波数−電圧（Ｆ／Ｖ
）変換し、次にこの電圧信号をアナログ−ディジタル（
Ａ／Ｄ）変換する第１方法がある。又、エンコーダから
出力されるパルス信号を一定期間カウントし、−回転当
りのカウント値から回転速度を求める第２方法、さらに
エンコーダから出力される各パルス信号の間隔を一定周
期のクロックパルスでカウントして回転速度を求める第
３方法がある。

ところが、第１方法ではエンコーダからのパルス信号を
一旦アナログ量に変換するためにゲイン調整やオペアン
プのオフセットを調整する必要がある。そのうえ、Ｆ／
ＶコンバータやＡ／Ｄコンバータを設けることになるの
で非常に高価となる。

又、第２方法では、サーボモータの回転速度が低速とな
ると、このときのパルス信号の発生数が少なくなるので
、ＤＩ定精度が低下する。さらに、第３方法では、モー
タの回転速度が高速となると各パルス信号の間隔が狭く
なるので、回転速度が高速になるに従って測定精度が低
下する。

（発明が解決しようとする課題） 以上のように従来技術では高価となったり、又低速及び
高速においてｌｐｊ定精度が低くなるものであった。

そこで本発明は、低速から高速の広いダイナミックレン
ジに亙って精度高く回転速度等を検出できる安価な速度
検出装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明は、回転体に連結されたエンコーダからのパルス
信号をｎ逓倍する逓倍回路と、回転体の回転速度に対応
した時定数が設定され逓倍回路からの逓倍パルスを受け
て時定数からダウンカウント開始するダウンカウンタと
、このダウンカウンタのダウンカウント開始時から終了
時までの間に所定周期のパルスをカウントする速度カウ
ンタと、ダウンカウンタからのダウンカウント終了ノく
ルスを受けて速度カウンタのカウント値を読み取りこの
カウント値から回転体の回転速度を求める回転速度算出
手段と、この回転速度算出手段により求められた回転速
度から時定数を求めて必要時にダウンカウンタの時定数
を変更設定する時定数変更手段とを備えて上記目的を達
成しようとする速度検出装置である。

（作用） このような手段を備えたことにより、エンコーダからの
パルス信号が逓倍回路でｎ逓倍されてダウンカウンタに
送られて設定された時定数からダウンカウントされ、こ
のダウンカウントが終了するとダウンカウント終了パル
スが回転速度算出手段に送られる。一方、ダウンカウン
タがダウンカウントしているとき速度カウンタは所定周
期のパルスをカウントする。しかして、前記ダウンカウ
ントの終了時、回転速度算出部は速度カウンタのカウン
ト値を読み取って回転速度を求め、さらに時定数変更手
段はこの回転速度から時定数を求めて必要時にダウンカ
ウンタの時定数を変更設定する。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１図は速度検出装置の構成図である。同図においてｌ
はエンコーダであって、サーボモータ２０回転軸に連結
されている。このエンコーダ１から出力される人相及び
Ｂ相の各パルス信号は４逓倍回路３に送られるようにな
っている。この４逓倍回路３は各パルス信号をこれらパ
ルス信号の４倍の周波数のクロックパルス、例えば４Ｍ
Ｈｚのクロックパルスｅｌｋでサンプリングして正転ノ
くルス及び逆転パルスを求め、さらにこれらノくルスを
合成して速度検出パルスｐとして出力する機能を持った
ものである。なお、クロックパルスｅｌｋはクロックパ
ルス発振器４から出力されている。この４逓倍回路３の
出力端には可変ダウンカウンタ５、さらに速度カウンタ
６が接続されている。可変ダウンカウンタ５はサーボモ
ータ２の回転速度に応じた時定数が設定されており、こ
の時定数の値から速度検出パルスｐを受けてダウンカウ
ント開始し、このカウント値が「０」となってダウンカ
ウントを終了したときにダウンカウント終了パルスＳを
送出する機能を持ったものである。又、速度カウンタ６
は可変ダウンカウンタ５がダウンカウント動作中にクロ
ックパルスｅｌｋをカウントし可変ダウンカウンタ５か
らダウンカウント終了パルスＳを受けたときにカウント
動作を終了する機能を持ったものである。一方、ＣＰＵ
　（中央処理装置）７が設けられ、このＣＰＵ７にはバ
ス８を介して可変ダウンカウンタ５及び速度カウンタ６
が接続されている。なお、バス８にはＲＯＭ（リードオ
ンリメモリ）９、ＲＡＭ　（ランダムアクセスメモリ）
１０及びｌ１０（インプット／アウトプット）ポート１
１が接続されている。

ＲＯＭ９には第２図に示す速度検出フローチャートに従
ったプログラムが記憶され、又１１０ポート１１には可
変ダウンカウンタ５からのダウンカウント終了パルスＳ
が入力し−１かつリセット信号が速度カウンタ６へ送ら
れるようになっている。

ところで、前記ＣＰＵ７は次ような機能を持っている。

すなわち、ダウンカウント終了パルスＳをダウンカウン
ト終了フラグとして受け、このとき速度カウンタ６のカ
ウント値を読み取り、このカウント値からサーボモータ
２の回転速度を求める回転速度算出手段としての機能と
、カウント値から可変ダウンカウンタ５の時定数を変更
設定する時定数変更手段としての機能とが備えられてい
る。

次に上記の如く構成された装置の作用について第２図に
示す速度検出フローチャート及び第３図に示す動作タイ
ミング図を参照して説明する。サーボモータ２が回転し
てエンコーダ１からこのサーボモータ２の回転速度に応
じた各パルス信号が出力されると、４逓倍回路３はこれ
らパルス信号を４ＭＨｚのクロックパルスｅｌｋでサン
プリングして４逓倍した速度検出パルスｐとして出力す
る。

可変ダウンカウンタ５はこの速度検出パルス５を受けて
ダウンカウントを行なう。また、このとき速度カウンタ
６はクロックパルスｅｌｋを受けてカウント動作してい
る。さて、このようにカウント動作して時刻ｔ１に可変
ダウンカウンタ５のカウント値が「０」になると、可変
ダウンカウンタ５からダウンカウント終了パルスが送出
され、このパルスＳはｌ１０１１を通ってＲＡＭｌ０に
ダウンカウント終了フラグとして記憶されるとともにこ
のダウンカウント終了パルスＳは速度カウンタ６に送ら
れる。このようにＲＡＭｌ０にダウンカウント終了フラ
グとして記憶されると、ＣＰＵ７はステップｃｌにおい
て可変ダウンカウンタ５での゛ダウンカウント終了と判
断してステップｅ２に移って速度カウンタ６のカウント
値Ａ１を読み取ってＲＡＭｌ０に記憶す−る。次にＣＰ
Ｕ７はステップｅ２において前回時刻ｔｏに可変ダウン
カウンタ５が「０」となったときに求めた時定数Ｔ１と
前々回に可変ダウンカウンタ５が「０」となったときに
求めた時定数Ｔｏ　　（不図示）とを比較し、変化して
いればステップｅ４で時定数Ｔ１をバス８を通して可変
ダウンカウンタ５に送って変更設定する。

そして、ＣＰＵ７はＩ１０ボート１１を通ってリセット
信号を速度カウンタ６に送って速度カウンタ６のカウン
ト値を「０」にリセットする。これにより、可変ダウン
カウンタ５は速度検出パルスｐを受けて再びダウンカウ
ントを開始するとともに速度カウンタ６はクロックパル
スｃｌｋを受けて再びカウント動作を開始する。さて、
ＣＰＵ７の回転速度算出手段は各カウンタ５，６がカウ
ント動作しているときにステップｅ５において速度カウ
ンタ６のカウント値Ａ１と前回可変ダウンカウンタ５に
設定した時定数Ｔｏ　　（不図示）から次式％式％） からモータ２の回転速度を算出する。なお、Ｋは定数で
ある。そして、ＣＰＵ７の時定数変更手段は速度カウン
タ６のダウンカウント値からこの回転速度に対応する時
定数Ｔ２を求める。なお、この時定数Ｔ２はＲＡＭｌ０
に記憶される。

このようにして可変ダウンカウンタ５のダウンカウント
が進んで時刻ｔ２に再び「０」になると、可変ダウンカ
ウンタ５からダウンカウント終了パルスが送出され、こ
のパルスＳはＲＡＭｌ０にダウンカウント終了フラグと
して記憶されるとともに速度カウンタ６に送られる。そ
うしてＲＡＭ１０にダウンカウント終了フラグとして記
憶されると、ＣＰＵ７はステップｅｌにおいて可変ダウ
ンカウンタ５でのダウンカウント終了を判断してステッ
プｅ２で速度カウンタ６のカウント値Ａ２を読み取って
ＲＡＭＩ　Ｏに記憶する。次にＣＰＵ７はステップｅ２
において前回時刻ｔｌに可変ダウンカウンタ５が「０」
となったときに求めた時定数Ｔ２と前々回時刻ｔｏに可
変ダウンカウンタ５が「０」となったときに求めた時定
数Ｔ１とを比較し、変化していればステップｅ４で時定
数Ｔ２を可変ダウンカウンタ５に送って変更設定する。

そして、ＣＰＵ７はＩ１０ボート１１を通ってリセット
信号を速度カウンタ６に送って速度カウンタ６のカウン
ト値を「０」にリセットする。これにより、可変ダウン
カウンタ５は速度検出パルスｐを受けて再びダウンカウ
ントを開始するとともに速度カウンタ６はクロックパル
スｅｌｋを受けて再びカウント動作を開始する。そう毛
で、ＣＰＵ７の回転速度算出手段はステップｅ５におい
て速度カウンタ６のカウント値Ａ２と前回可変ダウンカ
ウンタ５に設定した時定数Ｔ１から時定数Ｔ３を求める
。

このように上記一実施例においては、時定数からダウン
カウントするとともに速度カウンタ６でクロックパルス
ｅｌｋをカウントし、ダウンカウントが終了すると速度
カウンタ６のカウント値から時定数を求めて必要時に可
変ダウンカウンタ５の時定数を変更設定する構成とした
ので、モータ２の回転速度に応じて速度カウンタ６のカ
ウント期間が変更される。従って、モータ２の回転速度
が高速となると速度カウンタ６のカウント期間を長くで
き、かつ低速となると同カウント期間を短く変更設定で
きて低速から高速の広い範囲に亙って高精度にモータ２
の回転速度を検出できる。又、全てディジタル処理であ
るので正確に回転速度を算出でき、かつコストも低減で
きる。

なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。例えば、上
記一実施例では時定数を変更設定してから次回変更設定
のための時定数を算出しているが、次回の時定数を算出
してから時定数を変更設定するようにしてもよい。又、
本装置はソフト的な構成でもよいし、又ハード的な構成
でもよい。

［発明の効果コ 以上詳記したように本発明によれば、低速から高速の広
いダイナミックレンジに亙って精度高く回転速度等を検
出できる安価な速度検出装置を提供できる。

【図面の簡単な説明】

第１図乃至第３図は本発明に係わる速度検出装置の一実
施例を説明するための図であって、第１図は構成図、第
２図は速度検出フローチャート、第３図は動作タイミン
グ図、第４図はエンコーダから出力されるパルス信号の
波形図である。 １・・エンコーダ、２・・・モータ、３・・・４逓倍回
路、４・・・クロックパルス発振器、５・・・可変ダウ
ンカウンタ、６・・・速度カウンタ、７・・・ＣＰＵ、
８・・・バス、９・・・ＲＯＭ、１０・・・ＲＡＭ、１
１・・・Ｉ１０ポート。 出願人代理人　弁理士　　鈴江武彦

Claims (1)

【特許請求の範囲】
1. 回転体に連結されたエンコーダからのパルス信号をｎ逓
   倍する逓倍回路と、前記回転体の回転速度に対応した時
   定数が設定され前記逓倍回路からの逓倍パルスを受けて
   前記時定数からダウンカウント開始するダウンカウンタ
   と、このダウンカウンタのダウンカウント開始時から終
   了時までの間に所定周期のパルスをカウントする速度カ
   ウンタと、前記ダウンカウンタからのダウンカウント終
   了パルスを受けて前記速度カウンタのカウント値を読み
   取りこのカウント値から前記回転体の回転速度を求める
   回転速度算出手段と、この回転速度算出手段により求め
   られた回転速度から時定数を求めて必要時に前記ダウン
   カウンタの時定数を変更設定する時定数変更手段とを具
   備したことを特徴とする速度検出装置。