JPH01214823A - Active matrix substrate and its manufacture - Google Patents

Active matrix substrate and its manufacture

Info

Publication number
JPH01214823A
JPH01214823A JP63038603A JP3860388A JPH01214823A JP H01214823 A JPH01214823 A JP H01214823A JP 63038603 A JP63038603 A JP 63038603A JP 3860388 A JP3860388 A JP 3860388A JP H01214823 A JPH01214823 A JP H01214823A
Authority
JP
Japan
Prior art keywords
wiring
film
active matrix
semiconductor film
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63038603A
Other languages
Japanese (ja)
Inventor
Kenji Nakazawa
中沢 憲二
Noriyoshi Yamauchi
山内 規義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63038603A priority Critical patent/JPH01214823A/en
Publication of JPH01214823A publication Critical patent/JPH01214823A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To equalize the size of a picture element electrode to that of an area surrounded with a data line, a scanning line, and a thin film transistor TR by forming the picture element electrode by self-matching. CONSTITUTION:An Mo wiring 103 on a glass plate 101 is coated with an SiO2 109, and a poly Si layer 104 is selectively provided to coat the SiO2 109. A resist 111 is provided and ions are injected to form source and drain electrodes 119 and 121. A picture element electrode 123 is formed by etching with a negative resist 125 as the mask. A positive resist is coated on the SiO2 film 109, and a mask having the same shape as the wiring is provided by using the wiring 103 as the mask to etch the SiO2 109. The mask is removed and a through hole is formed, and an Al film is accumulated, and a photomask is used to work the Al film, and a wiring 129 and a connection conductor 133 are formed. By this constitution, the size of the picture electrode is equalized to that of the area surrounded with the data line, by scanning line, and the thin film TR, and the aperture rate is raised.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアクティブ素子が薄膜トランジスタ(TPT
)であるアクティブマトリクス基板およびその製造方法
に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is characterized in that the active element is a thin film transistor (TPT).
) and a method for manufacturing the same.

〔従来の技術〕 。[Conventional technology].

近年、表示品質の向上の点から、画素ごとに薄膜トラン
ジスタ等のアクティブ素子を設け、アクティブ素子によ
り画素電極が駆動されるアクティブマトリクス液晶表示
装置が注目されており、アクティブマトリクス液晶表示
装置はアクティブ素子が設けられたアクティブマトリク
ス基板と全面に単一電位が供給される対向基板との間に
液晶を挟んだ構造を有する。そして、アクティブマトリ
クス基板は透明基板上にアクティブ素子と画素電極とか
らなる画素をマトリクス状に並べ、アクティブ素子の動
作を制御する走査線と画素電極にデータを供給するデー
タ線とが画素の間に互いに交差して配置された構造とな
っている。
In recent years, from the viewpoint of improving display quality, active matrix liquid crystal display devices, in which an active element such as a thin film transistor is provided for each pixel and the pixel electrode is driven by the active element, have attracted attention. It has a structure in which liquid crystal is sandwiched between an active matrix substrate and a counter substrate whose entire surface is supplied with a single potential. In an active matrix substrate, pixels consisting of active elements and pixel electrodes are arranged in a matrix on a transparent substrate, and scanning lines that control the operation of the active elements and data lines that supply data to the pixel electrodes are located between the pixels. They are arranged in a structure that intersects with each other.

第4図はアクティブマトリクス基板の画素等をを示す回
路図である。図において、201はデータ線、203は
データ線201と直交方向に交差して設けられた走査線
、213はデータ線201と走査線203との交差領域
、2o5はアクティブ素子である薄膜トランジスタ、2
09は薄膜トランジスタ205のソース、211は薄膜
トランジスタ205のドレイン、207はドレイン21
1と接続された画素電極である。
FIG. 4 is a circuit diagram showing pixels, etc. of the active matrix substrate. In the figure, 201 is a data line, 203 is a scanning line provided to cross the data line 201 in a direction perpendicular to the data line 201, 213 is an intersection area between the data line 201 and the scanning line 203, 2o5 is a thin film transistor that is an active element, 2
09 is the source of the thin film transistor 205, 211 is the drain of the thin film transistor 205, and 207 is the drain 21.
This is a pixel electrode connected to 1.

つぎに、第5図により従来のマトリクス基板の製造方法
(ティ スナタ(T、 5unata)他、「アモルフ
ァスシリコン薄膜トランジスタを用いた640 X 4
00画素のアクティブマトリクス液晶表示装置(A 6
40X400 Pixel Active−Matri
x LCD Usinga−5i TFT’s) Jア
イ トリプル イー トランザクションズ オン エレ
クトロン デヴアイスイズ(IEEE TRANSAC
TIONS ON ELECTRON DEVICES
)ED−33巻、8号、1986年、 1218〜12
21頁)について説明する。まず、第5図(a)に示す
ように、ガラス基板301上に保護膜303を形成した
のち、ITO膜を堆積し、第1のフォトマスクを用いて
ITO膜を加工することにより、薄膜トランジスタのソ
ース、ドレインの引出線、データ線および画素電極に用
いるための透明電極膜305を形成する。つぎに、第5
図(b)に示すように、リン(P)をドープしたn型ア
モルファスシリコン(n”a−8i)膜307を透明導
電膜305上にのみ選択的に堆積する。つぎに、第5図
(c)に示すように、プラズマ気相成長法(PCVD)
4mよりアモルファスシリコン(a−8i)wAを堆積
し、第2のフォトマスクを用いてアモルファスシリコン
膜を加工することにより、薄膜トランジスタの半導体膜
309を形成する。このとき、半導体膜309以外の領
域のn型アモルファスシリコン膜307はアモルファス
シリコン膜と同時に除去される。つぎに、第5図(d)
に示すように、窒化シリコン(S i N、 )膜を堆
積して、ゲート絶縁膜311を形成する。つぎに、第5
図(e)に示すように、アルミニウム(Al)膜を堆積
し、第3のフォトマスクを用いてアルミニウム膜を加工
することにより、薄膜トランジスタのゲート電極を含む
走査線313を形成する。
Next, as shown in FIG. 5, a conventional matrix substrate manufacturing method (T.
00 pixel active matrix liquid crystal display device (A 6
40X400 Pixel Active-Matri
x LCD Usinga-5i TFT's) JI Triple E Transactions on Electron Devices (IEEE TRANSAC)
TIONS ON ELECTRON DEVICES
) ED-33, No. 8, 1986, 1218-12
(page 21) will be explained. First, as shown in FIG. 5(a), a protective film 303 is formed on a glass substrate 301, an ITO film is deposited, and the ITO film is processed using a first photomask to form a thin film transistor. A transparent electrode film 305 for use as source and drain lead lines, data lines, and pixel electrodes is formed. Next, the fifth
As shown in FIG. 5(b), an n-type amorphous silicon (n"a-8i) film 307 doped with phosphorus (P) is selectively deposited only on the transparent conductive film 305. Next, as shown in FIG. As shown in c), plasma vapor deposition (PCVD)
A semiconductor film 309 of a thin film transistor is formed by depositing amorphous silicon (a-8i) wA from 4 m thick and processing the amorphous silicon film using a second photomask. At this time, the n-type amorphous silicon film 307 in the region other than the semiconductor film 309 is removed at the same time as the amorphous silicon film. Next, Figure 5(d)
As shown in FIG. 3, a gate insulating film 311 is formed by depositing a silicon nitride (S i N, ) film. Next, the fifth
As shown in Figure (e), a scanning line 313 including the gate electrode of the thin film transistor is formed by depositing an aluminum (Al) film and processing the aluminum film using a third photomask.

このアクティブマトリクス基板の製造方法によって製造
されたアクティブマトリクス基板の薄膜トランジスタは
、ゲート電極が最上層に位置するので、トップゲートス
タガード構造と呼ばれる。
The active matrix substrate thin film transistor manufactured by this active matrix substrate manufacturing method is called a top gate staggered structure because the gate electrode is located in the uppermost layer.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このようなアクティブマトリクス基板の製造方法によっ
て製造されたアクティブマトリクス基板においては、フ
ォトマスクを用いてITO膜を加工することにより画素
電極を形成しているから、画素電極をデータ線、走査線
、薄膜トランジスタによってに囲まれた領域よりも小さ
くする必要があるので、開口率すなわちアクティブマト
リクス基板の全面積に対−する画素電極の面積の比が小
さくなる。
In the active matrix substrate manufactured by such an active matrix substrate manufacturing method, the pixel electrodes are formed by processing the ITO film using a photomask. Since it needs to be smaller than the area surrounded by , the aperture ratio, that is, the ratio of the area of the pixel electrode to the total area of the active matrix substrate becomes small.

この発明は上述の課題を解決するためになされたもので
、開口率が大きいアクティブマトリクス基板およびその
製造方法を提供することを目的とする。
The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide an active matrix substrate with a large aperture ratio and a method for manufacturing the same.

〔課題を解決するための手段〕[Means to solve the problem]

この目的を達成するため、この発明においては、透明基
板上に4膜トランジスタと透明導電膜からなる画素電極
とからなる画素がマトリクス状に並べられ、上記薄膜ト
ランジスタの動作を制御する走査線と上記画素電極にデ
ータを供給するデータ線とが上記画素の間に互いに交差
して配置されたアクティブマトリクス基板において、上
記薄膜トランジスタのゲート電極および上記走査線とな
る第1の配線を設け、上記データ線となる第2の配線を
設け、上記薄膜トランジスタの活性層となる領域および
上記第1の配線と上記第2の配線との交差領域を除いた
上記第2の配線と重畳する領域に半導体膜を設け、上記
第1の配線と上記半導体膜とに囲まれた領域に上記画素
電極を自己整合的に形成する。
In order to achieve this object, in the present invention, pixels each consisting of four film transistors and a pixel electrode made of a transparent conductive film are arranged in a matrix on a transparent substrate, and scanning lines for controlling the operation of the thin film transistor and the pixels are arranged in a matrix on a transparent substrate. In an active matrix substrate in which data lines that supply data to electrodes are arranged intersecting each other between the pixels, a first wiring that becomes the gate electrode of the thin film transistor and the scanning line is provided, and the first wiring becomes the data line. A second wiring is provided, a semiconductor film is provided in a region overlapping with the second wiring except for a region that becomes an active layer of the thin film transistor and a region where the first wiring and the second wiring intersect, The pixel electrode is formed in a self-aligned manner in a region surrounded by the first wiring and the semiconductor film.

また、請求項第1項記載のアクティブマトリクス基板を
製造する方法において、フォトプロセスにより上記第1
の配線を形成する配線形成工程と、フォトプロセスによ
り上記半導体膜を形成する半導体膜形成工程と、上記半
導体膜形成工程ののちに上記透明導電体膜を堆積し、上
記透明導電体膜上にネガ型レジストを塗布し、上記第1
の配線および上記半導体膜を遮光膜として上記透明基板
の裏面から光を照射して、ネガ型レジスト層を形成し、
上記ネガ型レジスト層をマスクとして上記透明導電体膜
を工、ツチング除去することにより、上記画素電極を上
記第1の配線と上記半導体膜とに囲まれた領域に形成す
る画素電極形成工程とを行なう。
Further, in the method for manufacturing an active matrix substrate according to claim 1, the first
a wiring formation step for forming wiring, a semiconductor film formation step for forming the semiconductor film by photoprocessing, and a semiconductor film formation step for depositing the transparent conductor film after the semiconductor film formation step, and depositing the transparent conductor film on the transparent conductor film. Apply a mold resist and apply the above first
irradiating light from the back surface of the transparent substrate using the wiring and the semiconductor film as a light shielding film to form a negative resist layer;
a pixel electrode forming step of forming the pixel electrode in a region surrounded by the first wiring and the semiconductor film by etching and removing the transparent conductor film using the negative resist layer as a mask; Let's do it.

〔作用〕[Effect]

このアクティブマトリクス基板、アクティブマトリクス
基板の製造方法においては、画素電極が自己整合的に形
成されるから、画素電極の大きさをデータ線、走査線、
薄膜トランジスタによってに囲まれた領域の大きさと等
しくすることができる。
In this active matrix substrate and the method for manufacturing an active matrix substrate, the pixel electrodes are formed in a self-aligned manner, so the size of the pixel electrodes can be adjusted depending on the size of the data line, scanning line, etc.
It can be made equal to the size of the area surrounded by the thin film transistor.

〔実施例〕〔Example〕

第1図はこの発明に係るアクティブマトリクス基板の一
部を示す図、第2図は第1図のA−A断面図である。図
において、101はガラス基板、103はガラス基板1
01上に形成された第1の配線で、配線103は薄膜ト
ランジスタのゲート電極および走査線となり、配線10
3はモリブデン(Mo)からなる。105は配線103
上に設けられたゲート絶縁膜で、ゲート絶縁膜105は
二酸化シリコン(SiO□)からなる。129はデータ
線となる第2の配線で、配線129はアルミニウム(A
l)からなる。104は薄膜トランジスタの活性層とな
る領域および配線103と配線129との交差領域を除
いた配線129と重畳する領域に設けられた半導体膜で
、半導体膜104は多結晶シリコンからなる。109は
二酸化シリコンからなる層間膜で、層間膜109は薄膜
トランジスタのバックチャネルを防止する。
FIG. 1 is a diagram showing a part of an active matrix substrate according to the present invention, and FIG. 2 is a sectional view taken along the line AA in FIG. In the figure, 101 is a glass substrate, 103 is a glass substrate 1
01, the wiring 103 becomes the gate electrode and scanning line of the thin film transistor, and the wiring 103 becomes the gate electrode and scanning line of the thin film transistor.
3 is made of molybdenum (Mo). 105 is wiring 103
A gate insulating film 105, which is a gate insulating film provided thereon, is made of silicon dioxide (SiO□). Reference numeral 129 is a second wiring that becomes a data line, and the wiring 129 is made of aluminum (A
Consists of l). Reference numeral 104 denotes a semiconductor film provided in a region that overlaps with the wiring 129 except for a region that becomes an active layer of a thin film transistor and an intersection region between the wiring 103 and the wiring 129. The semiconductor film 104 is made of polycrystalline silicon. 109 is an interlayer film made of silicon dioxide, and the interlayer film 109 prevents a back channel of the thin film transistor.

119は薄膜トランジスタのソース電極、121は薄膜
トランジスタのドレイン電極、123は配線103と半
導体膜104とに囲まれた領域に自己整合的に形成され
た画素電極、133はドレイン電極121と画素電極1
23とを接続する接続導体で、接続導体133はアルミ
ニウムからなる。
119 is the source electrode of the thin film transistor, 121 is the drain electrode of the thin film transistor, 123 is a pixel electrode formed in a self-aligned manner in a region surrounded by the wiring 103 and the semiconductor film 104, and 133 is the drain electrode 121 and the pixel electrode 1.
The connecting conductor 133 is made of aluminum.

つぎに、第3図により第1図、第2図に示したアクティ
ブマトリクス基板の製造方法について説明する。まず、
第3図(a)−1,第3図(a)−2に示すように、ガ
ラス基板101上にモリブデン膜を堆積し、第1のフォ
トマスクを用いてモリブデン膜を加工することにより、
配線103を形成する。つぎに、第3図(b)−1、第
3図(b)−2に示すように、常圧CVD法により膜厚
100止の二酸化シリコン膜を堆積することにより、ゲ
ート絶縁膜105を形成し、減圧CVD法により基板温
度625℃で膜厚150nmの多結晶シリコン膜を堆積
し、第2のフォトマスクを用いて多結晶シリコン膜を加
工することにより、半導体膜104を形成したのち、常
圧CVD法により膜厚1100nの二酸化シリコン膜を
堆積することにより、層間膜109を形成する。つぎに
、第3図(c)に示すように1層間膜109上にポジ型
レジストたとえばシップレイ社製のマイクロポジット1
400−27を塗布し、配線103を遮光膜としてガラ
ス基板101の裏面から紫外線を照射し、現像処理を行
なうことにより、眉間膜109上に配線103と同形状
のポジ型レジスト層111を形成し、ポジ型レジスト層
111をマスクとして半導体膜104に不純物たとえば
リンイオン117を140kVの加速エネルギーで5X
1015■−2注入し、ポジ型レジスト層111を除去
したのち、熱処理により不純物を活性化して、ソースf
f1tl19、ドレイン電極121を形成する。この場
合、層間膜109がイオン注入の保護膜となる。つぎに
、第3図(d)に示すように、スパッタ法により透明導
電膜を堆積したのち、透明導電膜上にネガ型レジストた
とえば日立化成社製のRD200ONを塗布したのち、
配線103および半導体膜104を遮光膜としてガラス
基板101の裏面から紫外光127を照射する。つぎに
、第3図(e)に示すように、現像処理を行なうことに
より、配線103および半導体膜104以外の領域にネ
ガ型レジスト層125を形成する。つぎに、第3図(f
)−1、第3図(f)−2に示すように、ネガ型レジス
ト層125をマスクとして透明導電膜をエツチング除去
して1画素電極123を形成したのち、ネガ型レジスト
M125を除去する。つぎに、第3図(g)−1、第3
図(g)−2に示すように、層間膜109上にポジ型レ
ジストを塗布し、配線103を遮光膜としてガラス基板
101の裏面から紫外線を照射し、現像処理を行なうこ
とにより、層間膜109上に配線103と同形状のポジ
型レジスト層を形成し、ポジ型レジスト層をマスクとし
て層間膜1409を除去することにより、スルーホール
を形成し、ポジ型レジスト層を除去し、アルミニウム膜
を堆積し、第3のフォトマスクを用いてアルミニウム膜
を加工することにより、配線129および接続導体13
3を形成する。
Next, a method for manufacturing the active matrix substrate shown in FIGS. 1 and 2 will be explained with reference to FIG. first,
As shown in FIG. 3(a)-1 and FIG. 3(a)-2, a molybdenum film is deposited on a glass substrate 101, and the molybdenum film is processed using a first photomask.
Wiring 103 is formed. Next, as shown in FIG. 3(b)-1 and FIG. 3(b)-2, a gate insulating film 105 is formed by depositing a silicon dioxide film with a thickness of less than 100 mm by atmospheric pressure CVD. Then, after forming the semiconductor film 104 by depositing a polycrystalline silicon film with a thickness of 150 nm at a substrate temperature of 625° C. using a second photomask, a semiconductor film 104 is formed. An interlayer film 109 is formed by depositing a silicon dioxide film with a thickness of 1100 nm using a pressure CVD method. Next, as shown in FIG. 3(c), a positive type resist such as Microposite 1 manufactured by Shipley Co., Ltd. is applied on the first interlayer film 109.
A positive resist layer 111 having the same shape as the wiring 103 is formed on the glabellar membrane 109 by applying UV rays 400-27, using the wiring 103 as a light-shielding film, and irradiating ultraviolet rays from the back side of the glass substrate 101 and performing a development process. , using the positive resist layer 111 as a mask, impurities such as phosphorus ions 117 are applied to the semiconductor film 104 by 5X at an acceleration energy of 140 kV.
After implanting 1015■-2 and removing the positive resist layer 111, the impurity is activated by heat treatment and the source f
f1tl19 and the drain electrode 121 are formed. In this case, the interlayer film 109 serves as a protective film for ion implantation. Next, as shown in FIG. 3(d), after depositing a transparent conductive film by sputtering, a negative resist such as RD200ON manufactured by Hitachi Chemical Co., Ltd. is applied on the transparent conductive film.
Ultraviolet light 127 is irradiated from the back surface of the glass substrate 101 using the wiring 103 and the semiconductor film 104 as a light shielding film. Next, as shown in FIG. 3(e), a negative resist layer 125 is formed in a region other than the wiring 103 and the semiconductor film 104 by performing a development process. Next, in Figure 3 (f
)-1, as shown in FIG. 3(f)-2, the transparent conductive film is etched away using the negative resist layer 125 as a mask to form one pixel electrode 123, and then the negative resist M125 is removed. Next, Figure 3(g)-1, 3rd
As shown in FIG. (g)-2, a positive resist is applied on the interlayer film 109, and ultraviolet rays are irradiated from the back surface of the glass substrate 101 using the wiring 103 as a light-shielding film, and a development process is performed. A positive resist layer having the same shape as the wiring 103 is formed on top, and the interlayer film 1409 is removed using the positive resist layer as a mask to form a through hole, the positive resist layer is removed, and an aluminum film is deposited. Then, by processing the aluminum film using a third photomask, the wiring 129 and the connection conductor 13 are formed.
form 3.

このようなアクティブマトリクス基板、アクティブマト
リクス基板の製造方法においては、画素電極123が自
己整合的に形成されるから、画素電極123の大きさを
データ線、走査線、薄膜トランジスタによってに囲まれ
た領域の大きさと等しくすることができるので、開口率
が大きくなる。
In such active matrix substrates and active matrix substrate manufacturing methods, the pixel electrodes 123 are formed in a self-aligned manner, so the size of the pixel electrodes 123 is determined by adjusting the size of the area surrounded by the data lines, scanning lines, and thin film transistors. Since the size can be made equal to the size, the aperture ratio becomes large.

また、従来のように、透明導電膜305を形成したのち
に、半導体膜を形成する場合において、半導体膜として
多結晶シリコン膜を設けるときには、通常多結晶シリコ
ン膜は減圧CVD法によって堆積され、減圧CVD法に
おいては基板温度を600℃以上とする必要があるから
、透明導電膜305が600℃以上に加熱されるので、
透明導電膜305の光透過率が減少するとともに、抵抗
率が増加するため、透明導電膜305が本来の役割を失
ってしまうのに対して、この発明のように、半導体膜1
04となるべき多結晶シリコン膜を堆積したのちに1画
素電極123となるべき透明導電膜を堆積したときには
、透明導電膜が加熱されることがないので、透明導電膜
の光透過率が減少することがなく、抵抗率が増加するこ
とがないから。
Further, when forming a semiconductor film after forming the transparent conductive film 305 as in the past, when a polycrystalline silicon film is provided as the semiconductor film, the polycrystalline silicon film is usually deposited by a low pressure CVD method. In the CVD method, the substrate temperature needs to be 600°C or higher, so the transparent conductive film 305 is heated to 600°C or higher.
While the light transmittance of the transparent conductive film 305 decreases and the resistivity increases, the transparent conductive film 305 loses its original role.
When a transparent conductive film to become one pixel electrode 123 is deposited after depositing a polycrystalline silicon film to become 04, the transparent conductive film is not heated, so the light transmittance of the transparent conductive film decreases. This is because there is no increase in resistivity.

画素電極123の特性が劣化することがない。The characteristics of the pixel electrode 123 do not deteriorate.

なお、上述実施例においては、半導体膜104が多結晶
シリコンからなる場合について説明したが、半導体膜1
04がアモルファスシリコンからなる場合にもこの発明
を適用することができる。
Note that in the above embodiment, the case where the semiconductor film 104 is made of polycrystalline silicon has been described, but the semiconductor film 1
The present invention can also be applied when 04 is made of amorphous silicon.

また、上述実施例においては、イオン注入によってソー
ス電極119.ドレイン電極121を形成したが、ドー
プトアモルファスシリコン股、ドープト多結晶シリコン
膜を堆積することによりソース電極、ドレイン電極を形
成してもよい。
In the above-described embodiment, the source electrode 119. Although the drain electrode 121 is formed, the source electrode and the drain electrode may be formed by depositing a doped amorphous silicon film or a doped polycrystalline silicon film.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明に係るアクティブマトリ
クス基板、アクティブマトリクス基板の製造方法におい
ては、画素電極の大きさをデータ線、走査線、薄膜トラ
ンジスタによってに囲まれた領域の大きさと等しくする
ことができるので、開口率が大きくなる。このように、
この発明の効果は顕著である。
As explained above, in the active matrix substrate and the method for manufacturing an active matrix substrate according to the present invention, the size of the pixel electrode can be made equal to the size of the area surrounded by the data line, the scanning line, and the thin film transistor. Therefore, the aperture ratio increases. in this way,
The effects of this invention are remarkable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係るアクティブマトリクス基板の一
部を示す図、第2図は第1図のA−A断面図、第3図は
第1図、第2図に示したアクティブマトリクス基板を製
造する方法の説明図、第4図はアクティブマトリクス基
板の画素等を示す回路図、第5図は従来のマトリクス基
板の製造方法の説明図である。 101−・・ガラス基板 103・・・第1の配線 104・・・半導体膜 123・・・画素電極 125・・・ネガ型レジスト層 129・・・第2の配線 特許出願人  日本電信電話株式会社 代理人  弁理士 中 村 純之助 第1図 第2図 (C) 第3図 (a)−1 第3図 (CI)I−2 (b) −2 −〇ウ ロ
FIG. 1 is a diagram showing a part of the active matrix substrate according to the present invention, FIG. 2 is a sectional view taken along the line A-A in FIG. 1, and FIG. 3 is a diagram showing the active matrix substrate shown in FIGS. FIG. 4 is a circuit diagram showing pixels of an active matrix substrate, and FIG. 5 is an explanatory diagram of a conventional method of manufacturing a matrix substrate. 101-...Glass substrate 103...First wiring 104...Semiconductor film 123...Pixel electrode 125...Negative resist layer 129...Second wiring patent applicant Nippon Telegraph and Telephone Corporation Agent Patent Attorney Junnosuke Nakamura Figure 1 Figure 2 (C) Figure 3 (a)-1 Figure 3 (CI) I-2 (b) -2 -〇Uro

Claims (1)

【特許請求の範囲】 1、透明基板上に薄膜トランジスタと透明導電膜からな
る画素電極とからなる画素がマトリクス状に並べられ、
上記薄膜トランジスタの動作を制御する走査線と上記画
素電極にデータを供給するデータ線とが上記画素の間に
互いに交差して配置されたアクティブマトリクス基板に
おいて、上記薄膜トランジスタのゲート電極および上記
走査線となる第1の配線が設けられ、上記データ線とな
る第2の配線が設けられ、上記薄膜トランジスタの活性
層となる領域および上記第1の配線と上記第2の配線と
の交差領域を除いた上記第2の配線と重畳する領域に半
導体膜が設けられ、上記第1の配線と上記半導体膜とに
囲まれた領域に上記画素電極が自己整合的に形成された
ことを特徴とするアクティブマトリクス基板。 2、請求項第1項記載のアクティブマトリクス基板を製
造する方法において、フォトプロセスにより上記第1の
配線を形成する配線形成工程と、フォトプロセスにより
上記半導体膜を形成する半導体膜形成工程と、上記半導
体膜形成工程ののちに上記透明導電体膜を堆積し、上記
透明導電体膜上にネガ型レジストを塗布し、上記第1の
配線および上記半導体膜を遮光膜として上記透明基板の
裏面から光を照射して、ネガ型レジスト層を形成し、上
記ネガ型レジスト層をマスクとして上記透明導電体膜を
エッチング除去することにより、上記画素電極を上記第
1の配線と上記半導体膜とに囲まれた領域に形成する画
素電極形成工程とを含むことを特徴とするアクティブマ
トリクス基板の製造方法。
[Claims] 1. Pixels each consisting of a thin film transistor and a pixel electrode made of a transparent conductive film are arranged in a matrix on a transparent substrate,
In an active matrix substrate, a scanning line for controlling the operation of the thin film transistor and a data line for supplying data to the pixel electrode are arranged to cross each other between the pixels, and serve as the gate electrode of the thin film transistor and the scanning line. A first wiring is provided, a second wiring serving as the data line is provided, and the second wiring is provided excluding a region serving as an active layer of the thin film transistor and an intersecting region between the first wiring and the second wiring. 1. An active matrix substrate, wherein a semiconductor film is provided in a region overlapping with a second wire, and the pixel electrode is formed in a self-aligned manner in a region surrounded by the first wire and the semiconductor film. 2. A method for manufacturing an active matrix substrate according to claim 1, comprising: a wiring forming step of forming the first wiring by a photo process; a semiconductor film forming step of forming the semiconductor film by a photo process; After the semiconductor film forming step, the transparent conductor film is deposited, a negative resist is applied on the transparent conductor film, and the first wiring and the semiconductor film are used as a light shielding film to block light from the back surface of the transparent substrate. is irradiated to form a negative resist layer, and the transparent conductor film is etched away using the negative resist layer as a mask, so that the pixel electrode is surrounded by the first wiring and the semiconductor film. 1. A method of manufacturing an active matrix substrate, the method comprising: forming a pixel electrode in a region where the pixel electrode is formed.
JP63038603A 1988-02-23 1988-02-23 Active matrix substrate and its manufacture Pending JPH01214823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63038603A JPH01214823A (en) 1988-02-23 1988-02-23 Active matrix substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63038603A JPH01214823A (en) 1988-02-23 1988-02-23 Active matrix substrate and its manufacture

Publications (1)

Publication Number Publication Date
JPH01214823A true JPH01214823A (en) 1989-08-29

Family

ID=12529851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63038603A Pending JPH01214823A (en) 1988-02-23 1988-02-23 Active matrix substrate and its manufacture

Country Status (1)

Country Link
JP (1) JPH01214823A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480816B1 (en) * 2001-12-29 2005-04-07 엘지.필립스 엘시디 주식회사 A Method For Manufacturing a Liquid Crystal Display Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112089A (en) * 1983-11-22 1985-06-18 松下電器産業株式会社 Image display unit and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112089A (en) * 1983-11-22 1985-06-18 松下電器産業株式会社 Image display unit and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480816B1 (en) * 2001-12-29 2005-04-07 엘지.필립스 엘시디 주식회사 A Method For Manufacturing a Liquid Crystal Display Device

Similar Documents

Publication Publication Date Title
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
JPH0688973A (en) Transparent electric conductive film, semiconductor device using the same, and its production
JPH0311744A (en) Manufacture of thin film transistor
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
JP2003517641A (en) Method for manufacturing active matrix device
JPH0282571A (en) Active matrix substrate and its manufacture
JP3352191B2 (en) Method for manufacturing thin film transistor
JP2659976B2 (en) Thin film transistor and method of manufacturing the same
JPH06230421A (en) Production of thin-film transistor matrix
JPH01214823A (en) Active matrix substrate and its manufacture
JP2717234B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JPH07122718B2 (en) Liquid crystal display
JPH11233791A (en) Thin film transistor and active matrix type display device
JPH07142737A (en) Manufacture of thin-film transistor
KR100249222B1 (en) Liquid crystal display device and fabricating method of the same
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device
JPH0677486A (en) Thin-film transistor element
JP3258851B2 (en) Semiconductor device
JP2776411B2 (en) Forward staggered thin film transistor and method of manufacturing the same
KR100687331B1 (en) Method for manufacturing Thin Film Transistor
KR970003742B1 (en) Thin film transistor manufacturing method
JP3161701B2 (en) Method for manufacturing liquid crystal electro-optical device