JPH01212916A

JPH01212916A - 論理積演算素子

Info

Publication number: JPH01212916A
Application number: JP3826688A
Authority: JP
Inventors: Kazumi Narita; 成田　一省; Akira Sugimoto; 旭杉本; Koichi Yomogihara; 弘一蓬原; Masao Mukaidono; 向殿　政男
Original assignee: L ENG KK
Current assignee: L ENG KK
Priority date: 1988-02-21
Filing date: 1988-02-21
Publication date: 1989-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、たとえば防爆構造を必要とするインターフェ
ースやフェールセーフな制御で利用される論理積演算素
子に関する。

（従来技術）フェールセーフな論理演算素子には、たとえば特願昭５
８−１７５９１４号や実願昭５７−４７６４号公報等が
あり、これらはいずれも論理入力の入力端子は電源ライ
ンを共通するものである。

（発明が解決しようとする問題点）しかしながら、実用の設備は必ずしも電源を共通としな
いので、なんらかの手段を必要とし、現状では電磁リレ
ーによる接点が利用されてきている。しかし、これによ
る方法は、たとえば火花発生のために防爆構造となり得
す、すなわち無接点化困難であった。

（問題を解決する手段）上述する従来の問題点を解決するために、本発明に係わ
る論理積演算素子では光、電気変換素子と該光、電気変
換素子の出力信号を増幅する増幅器、該増幅器の出力信
号を電気、光変換素子とより構成される。光、電気、光
信号伝達手段を複数従属接続して正帰還閉ループを構成
し、該光、電気、光信号伝達手段の電源供給端子を入力
端子とし、該入力端子に定められた入力信号が印加され
た時発振して論理積演算を行う論理積演算素子としてい
る。

（作用）本発明の論理積演算素子によれば、演算素子を構成する
各入力端子が電気的に独立すると共に、無接点化され、
かつ、フェールセーフされることができる。

（実施例）本発明の詳細な説明する前に、従来の論理積演算素子に
ついて説明する。第２図は従来の論理積演算素子を示し
　Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５Ｒ６、Ｒ７、Ｒ８が抵
抗器、Ｑｌ、Ｑ２、Ｑ３がトランジスタ、１．２、が入
力端子、Ｅが電源電位、ＡＭＰは増幅器、Ｃ１、Ｃ２は
コンデンサ、Ｄｌ、Ｄ２はダイオードである。図の回路
は入力端子１．２の入力電位ｖ１．　　ｖ２　　が次ノ
（１）、（２）式を満足するときトランジスタＱ１、Ｑ
２、Ｑ３を介して帰還発振して、入力端子１．２の入力
信号に対して論理積演算を行う。

そして、図の回路の入力電位ｖ１、ｖ２は電源電位より
高い電位を必要とする。これは、第２図の回路が発振に
よって演算を行うために、第２ＦＭの回路を従属接続し
て（たとえば、第２図の回路の出力信号で、次に備えた
第２図と同様の論理積演算素子を駆動して）利用する場
合。図の出力信号Ｖｏ　　で示すように、整流回路を必
要としている。

この整流には、従属接続される２つの論理積演算素子の
電源を共通にするために、第２図のコンデンサＣＩ％　
Ｃ２、ダイオードＤＩ、Ｄ２で示すように倍電圧半波整
流回路が利用される。しかしこの整流用コンデンサＣ１
が短絡故障をおこした場合、図の点線で示すように、電
源電位Ｅが直接後続の論理積演算素子に印加されること
になる。この故障で誤って論理積演算素子が発振しない
ようにするために、第２図の論理積演算発振器の入力電
位は、電源電位Ｅより高い電位に設定されるのである。

第１図は本発明の実施例で、　ＲＩＯ，Ｒ２０゜Ｒ３０
、Ｒ４０、Ｒ５０，Ｒ６０は抵抗器、ＰＣＩＰＣ２、Ｐ
ＣＢはホトカプラ（光結合素子）、Ｐａ１、Ｐａ２、ｐ
ｓａはそれぞれのホトカプラＰＣ１、ＰＯ２、ＰＣＢ　
に含まれる電気、光変換素子、ＰＤＩ、ＰＤ２、ＰＤ３
はそれぞれのホトカプラＰＣＩ、ＰＣ２、ＰＣＢ　に含
まれる光変換素子、ＰＡＬ、ＦＡ２、ＰＡ３　は光・電
気変換素子ＰＤ１、ＦＤ２、ＰＤ３　　の出力信号を増
幅するためのトランジスタ、ＱＯは増幅器ＰＡ３の出力
信号を位相反転すると共に増幅して電気、光変換素子Ｐ
Ｓ１の電流を０Ｎ１０ＦＦするためのトランジスタ、　
Ｅｏ”、Ｅｏ−及び　Ｂ１”、Ｅｌ−及びＥｌ”Ｂ２−
　は肩付＋側を正極、肩付−側を負極側とする電源入力
端子である。第１図は、それぞれ電源入力端子　Ｅｉ＋
、　Ｅｉ−（ｉ＝０．１．２）間に光、電気変換素子Ｐ
Ｄｊ　と増幅器ＰＡｊ　（Ｅｏ”Ｅｏ−間は位相反転用
トランジスタ　ＱＯを含む）と、電気、光変換素子　Ｐ
Ｓｊ＋１（いずれもｊ＝１．２．３で一巡する）を有し
、光、電気、光信号伝達手段を形成する。次に、第１図
の動作を説明する。第１図において、電源入力端子　Ｅ
ｏ”、Ｅｏ−及びＥｌ”、Ｅｌ−及びＢ２”、Ｂ２−間
に電源入力電圧が印加されると、トランジスタＱＯの出
力電流はホトカプラＰＣ１、ＰＯ２、ＰＣＢによってホ
トカプラのトランジスタＰＡ３をＯＮすべく伝達され、
これによって、抵抗Ｒ５０を流れる電流が減少しトラン
ジスタ　ＱＯがＯＦＦする。

トランジスタ　ＱＯがＯＦＦ　して電気、光変換素子Ｐ
Ｓ１を、電流が流れなくなると、ホトカプラＰＣＩ、Ｐ
Ｏ２、ＰＣＢの光エネルギーが発生しないので、それぞ
れトランジスタＰＡＬ　、ＰＡ２ＰＡ３に電流が流れな
いために、抵抗Ｒ４０、抵抗Ｒ５０（抵抗Ｒ６０はトラ
ンジスタＱＯの漏れ電流を流すための抵抗）を介して、
トランジスタＱＯがＯＮする。すなわち第１図は、電源
入力端子　Ｅｏ＋、Ｅｏ−及び　Ｅ１＋、Ｅｌ−及び　
Ｂ２”Ｂ２−　のすべてに電源入力電圧が印加されたと
きのみ発振するので端子　Ｅｏ”、Ｅｏ−及び　Ｅｌ”
、Ｅｌ−及び　Ｅｌ”、Ｅｌ−を論理入力端子として発
振する論理積演算発振器となり、入力端子ＥＯ＋、Ｅｏ
−及び　＆”、Ｅｌ−及び　Ｅｌ”、Ｅｌ−はホトカプ
ラＰＣ１、ＰＯ２、ＰＯ２によって電気的に独立してい
る。第１図において、点線で示すＣＯは、高速応答の処
置を有しない（たとえば光、電気変換素子に漏れ抵抗を
備える）ために、光結合素子の（ホトカプラ）の応答が
遅い場合、光、！気変換素子ＰＤＩ、　ＦＤ２、ＰＤ３
と増幅用トランジスタＰＡＬ、ＦＡ２、ＰＡ３及びＱＯ
と、電気・光変換素子ＰＳ２、　ＰＳ３、　ｐｓｌにて
構成されて一巡する正帰還の閉ループの応答を遅くする
（トランジスタＦＡＩ、ＰＡ２、ＰＡ３　がＯＦＦでき
る時間を与える）ために挿入されるコンデンサである。

また第１図を構成する抵抗及びトランジスタ、光、電気
変換素子、電気。

光変換素子のいずれが故障しても発振せず、したがって
フェールセーフである。また、第１図において、電源入
力端子の一部を共通にすることができることは自明であ
る。

（発明の効果）以上述べたように、光、電気変換素子と光、電気変換素
子の出力信号を増幅する増幅器と、該増幅器の出力信号
を電気、光変換するための電気・光変換素子より構成さ
れる光、電気、光信号伝達手段を複数従属接続して、正
帰還閉ループを構成し、該光信号伝達手段の電源供給端
子を入力端子とし、該入力端子に定められた入力信号が
印加されたとき発振するので、それぞれの入力端子が独
立し、無接点かつフェールセーフな論理積回路が実現で
きた。

【図面の簡単な説明】

第１図は本発明の構成を示す実施例、第２図は従来の構
成例を、説明するための説明図である。ＰＤＩ、　ＦＤ２、　ＰＤ３　　、、、　　光、電気変
換素子ＰＡＬ、　ＦＡ２、　ＰＡ３、　ＱＯ，、、）ラ
ンジスタＰｓｉ、　　ＰＳ２、　　Ｐ　Ｓ　３　、、、
電気、光変換素子第１図Ｅ；Ｅ↑　　　Ｅ；’Ｅ：ｖｌ　　　　　　■２

Claims

【特許請求の範囲】

光．電気変換素子と該光．電気変換素子の出力信号を増
幅する増幅器と該増幅器の出力信号を電気．光変換する
ための電気．光変換素子より構成される光．電気．光信
号伝達手段を複数従続接続して正帰還閉ループを構成し
、該光．電気．光信号伝達手段の電源供給端子を入力端
子とし、該入力端子に定められた入力信号が印加された
とき発振して論理積演算を行う論理積演算素子。