JPH01212180A

JPH01212180A - 固体撮像装置

Info

Publication number: JPH01212180A
Application number: JP63036673A
Authority: JP
Inventors: Fumio Nagumo; 名雲　文男
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-19
Filing date: 1988-02-19
Publication date: 1989-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】以下の順ＩＦで本発明を説明する。

Ａ　産業上の利用分野１３Ｑ明のＩＪ！ｌＩ要Ｃ従来の技術Ｄ　発明が解決しようとする課題Ｅ　課題を解決するための手段（第１図）ド　作用Ｇ　実施例Ｇ１第１の実施例の説明Ｇ２第２の実施例の説明Ｈ発明の効果Ａ　産業上の利用骨’Ｊ！ｆ本発明は、水平方向のｉ！ｈＩ素数が、標準の水平方向
の画素数よりも少なくされた固体撮像素子を用いて構成
される固体撮像装置に関する。

Ｂ　発明の４既要本発明は、水平方向の１！！！Ｉ素数が、標準の水平力
向の画素数よりも少なくされたｃ　ＣＤ　ｆＭ像素子の
水平出力レジスタ部に、ＰＪｑｓの水平方向の画素数を
標準の１水平期間に読み出し得る周波数のクロツクを供
給すると共に、このクロックの供給タイミングを制御で
きるようにしたことにより、安価に構成できると共に良
好な撮像信号を得ることができ、しかも、撮像信号の出
力タイミングを変えることができるようにしたものであ
る。

Ｃ従来の技術高品位テレビジョンは、例えば１１２５本／６０フィー
ルド、インターレース比２：１．アスペクト比９：１６
の表示がなされるものであり、例えばＮＴＳＣ方式のテ
レビジョン（５２５本／６０フィールド、インターレー
ス比２：１．アスペクト比３：４）に比べて約４倍の情
報量を持っている。

このように高品位テレビジタンのアスペクト比は、９：
１６であるので、高品位ビデオシステムにおける固体撮
像装置に使用されるＣＣＤ撮像素子の画素数は、このア
スペクト比に対応したものとされている。例えば、垂直
方向に１０３５の画素数を有すると共に、水平方向に１
９２０の画素数を有するようになされている。

Ｄ　発明が解決しようとする課題このように、高品位ビデオソステムにおけイ）に　ＣＤ
撮像素子の画素数は非密に多くなるので、高価となる問
題があった９また、産業用途では、アスパラＩ・比が９：１６である
必要はなく、例えばｌ：１のアスペクト比が囁まれる場
合が多い。

なお、アスペクト比が、例えばｌ：１となるようにＣＣ
１）撮像素子を構成する場合であっても、モニター、ビ
デオテープレコーダ（Ｖ　′ＦＲ）　等の周辺機器とし
て、高品位ビデオシステムの標準機種を利用できること
が望ましい。

本発明は、このような点を考慮し、安価に構成できると
共に良好な撮ｔＲ信号を得ることができ、しかも描像信
号の出力タイミングを変えることができるようにするこ
とを１−１的とするものである。

Ｅ　課題を解決するための手段本発明は、標準の水平方向の画素数をＮ＋４、標準の垂
直方向の画素数をＮＶとしたとき、水平方向にＮＨ／ｎ
の画素数を有すると共に、垂直方向にＮＶの画素数を有
する撮像部と、この撮像部からの電荷が転送されＮＨ／
ｎの画素数に対応する段数を持つ水平出力レジスタ部と
を有するＣＣＤ撮像素子（１）と、標準の水平方向のＮ
Ｏの内素数を標準の１水平期間に読み出し得る周波数の
クロックを少なくとも１水平期間の略１／ｎの期間継続
して発生ずると共に、その発生開始時点を外部から制御
可能なクロック発生回路（２）とを備えてなるものであ
り、クロック発生回路（２）より発生されるクロックを
水平出力レジスタ部に供給して撮像信号を得るようにし
たものである。

ド　作用上述構成においては、ＣＣＩ）ｌｆｉ像素子（１）の水
平方向の画素数が標準の画素数より少なくなるので、安
価に構成し得る。また、標準の水平方向の内素数を標準
の１水平期間に読み出し得る周波数のクロックをＣＣＤ
撮像素子（１１の水平出力レジスタ部に供給して撮像信
号を得るようにしているので、得られる撮像信号の時間
軸は標準と変らず、そのため、この撮像信号を、例えば
標準のモニターに供給して、そのモニターの水平方向の
ｌ　／　ｒｌの領域に良好な画像を表示させ得る。さら
に、水平出力レジスタ部に供給されるクロ・ツクのタイ
＼ングを制御できるようにしているので、撮像信号の出
力タイミングを変えることが可能となる。これにより、
標準のモニターの１／ｎの画像表示領域を移動させるこ
とがｒＪＪ能となる。

Ｇ　実施例６１第１の実施例の説明以下、第１図を参照しながら本発明の第１の実施例につ
いて説明する。本例は、例えばインターライントランス
ファ一方式のＣＣＤ撮像素子を用いて構成した例である
。

同図において、（１）はインターライントランスファ一
方式のｃｃｏ）！！ｔ？！素子である。このＣＣＤ撮像
素子（１）は、高品位ビデオシステムにおける固体撮像
装置に使用される標準のＣＣＤ撮像素子（垂直方向の画
素数がＮＶ、例えば１０３５．水平方向のＭ素ｅがＮＨ
，例えば１９２０）に対して、水平方向の画素数が１／
２とされ、アスペクト比９：Ｈに対応する構成とされる
。即ち、垂直方向にＮＶのＩＩ！１１素数を有すると共
に、水平方向にＮ１４／２の画素数を有するものとされ
る。

また、（２）はタイミンク発生回路であり、このタイミ
ング発生回路（２）には、端子（３）及び（４）より、
夫々篩品位テレビジョンにおける水平同期信号１１１）
及び垂直同期信号Ｖｌ）が供給される。そして、このタ
イミング発生回路（２）よりＣＣＤ撮像素子（１１の垂
直シフトレジスタ（図示せず）には、■水平周期の４相
の垂直転送クロックφｖ１〜φｖ４が供給され、受光＋
＋ｆＳ（図示せず）に蓄積された信号電荷の垂直シフト
レジスタへの転送、及びごのように垂直シフトレジスタ
に転送された信号′４両の水平シフトレジスタ（５）へ
の転送が行なわれる。この場合、奇数フィールド及び偶
数フィールドの最初の垂直帰線期間内で、夫々受光部に
船積された信号ｖｌｉ荷か垂直シフトレジスタに転送さ
れ、そののち、垂直シフトしノジスタによって水平シフ
トレジスタ（５）に、１水平周期ごとに１ライン分ずつ
転送される。

また、このタイミング発生回路（２）より、ＣＣＩ）撮
像素子＋１１の水平シフトレジスタ（５）には、ｔｒｈ
素周期の２相の水平転送クロックψＨ１＋　φＨ２か供
給される。この水平転送クロックψＨ１＋　φＨ２の周
波数は、水平方向の内素数がＮＨである標準のＣＣＤＣ
Ｄ素像素子給される水平転送クロックと同し周波数とさ
れる。即ら、ＮＨの画素数をｌ水平期間に読み出し得る
周波数とされる。この水平転送クロックφＨ１＋　φＨ
２は、タイミング発生器１／！ｉ’１（２１より１／２
水）Ｖ期間だけ発生されて水平シフトレジスタ（５）に
供給されると共に、ＭＦｈ抵抗器（６）の用動子の位置
を制御することにより、この水平転送クロックφＨ１＋
　φＨ２の発生開始時点が制御される。

第２図は、タイミング発生回路（２）内の水平転送クロ
ックφＨ１＋　φＨ２の発生部の構成を示すものである
。同図において、（２１）はマスタークロック発生器で
あり、これより発生されるマスタークロックＣＬＫはゲ
ート回路（２２）を介して水平転送クロック発生器（２
３）に供給される。また、（２４）はモノマルナバイブ
レークであり、このモノマルナバイブレータ（２４）に
は端子（３）より水平同期信号Ｈ１）が供給されて、そ
の立下がりでトリガされて出力が立下がるようにされる
。そして、このモノマルチバイブレーク（２４）の時定
数ｔ１は、ｒＩＪ変批抗器（６）のＩｊＪ動子の位置を
制御することで変えられる。また、（２５）もモノマル
チバイブレークであり、このモノマルナバイブレータ（
２５）にはモノマルナバイフレーク（２４）の出力Ｐ１
が供給されて、その立上がりでトリ力されて出力が立上
がるようにされる。このモノマルチバイブレータ（２５
）の時定数ｔ２は固定とされ、１／２水半期間とされる
。上述したゲート回路（２２）には、このモノマルチバ
イブレータ（２５）の出力Ｐ２がゲート信号として供給
され、この出力Ｐ２が高レベル“１″となる１／２水平
期間（【２）でのみマスタークロック発生器（２１）か
らのマスタークロックＣＬＫが水平転送クロック発生器
（２３）に供給される。そして、この水平転送クロック
発生器（２３）では、マスタークロックＣＬＫが供給さ
れるｌ／２水平期間のみ水平転送クロックφＭｉｎφＨ
２が発生され、この水平転送クロックφＨ１＋　φＨ２
がクロックトライバ（２６）を介して、上述したように
水平シフトレジスタ（５）に供給される。例えは、水平
同期信号ＨＤが、第３図Ａに示すようであるとき、モノ
マルチバイブレーク（２４）及び（２５）の出力Ｐ１及
びＰ２は、夫々同図Ｂ及びＣに示すようになり、したが
って、水平転送クロックφＨ１＋φＨ２は、同図りに示
すように出力Ｐ２が高レベル“１″となる１／２水平期
間（Ｌ２）でのみ発生される。なお、第２図において、
モノマルナバイブレータ（２４）の代りにマスタークロ
ックＣＬＫで制御される可変カウンタを用い、また、モ
ノマルチバイブレーク（２５）の代りに固定力リンクを
用いて構成することもできる。

第１図に戻って、水平シフトレジスタ（５）には、水平
転送クロックφ１４１＋　φＨ２が供給され、信号布イ
ｉｊは電荷検出部（７）を介して順次取り出される。こ
の場合、ＣＣ１）撮像素子＋１１の水平方向の画素数は
標準の１／２とされているので、水平シフトレジスタ（
５）に水平転送クロックφＨ１＋　φＨ２が供給される
各水平期間の略１／２水十期間で、ＣＣＩ）撮像素子（
１）の１ライン分の信号電荷が全て取り出される。

このＣＣＤ撮像素子（１）の電イー１検出部（７）の出
力は、サンプルホールド回路（８）に供給される。この
サンプルホールド回ＩＪＰｒ（８１には、タイミング発
生回路（２）より電荷検出部（７）の出力の信号レベル
期間に対応してサンプリンタパルスＰｓが供給され、こ
のサンプルホールド回路（８）からは、第３図Ｆに示す
ように各水平期間の略１／２水十期間でその期間分の撮
像信号Ｓｏが得られる。同図において、ＯＢの期間は、
いわゆるオプティカルブランクレベルである。

また、このサンプルホールド回路（８）からの撮像信号
Ｓｏはクランプ回路（９）に供給される。このクランプ
回路（９）には、タイミング発生回路（２）より、第３
図Ｅに示すように撮像信号Ｓｏの０８の期間に対応した
クランプパルスＰｃＬが供給され、撮像信号Ｓｏのオプ
ティカルブラックのレベルが一定しヘルとなるようにク
ランプされる。

また、このクランプ回路（９）でクランプされた撮像信
号Ｓｏはプロセス回路（１０）に供給されて、ガンマ袖
正、ブランキング信号混合、クリップ。

輪郭補正、同期信号付加等の処理がなされ、このプロセ
ス回路（ｌＯ）から映像信号Ｓνが得られる。

そして、このプロセス回路（１０）からの映像信号Ｓν
は合成器（１１）に供給される。

また、（１２）はキャラクタジェネレータであり、これ
には端子（３）及び（４）より水平同期信号１（υ及び
垂直同期信号ＶＤが供給される。そして、このキャラク
タジェネレータ（１２）では、同期信号ＨＩＪ　。

Ｖｌ）に同期して、例えば映像信号Ｓｖに関連した文字
信号Ｓｃが発生され、この文字（Ｋ−１４Ｓ　ｃはゲー
ト回路（１３）を介して合成器（１１）に供給される。

ゲート回路（１３）は、タイミンク発生回路（２）より
、モノマルチバイブレーク（２５）の出力Ｐ２とは逆相
のパルスＰ２がゲート信号として供給され、このパルス
Ｐ２が刊レベル“１”の期間、′フまり映像信号Ｓνの
１／２水平期間の撮＠！信号部分を除く期間でのみ、キ
ャラクタジェネレータ（１２）からの文字信号Ｓｃが合
成器（１１）に供給されて映像信号Ｓｖに合成される。

そして、この文字信号の合成された映像信号Ｓνは、出
力端子（１４）に導出される。

本例はこのように構成されているので、出力端子（１４
）に得られる映像信号Ｓｖが、高品位ビデオシステムの
標準のモニターに供給されるときには、このモニターの
画面上には、第４図に示すように画像が表示される。こ
の場合、略１／２水半期間の部分には撮像画像１＋が表
示されると共に、その他の部分には文字画像１ｃが表示
される。この場合、ＣＣＬ）撮像素子（１）の水平方向
の画素数が標準の１／２であるが、各水平期間の略１／
２水平期間でＣＣＬ）撮像素子（１）の１ライン分の信
号型イ゛ｉが取り出され、得られる撮＠！信号Ｓｏの時
間軸は標準と変らないので、モニターの画面上に表＞ｆ
＜される撮像画像１１は、水平方向に伸長もしくは圧縮
されたものとはならず、良好なものとなる。

また、可変批抗器（６）の「す動子の位置を制御するこ
とによりモノマルチバイブレーク（２４）の時定数Ｌ１
が変わり、水平転送クロックφＨ１＋　φＨ２の発生開
始時点が変って撮像信号ＳＯの出力タイミングが変わる
ので、モニターの画面上に表示される撮像画像１１の水
平方向位置が変ることとなる。

このように本例によれば、ＣＣＤ撮像素子（１１の水平
方向の画素数が標準の１／２であるので、全体として安
価に構成することができる。また、得られるｌｉｔ像信
像信号Ｓ時間軸は標準と変らないので、標準のモニター
の画面上に良好な撮＠！内像ｌ！を得ることができる。

さらに、撮像信号Ｓｏの出力タイミングを変えることが
できるので、モニターの画面上に表示される撮像両像１
１の水平方向位置を自由に移動させることができる。

なお、第１図例において、ＣＣ１）撮像素子（１）の水
平方向の画素数は標準の１／２とされたものであるが、
これに限られるものではなく、要は標準の画素数ＮＯよ
り少なくされることになる。また、第１図例においては
、水平シフトレジスタ（５）に水平転送クロックφＭ！
＋　φＨ２が１／２水半期間だけ供給される旨を述べた
が、水平方向の画素数に対応して少なくとも略１／２水
平期間継続して供給されればよい。なお、ＣＣＤ撮像素
子＋１＋の１ライン分の信号電荷が全て取り出されたの
ちに供給され続けても、水平シフトレジスタ（５）に取
り出される信号電荷がないので、水平転送クロックφＮ
！＋φＨ２が供給されない状態と同様であり、同等問題
はない。

Ｇ２第２の実施例の説明つぎに、第５図は本発明の第２の実施例をポすものであ
り、高品位ビデオシステムにおける固体撮像装置に使用
される標準のＣＣＤ撮像素子に対して、夫々水平方向の
画素数が１／２とされた２閲のＣＣＤ撮像素子（ＩＡ）
及び（ＩＢ）より得られる撮像信号を合成するようにし
た例である。この第５図において、第１図と対応する部
分には、同一符号、あるいは、その符号にｒＡ）または
ｒＢＪを付加して示し、詳細説明は省略する。

本例においては、タイミンク発生回路（２）より、ＣＣ
Ｄ撮像素子（ｌ＾）の水平シフトレジスタ（５Ａ）には
、各水平期間の前半または後半の１／２水平期間だけｌ
Ｉ！！！ｉ素周期の２相の水平転送クロックψＨ１＾、
φ）＋２Ａが供給されると共に、ＣＣＩＪ撮像素子（１
Ｂ）の水平シフトレジスタ（５Ｂ）には、各水平期間の
後半または前半の１／２水平期間たけ１画素周期の２相
の水平転送クロックφＨＩＢ＋ψ８２Ｂが供給される。

これら水平転送クロックφＨ１＾−φＨ２＾寥φＨＩＢ
＋φＨ２Ｂの周波数は１第１図例の水平転送クロックφ
Ｈ１＋　φＨ２と同様に、水平方向の画素数がＮｓであ
る標準のＣＣＤ撮像素子に供給される水平転送クロック
と同じ周波数とされる。

ここで、タイミング発生回路（２）には、例えばスイッ
チ（１５）が接続され、このスイッチ（１５）がオフと
されるときには、ＣＣＤ撮像素子（ＩＡ）の水平シフト
レジスタ（５Ａ）には、第６図Ｂに示すように、各水平
期間の前半の１／２水平期間だけ水平転送クロックφ）
ｌＩＡ＋　φＨ２Ａが供給されると共に、ＣＣＤ撮像素
子（ＩＢ）の水平シフトレジスタ（５Ｂ）には、同図Ｅ
に示すように、各水平期間の後半の１／２水平期間だけ
水平転送クロックψＨ１Ｂ、φ８２Ｂが供給される。そ
のため、各水平期間の前半の略１／２水平期間で、ＣＣ
Ｌ）撮像素子（ＩＡ）の１ライン分の信号電荷がｌｉ（
ｍ検出部（７＾）より全て取り出され、サンプルホール
ド回路（８＾）からは、同図りに示すように、各水平期
間の前半の略１／２水半期間でその期間骨の撮像信号Ｓ
ｏ＾が得られると共に、各水平期間の後半の略１／２水
平期間で、ＣＣＤ撮像素子（ＩＢ）の１ライン分の信号
電荷が電荷検出部（７Ｂ）より全て取り出され、サンプ
ルホールド回路（８Ｂ）からは、同図Ｇに丞すように、
各水平期間の後半の略１／２水平期間でその期間骨の撮
像信号ＳｏＢが得られる。

一方、スイッチ（１５）がオンとされるときは、ＣＣＤ
撮像素子（ＩＡ）の水平シフトレジスタ（５Ａ）には、
同図Ｅに示すように、各水平期間の後半の１／２水平期
間だけ水平転送クロックφＨＩＡ。

φＨ２Ａが供給されると共に、ＣＣＤ撮像素子（ＩＢ）
の水平シフトレジスタ（５Ｂ）には、同図Ｂにボずよう
に、各水平期間の前半の１／２水平期間たり水平転送ク
ロックφＨ１Ｂ＋　φ８２Ｂが供給される。

そのため、サンプルホールド回路（８八）からは、同図
Ｇに示すように、各水平期間の後半の略１／２水平期間
でその期間骨の損＠！信号ＳＯ＾が得られると共に、サ
ンプルホールド回路（８Ｂ）からは、同図りに示すよう
に、各水平期間の前半の略１／２水平期間でその期間骨
の撮像信号Ｓｏｎが得られる。

このようにサンプルホールド回路（８Ａ）及び（８Ｂ）
より得られる撮ｔＲ信号Ｓｏ＾及び３０Ｂは、夫々クラ
ンプ回路（９八）及び（９Ｂ）を介してプロセス回路（
ＩＯＡ）及び（１０Ｂ）に供給されて処理され、これら
プロセス回路（ＩＯＡ）及び（ＩＯＢ）より映像信号Ｓ
ＶＡ及びＳｖｓが得られる。そして、これら映像信号Ｓ
　ＶＡ及びＳｖｓが合成器（１１）に供給され、その合
成映像４３号は出力端子（１４）に導出される。なお、
クランプ回路（９Ａ）及び（９Ｂ）に供給されるクラン
プパルスＰＣＬ＾及びＰＣＬＢは、夫々撮像信号Ｓｏ＾
及びＳｏＢの出力タイミングに応じて、第６図Ｃまたば
Ｆに示すようなタイミングで、タイミンク発生回路（２
）より発生される。また、第６図Ａは水平同期イシ号Ｈ
Ｄを示している。

本例はこのように構成されているので、出力端子（１４
）に得られろ合成映像信号が、高品位ビデオシステムの
標準のモニターに供給されるときには、このモニターの
画面上には、第７図に承すように画像が表示される。こ
の場合、前半の略１／２水平期間の部分には撮ｔｉ信号
Ｓｏ＾またはＳｏａによる画像ＩＡまたはＩＢが表示さ
れると共に、後半の略１／２水平期間の部分には撮像信
号ＳｏＢまたはＳｏ＾による画像１Ｂまたは■＾が表示
される。

この場合、ＣＣＤ撮像素子（１Δ）及び（１Ｂ）の水平
方向の画素数が標準の１／２であるが、夫々の１ライン
分の信号電荷は略１／２水平期間で取り出され、得られ
る撮像信号Ｓｏ＾及びＳｏＢの時間軸は標準と変わらな
いので、モニターの内面上に表示される画像Ｉ＾及び１
Ｂは、水平方向に伸長もしくはＩＦ縮されたものとはな
らず、良好なものとなる。また、スイッチ（１５）のオ
ンオフにより撮像信号Ｓｏ＾及びＳＯＢの出力タイミン
グの前後が逆となり、モニターの画面上に表示される画
像■＾及びｌＨの水平方向の前後位置が変ることとなる
。

第８図及び第９図は、本例において、ＣＣＤ撮像素子（
ＩＡ）の水平ラインを、第８図ＡにボずようにＡ１〜Ａ
９の９ライン、ＣＣＤ撮像素子（ＩＢ）の水平ラインを
、同図Ｂに示すようにＢｌ　−Ｂ９の９ラインとしたと
きの、映像信号及び表示画像を模式的にボしたものであ
る。撮像イ４号Ｓ〇八へ前半の１／２水平期間に、撮像
信号ＳＯＢが後半の１／２水平期間に出力される場合を
考えると、映像信号Ｓ　ＶＡ及びＳＶＢは、第９図Ａ及
びＢに示すようになり、夫々の撮（象信号部分は、各水
平期間の前半及び後半の１／２水平期間に存在し、その
他の１／２水平期間はブランキング部分１０」となる。

そして、出力端子（１４）に得られる合成映像信号は同
図Ｃに示すようになる９この場合、撮像信号Ｓｏ＾及び
Ｓｏｓによるモニターの表示画像は、夫々第８図Ｃ及び
Ｄに示すようになる。そして、第９図Ｃに示すような合
成映像信号によるモニターの表示画像は、第８図Ｅに示
すようになり、撮像信号ＳＯＡ及びＳｏＢによる画像が
同時に表示される。第８図Ｃ−上において、実線部はフ
ィールド１の走査線、破線部はフィールド２の走査線を
ボしている。

このように本例によれば、ＣＣＤ　ｉｆＡ像素子（ｌ＾
）及び（ＩＢ）の水平方向の画素数が標準の１／２であ
るので、全体として安価に構成することができる。また
、得られる撮像信号ＳｏΔ、Ｓｏｓの時間軸は標準と変
らないので、標準のモニターの１Ｌ１１１１１１Ｉ上に
良好な画像Ｉ＾＋　　１８を得ることができる。さらに
、撮像信号Ｓ〇八及びＳｏＢの出力の前後タイミングを
変えることができるので、画像■＾及びＩＢの表示位置
の前後を自由に選択することができる。

なお、第５図例においては、水平方向の画素数が１／２
とされた２（囚のＣＣＤ撮１象素子（１八）。

（ＩＢ）を使用した例であるが、同様に水平方向の画素
数が所定個数分の１とされた所定個のＣＣＤ撮像素子を
使用して構成することもできる。この場合には、所定個
のＣＣＤ撮＠！素子からの撮像信号による所定個の画像
をモニター上に同時に表示させることができる。また、
第５図例においては、水平シフトレジスタ（５Ａ）及び
（５Ｂ）に、水平転送クロックφＨ１＾（φＨ２＾ｔφ
ＨＩＢνφ８２９が１／２水平期間だけ供給される旨を
述べたが、水平方向の画素数に対応して少なくとも略１
／２水半期間１１続して供給されればよい。

なお、上述実施例は高品位ビデオシステムを例にとって
説明したが、通常のビデオシステムに対しても同様に通
用することができる。

Ｈ発明の効果以上述べた本発明によれば、ＣＣＩ）撮像素子の画素数
が標準の画素数より少なくなるので、安価に構成するこ
とができる。また、標準の水平方向　　。

の画素数を標準の１水平期間に読み出し得る周波数のク
ロックをＣＣＤ撮像素子の水平出力レジスタ部に供給し
て撮像信号を得るようにしているので、得られる撮像信
号の時間軸は標準と変らず、そのため、この撮像信号を
標準のモニターに供給して、そのモニターの所定領域に
、水平方向に伸長もしくは圧縮されたものとならない良
好な画像を表示させることができる。さらに、水平出力
レジスタ部に供給されるクロックのタイミングを制御で
きるようにしているので、撮像信号の出力タイミングを
変えることができ、画像の表示領域を自由に移動させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一害施例を示す構成図、第２図〜第４
図はその説明のための図、第５図は本発明の他の実施例
を不す構成図、第６図〜第９図はその説明のための図で
ある。（１）はＣＣＤ撮像素子、（２）はタイミング発生回路
、（５）は水平シフトレジスタ、（６）は可変抵抗器で
ある。

Claims

【特許請求の範囲】標準の水平方向の画素数をＮ＿Ｈ、標準の垂直方向の画
素数をＮ＿Ｖとしたとき、水平方向にＮ＿Ｈ／ｎの画素
数を有すると共に、垂直方向にＮ＿Ｖの画素数を有する
撮像部と、この撮像部からの電荷が転送されＮ＿Ｈ／ｎ
の画素数に対応する段数を持つ水平出力レジスタ部とを
有するＣＣＤ撮像素子と、上記Ｎ＿Ｈの画素数を標準の
１水平期間に読み出し得る周波数のクロックを少なくと
も上記１水平期間の略１／ｎの期間継続して発生すると
共に、その発生開始時点を外部から制御可能なクロック
発生回路とを備えてなり、上記クロック発生回路より発生されるクロックを上記水
平出力レジスタ部に供給して撮像信号を得ることを特徴
とする固体撮像装置。