JPH01211956A - 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 - Google Patents

面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造

Info

Publication number
JPH01211956A
JPH01211956A JP63035207A JP3520788A JPH01211956A JP H01211956 A JPH01211956 A JP H01211956A JP 63035207 A JP63035207 A JP 63035207A JP 3520788 A JP3520788 A JP 3520788A JP H01211956 A JPH01211956 A JP H01211956A
Authority
JP
Japan
Prior art keywords
lead
solder
frame
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63035207A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Akiro Hoshi
星 彰郎
Sumio Okada
澄夫 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63035207A priority Critical patent/JPH01211956A/ja
Publication of JPH01211956A publication Critical patent/JPH01211956A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置、特に、表面実装型パッケージを備
えている電子装置に関し、例えば、ガル(Gull )
 ・ウィング(Wing)形のアウタリードを有する半
導体集積回路装置(以下、ICという。)に利用して有
効な技術に関する。
〔従来の技術〕
表面実装型パッケージを備えているICとして、ガル・
ウィング形のアウタリードを有するものがあり、表面実
装時におけるソルダビリティ−を良くさせるため、この
ガル・ウィンド形アウタリードにはその表面にはんだめ
っき処理が施されているうこのめっき処理はリードフレ
ームにパッケージが成形された後に実施される。そして
、このめ1メ 下 )ζ b っき処理後、リードフレームにおけるアウタリードと外
枠との接続部が切断され、アウタリードのガル・ウィン
グ形状が屈曲成形されるっなお、表面実装型パッケージ
を述べである例としては、日経マグロウヒル社「マイク
ロデパイゼス克2」昭和59年6月11日発行 p14
8〜p154、がある。
更に、特開昭61−75553には、面実装プラスチッ
ク・パッケージにおいて、リード先端の幅を細くするこ
とによって実装時の半田濡れ性を改善するアイデアが示
めされている。
〔発明が解決しようとする課題〕
このよりなガル・ウィング形アクタリードを有する表面
実装型パッケージICにおいては、アウタリードと外枠
との接続部についての切断痕にはんだめっき処理が施さ
れていないため、表面実装時に当該切断痕箇所における
ンルダビリティーが悪くなり、実装後における接続につ
いての信頼性や外観が低下するという問題点があること
が、本発明者オによって明らかにされた。
更に、アウターリードの先端を枠体と連結せず、フリー
エンドの状態にしておいて、先端部にも半田メツキ層が
形成されるようにすることも考えられるが、モールド時
の熱応力及びモールド圧力に対する力学的強度が低い等
の問題があることが、本発明者Sによって明らかにされ
た。
本発明の1つの目的は、表面実装におけるアウタリード
のンルダビリティーを向上させることができる電子装置
を提供することにある。
本発明の一つの目的は、面実装に有利な半導体装置を提
供することにある。
本発明の一つの目的は、面実装作業を容易にすることが
できるレジン封止牛導体集積回路装置を提供することに
ある。
本発明の一つの目的は、信頼性の高い面実装方法を提供
することにある。
本発明の一つの目的は、高密度実装が可能なレジン封止
半導体デバイスの製造方法を提供することにある。
本発明の一つの目的は、信頼性の高い半導体デバイスの
面実装体を提供することにある。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
は、 すなわち、表面実装型パッケージを備えている電子装置
において、各リードをそのアウタリードの外枠との接続
部における切断痕面積がアウタリードの断面積よりも小
さくなるように構成したものである。
〔作用〕
前記した手段によれば、アウタリードと外枠との切断痕
の表面面積がアウタリードの断面面積よりも小さく形成
されているため、はんだめっき処理が施されていない切
断痕があっても、表面実装時においてはそれに殆ど影響
されずに済み、はんだ材料がアウタリードに盛り上がる
なるようになって効果的に付層する。したがって、実装
後におけるはんだ接続についての信頼性や外観の低下は
抑制されることになる。
一方、パッケージの成形時や、はんだめっき処理時にお
いては、リードフレームにおいてアウタリードが外枠と
の接続状態を維持することにより、各リードが剛性等に
ついて適正な状態、および−体性を確保するため、パッ
ケージの成形やめっき処理について所期の性能、並びに
作業性等を確保することができる。
〔実施例〕
(1)プロセスのアウトライン: 第1図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージICを示す斜視
図、第2図はそれに使用されているリードフレームを示
す平面図、第3図は第2図の■部を示す拡大部分斜視図
、第4図および第5図はその製造途中を示す各模式図、
第6図、第7図および第8図はその作用を説明するため
の各部分斜視図である。
本実施例において、、 I Clはリードフレーム2を
備えており、リードフレーム2はアウタリード成形以前
には第2図に示されているように構成されている。すな
わち、リードフレーム2は中央部に略正方形の空所3が
残るように略放射形状に配設されている複数本のインナ
リード4と、各インナリード4にそれぞれ一体的に連設
されて2列に並べられている複数本のアウタリード5と
、隣り合うアウタリード5.5間に架設されているダム
6と、略四角形の枠形状に形成され、その対辺のそれぞ
れにアウタリード5群を連設されている外枠7と、空所
3に配されてこれよりも若干小さめの略正方形の平盤形
状に形成されているタブ8と、外枠7から突設されてタ
ブ8を吊持しているタブ吊りリード9とを備えている。
各アウタリード5と外枠7との接続部10には切欠部1
1が一対、アウタリード50両側端辺にそれぞれ配され
て略半円形状に切設されている。
リードフレーム2は打ち抜きプレス加工により形成され
る。そこで、例えば、アウタリード5および外枠7を打
ち抜くプレス金型の刃を切欠部11に対応する所望の形
状に形成させておくことにより、切欠部11はタブ8の
打ち抜き加工と同時に形成される。また、アウタリード
5および外枠7の接続部10にエツチング加工を施して
も切欠部11を形成することができる。
タブ8上には集積回路を作り込まれたベレット12が適
当な手段によりボンディングされており、ベレット12
の電極パッド(図示せず)には各インナリード4との間
にワイヤ13がそれぞれボンディングされている。ベレ
ット12の集積回路は電極パッド、ワイヤ13、インナ
リード4およびアウタリード5を介して電気的に外部に
引き出されるようになっている。
そして、このように構成されてベレット12が搭載され
たリードフレーム2にはパッケージ14が、第4図に示
されているように、トランスファ成形装置15により成
形材料として樹脂を使用して略長方形の平盤形状に一体
成形され、このパッケージ14により前記リードフレー
ム2の一部、ベレット12、ワイヤ13およびタブ8が
非気密封止される。すなわち、タブ8等以外のアウタリ
ード5群はパッケージ14の2側面からそれぞれ突出さ
れている。このパッケージ成形作業中、アウタリード5
は接続部10によって外枠7に一体的に連結されている
ため、屈曲されたり、変形されたりすることはない。
その後、パッケージ14が成形されたリードフレーム2
には予備はんだ被膜17が、第5図に示されているよう
に電解めっき処理装置16を使用することにより、パッ
ケージ14から突出した部分の表面に全体にわたって形
成される。このときも、アウタリード5は外枠7と一体
性を維持しているため、屈曲されたり、変形されたりす
ることはない。
そして、リードフレーム2はアウタリード5と外枠7と
の接続部10、およびダム6をそれぞれ切断されるとと
もに、アウタリード5群をパッケージ14の外部におい
て下方に屈曲され、かつ、水平外方向に屈曲されること
により、第6図に示されているように所謂ガル・ウィン
グ形状に形成される。このとき、アウタリード5と外枠
7どの接続部10にはリードフレームの素材が切断痕(
切り口)18として露出するため、この切断痕18の表
面にははんだ被膜17が被着されていないことになる。
しかし、接続部10には切欠部11が形成され、この切
欠部11の表面にははんだ被膜15が被着されているた
め、切断痕18において、はんだ被膜17が被着されて
いない表面の面積はアウタリード5の断面面積に比べて
充分に小さくなっていることになる。
次ぎに、前記のようにして製造されたIC1の使用方法
並びに作用を説明する。
第1図に示されているように、IC1は配線基板21上
に、その基板21に配線されて形成された各ランドパッ
ド22に各アウタリード5が整合するように配されて搭
載されるとともに、第8図に示されているようにランド
パッド22とアウタリード5との間をはんだ付は処理さ
れる。この′はんだ付は部23により、工C1は配線基
板21に電気的かつ機械的に接続されて表面実装された
状態になる。
ところで、第7図に示されているように、アウタリード
の先端部における外枠との切断痕18”の面積がアウタ
リードの断面面積と等しくなっていた場合、この切断痕
18′にははんだめっき被膜17が被着されていないた
め、ランドパッド22からのはんだ材料の吸い上がりが
悪く、切断痕18′にはんだ付は部23′が部分的に形
成されないことがある。
このように、はんだ付は部がアウタリード先端部におい
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部23°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
しかし、本実施例においては、アウタリード5における
外枠7との切断痕18の面積はアウタリード5の断面面
積よりも小さく構成されているため、はんだ被膜17が
被着されていないにもかかわらず、第8図に示されてい
るように、はんだ付げ部23が全体にわたって均一に形
成されることになる。すなわち、切断痕18の両脇に切
設された切欠部110表面にははんだめっき被膜17が
それぞれ形成されているため、はんだ材料はその表面に
効果的に吸い上がって表面張力で肥大化し、狭い切断痕
18を跨いで両脇から互いに架橋することになる。
前記実施例によれば次の効果が得られる。
(1)アウタリードの外枠との切断痕の面積をアウタリ
ードの断面面積よりも小さく形成することにより、表面
実装時にランドパッドとの間でアウタリード先端部には
んだ付は部を広い範囲に形成させることができるため、
表面実装後における接続の信頼性や外観性能を高めるこ
とができる。
(2)パッケージの成形時およびはんだめっき処理時に
おいて、アウタリードは外枠に接続部によって連結され
ているため、一体性および剛性を維持することになり、
生産性ないしは作業性の低下を回避することができる。
(3)  リードフレームに切欠部を切設しておくこと
により、切断痕の面積をアウタリードの断面面積よりも
小さく形成することができるため、生産性ないしは作業
性の低下を招くことはなく、表面実装時におけるソルダ
ビリティ−を高めることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな(′−0 例えば、切欠部は半円形状のものをアウタリードの両側
端辺にそれぞれ配し【構成するに限らず、第9図、第1
0図および第11図に示されているように構成し【もよ
い。
第9図において、アウタリード5と外枠7との間にはス
リット形状の切欠部11Aがアウタリード50片側に接
続部10Aを残すように切設されている。
第10図において、アウタリード5と外枠7との間には
円形透孔形状の切欠部11Bがアウタリード5の両側に
接続部10Bを残すように切設されている。
第11図において、アクタリード5と外枠7との間には
アウタリード5の厚さ方向中央部に接続部10Cを残す
ように切設されている。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるガル・ウィング形リ
ードを有する表面実装型パッケージICに適用した場合
について説明したが、それに限定されるものではなく、
Jベント形リードやビーム形リードを有する表面実装型
ICや、その他の表面実装型の電子装置全般に適用する
ことができる。
(2)本実施例のリードフレームの詳細:ここでは、第
2図に示すリードフレームに対応して、量産に適合した
リードフレームに関し、先の実施例の詳細を説明する。
第12図は、リードフレームの実態を示す平面図である
。このリードフレームは、約デバイス4ヶ分の領域を示
すが、実際には、この10倍はどの長さにわたって縦方
向に連結している。リードフレームは、Snl、7〜2
.3重要%、NiQ、1〜0.4重要%、その細微量の
Fe 、 P 、 Zn 、 PnよりなるCuを主要
分とする銅合金の0.15〜0.2 mm厚の薄板から
、プレス打ぬき又はエツチングによる形成された。第1
2図において、4は、インナーリード、5はアウターリ
ード、6は、トランスファーモールド時にレジンのリー
クを防止するためのダム部、7は、これらのリード等を
支枝するための外枠、8は、この上に半導体ベレットを
固着するためのタブ部(ベレット保持部Orチップ・サ
ポート部材)、9は、タブを支持するためのタブつりリ
ード、10は、アウターリードの自由端部に対応する接
続部(狭あい部、くびれ部)、11は、切欠部、31A
−Eはモールド時の応力を吸収するためのスリット状開
口部、32は複数のデバイス領域間を区分するだめの境
界枠。
33は内枠領域である。
第13図は、上記リードフレームの平面領域の内、破線
で囲んだ領域34が第4図に示す如く、熱膨張係数21
〜2.5X 10−’ /℃程変型熱硬化性を有するエ
ポキシ系レジンによりトランスファーモールドされるこ
とを示す。
第14図は、レジン封止体が形成され、その状態で、電
解メツキ法により、露出しているリードフレームのほぼ
全面に9μm程度の半田層が形成された後、デバイスと
枠体を分離する時の切断面を破線35により示す。
(3)本実施例のレジン封止ICの構造の詳細:本発明
が主に適用される半導体デバイス・パッケージは、Gu
lf−Wingタイプと総称され、SOP(Smail
 0utline Package)、SSOP(Sh
rinkSmall 0utline Package
 )t QFP (QuadFlat Package
 )等に分類される。
第15図にSOPの詳細構造を示す。1は、Siチップ
(半導体集積回路又は半導体デバイス・ベレット)、5
は、アウターリードであり母材はCuを主成分とし、表
面の先端正面36を除いて半田メツキが施されている。
4はインナーリード部。
8はタブ部分、9はタブつりリード、11はアウターリ
ードの自由端側部の切欠部でこの部分には上記ハンダメ
ツキが施されている。13は99.999%以上の純度
を有する無酸素鋼よりなる30μm径のボンディング・
ワイヤであり、チップ1上のAIバットとインナーリー
ド4の間を接続している。14は、レジン封止体であり
、表面は静電気の発生を防止するために梨地状に粗面仕
上げされ、上主面上にレーザーマーキング法により型番
等が表示されている。37は、タブ8上にベレット1を
固着するための導電性ペーストすなわちAgペースト層
である。
ここで用いられるICベレットは、たとえば、2mm角
、厚さ400μmのTTL又はCMO8Logic等が
考えられる。この場合、ピン数は14〜16ピン、kl
パッドの大きさは120μm角。
そのピッチは180μmである。
(4)本実施例のワイヤボンディング・プロセスの詳細
: @15図に示すワイヤ・ボンディングの工程を第16図
に図示する。同図において、4は銅合金よりなるインナ
ーリード、8はタブ、12はSi単結晶ベレット、13
はCuワイヤであり、キャピラリ37によって、ボール
・ウェッヂ・ボンディングされている。38は、チップ
上のAIボンディング・パッド、39は、ワイヤ13の
先端に放電又はH,トーチでつくられたボール、40は
パッドのための開口部、41はチップのファイナル・パ
ッジベージ冒ンでリンガラス’f: 含tr S i 
Ot、又はシリコンナイトライドよりなる。42は、A
gペースト層でチップ12をタブ8の銅表面にダイボン
ディングするために用いられている。43は、LOCO
8酸化膜等のフィールド5iO1film。
44及び45はPSG(リン・シリケイト・グラス)、
BSG(ボロン・シリケイト・グラス)、BPSG(ボ
ロン・リン・シリケイト・グラス)等の材料からなる層
間絶縁膜である。Pは、キャピラリに印加される加重の
方向を示す。更にUは、ボンディング時にキャピラリを
介して印加される超音波振動の方向を示す。同図に示す
ように、タブ8は、リード内端より低い位置に固定され
ており、このことによりワイヤ13のダレによるタブ端
ショートを防止することができる。又、ボンディングの
際には、チップおよびリードは、下方よリヒートブロッ
クにより350℃程度に加熱されている。このことによ
り、AI配線層と同一のA1層で形成されたパッド38
とワイヤ13およびインナーリード4の銅表面とワイヤ
との良好な接続を達成している。
(5)本実施例の実装プロセスの詳細:第17図〜第2
0図は、実施プロセスの説明のためのりフロー装置及び
基板・ICの断面図である。
第17図は、Vapor phase  solder
ingのだめの装置である。同図において、21は半田
付けされるべきIC等を搭載したプリント配線基板。
46はヒータ、47は耐薬品性容器、48は、凝縮コイ
ル、Lは一次液体でパーフルオロトリ・アミル・アミン
((C5Ftt) MN 、商品名”フロリナートFC
70”3M社製、沸点215°C2密度1940kg 
/ m” 、分子量820.25℃における蒸気圧13
Pa以下)2Mは同蒸気すなわち、1次蒸気、Nは上記
1次蒸気の流出によるロスを防止するための2次蒸気で
トリクロロ・トリフルオロ・エタン(フレオンTF、沸
点48℃)である。
第18図は、ICパッケージ搭載前のプリント配線基板
を示す。同図において、21は、ガラスエポキシ等の材
料よりなる配線基板用絶縁板。
50は半田クリーム層でハンダおよびハンダフラックス
の混合物である。49は銅配線層、51は10μm厚の
ソルダーレジスト層でアクリル系よりなり紫外線照射に
より硬化させる。22は、ランドパッド領域である。
第19図は、リフロー前のICデバイスを半田クリーム
パターン上に搭載したところを示す図である。同図にお
いて、4は銅インナーリード、5はアウターリードの銅
母材部、8は銅タブ、12は8iチツプ、13はCuボ
ンディング・ワイヤ。
14はレジン・パッケージ、17は半田メツキ層。
18はアウターリードの自由端正面の切断面。
38はチップ12上のAIパッド、39はCuボール、
42はAgペースト層である。
第6図又は第15図の如く、個別のデバイスに分離され
たレジン封止ICは、坂下のように面実装される。
まず、第18図に示す如く、ランドパット22以外をン
ルダーレジストでカバーされた配線基板が用意され、そ
の上にスクリーン印刷により半田パターンが付着される
次に、第19図に示す如く、アウターリードの先端近傍
がパッケージ14の下方主面より下の位置において、そ
の面とほぼ平行に外側に延在するようにハンダクリーム
面と接触するように搭載される。つづいて、第17図に
示す如きリフロー容器内に投入される。リフロー炉内の
一次蒸気内に基板が入れられるとリード面に飽和蒸気の
凝集がおこり、この潜熱により、リード面が均一に加熱
され、それにともなって、ノ・ンダクリーム中のノ1ン
ダがとけて、リードの先端およびその近傍をほぼ完全に
ぬらすことになる。
この後、2次蒸気中にしばらくおくと、リードその他の
凝集液体は、すべて気化し乾燥した状態になり、温度の
低下にともなって半田が固化して半田付が第20図に示
す如く完成する。
〔発明の効果〕
上記の実施例によって得られる効果を簡単に説明すれば
、次の通りである。
アウタリードの外枠との切断痕の面積をアウタリードの
断面面積よりも小さく形成することにより、表面実装時
にランドパッドとの間でアウタリード先端部にはんだ付
は部を広い範囲に形成させることができるため、表面実
装後における接続の信頼性や外観性能を高めることがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージICを示す斜視
図、 第2図はそれに使用されているリードフレームの概略パ
ターンを示す平面図、 第3図は第2−の■部を示す拡大部分斜視図、第4図お
よび第5図はその製造途中を示す各模式図、 第6図、第7図および第8図はその作用を説明するため
の各部分斜視図、 第9図、第10図および第11図は変形例を示す各拡大
部分斜視図である。 第12図は、本実施例の具体的リードフレームパターン
の詳細を示す平面図、 第13図は、同リードフレーム上のレジン封止部分を示
す平面図、 第14図は、同リードフレームにおける枠体とレジン封
体間の切断部を示す平面図である。 第15図は、本発明の面実装レジン封止デバイスの内部
構造を示す部分断面斜視図である。 第16図は、本発明の面実装デバイスの製造工程におけ
るワイヤ・ポンディング・プロセスヲ示す模式断面図で
ある。 第17図は、ベーパ・7エーズ・リフローの工程に使用
するりフロー装置の概要を示す断面図である。 第18図〜第20図は、面実装プロセス・フローを示す
プリント配線基板および面実装デバイスの断面図である
。 1・・・IC(ii子装置)、2・・・リードフレーム
、3・・・空所、4・・・インナリード、5・・・アウ
タリード、6・・・タム、7・・・外枠、8川タブ、9
・・・タブ吊すリード、10.IOA、IOH,IOC
・・・接続部、11.11A、11B、IIC・・・切
欠部、12・・・ベレット、13・・・ポンディングワ
イヤ、14・・・パッケージ、15・・・トランスファ
成形装置、16・・・電解めっき処理装置、17・・・
はんだめっき被膜、1−8・・・切断痕、21・・・配
線基板、22・・・ランドパッド、23・・・はんだ付
は部、31A−E・・・スリット、32・・・境界枠、
33・・・内枠、34・・・レジン封止部、35・・・
デバイス分離時切断部、36・・・アウターリード自由
端正面切断面、37・・・キャピラリ、38・・・ポン
ディング・パッド、39・・・ボール、40・・・パッ
ド開口部、41・・・ファイナル・パッジベージ冒ン、
42・・・Agベース)(導tペースト)、43・・・
フィールド絶縁膜、44〜45・・・層間絶縁膜、46
・・・ヒータ、47・・・容器、48・・・凝縮コイル
、49・・・銅配線、50・・・早出クリーム層、51
・・・ソルダーレジスト、U・・・超音波振動方向、P
・・・圧力印加方向、L・・・1次液体、M・・・1次
蒸気、N・・・2次蒸気。 第   7  図        第   a  図第
   9   図        第   70  図
第   71  図 悌

Claims (1)

  1. 【特許請求の範囲】 1、面実装型レジン封止半導体装置は、以下の構成から
    なる: (a)その一対の上下主面の平面構造がほぼ正方形又は
    長方形の形状を有する箔箱様の外形を有するレジン・モ
    ールド体と (b)上記レジン・モールド体の対向する側面から突出
    するメタル・シートからつくられたほぼ板状のアウタリ
    ードと (c)上記レジン・モールド体内に封止された半導体ペ
    レットと (d)上記ペレット上の電極とリードを接続する手段と
    よりなり、 上記各々のアウターリードは、ほぼ同一の形状を有し、
    それぞれの自由端およびその近傍は、上記下側主面より
    も低い位置で、その主面とほぼ平行にされて上記封止体
    から遠ざかる方向に延在している、 更に、上記各アウターリードの自由端の正面切断面と両
    側面部との境界部には、正面切断面の面積が小さくなる
    ように、切欠部が設けられている、更に、上記各アウタ
    ーリードの上記正面切断面を除くほぼ全表面には、ハン
    ダコート層が形成されている。 2、上記請求項1記載の半導体装置において、上記半導
    体ペレットは、集積回路を構成する。 3、上記請求項2記載の半導体装置において、上記リー
    ドは、主に銅よりなる合金からなる。 4、上記請求項3記載の半導体装置において、上記ペレ
    ットは、上記リードとほぼ同一材料からなる保持部材上
    に導電ペーストを介して固着されている。 5、上記請求項4記載の半導体装置において、上記導電
    ペーストは、Agペーストである。 6、一枚のメタルフィルムより所定の形状を有するよう
    にされたリードフレームを用いた面実装レジン封止半導
    体装置の製造方法は、以下のステップよりなる: (a)枠体とリードよりなるリードフレームの複数の所
    定の部分に、その一対の上下主面の平行構造がほぼ正方
    形又は長方形の形状を有する薄箱様の外形を有する複数
    のレジン封止体を形成する工程; (b)上記工程後、上記リードフレームのほぼ全面に半
    田層を形成する工程; (c)上記工程後、上記枠体とリードのおのおのとの連
    結部のリードの狭隘部において、リードと枠体を切断す
    る工程; (d)上記リードの各自由端およびその近傍を上記封止
    体の下方主面より下方の位置で、その主面とほぼ平行で
    、かつ、上記封止体から遠ざかるような形状に整形する
    工程; (e)上記各封止体と枠体を分離する工程。 7、上記請求項6記載の半導体装置の製造方法において
    、上記工程(d)は、工程(e)よりも前に実行される
    。 8、上記請求項7記載の半導体装置の製造方法において
    、上記封止体は、トランスファー・モールド法により形
    成される。 9、レジン封止半導体デバイスの実装体は、以下の構成
    よりなる: (a)多数のほぼ正方形又は長方形のランド・パッドを
    有するプリント配線基板と (b)上記ランド・パッドに各リードの先端および近傍
    がパッドに、ほぼ平行に接触するように半田付けされた
    多数の面実装型レジン封止半導体装置とよりなり、 上記各レジン封止半導体装置のリードの先端部は、先端
    部にむけて横幅がせまくなるようにされ、そのことによ
    って、リード先端部が各ランド・パッドの全てを覆わな
    いようにされている。 10、上記請求項9記載の実装体において、上記リード
    は、主に銅を主成分とするメタル・シートからなる。 11、レジン封止半導体装置の面実装方法は、以下の工
    程よりなる: (a)多数のランド・パッドをその少なくとも一方の主
    面上に有するプリント配線基板の前記ランド・パッド上
    に所定のパターンを有する半田を含む組成物層を形成す
    る工程; (b)上記組成物層にそれらのリードの先端及びその近
    傍が上記主面とほぼ平行になるように多数のレジン封止
    半導体装置を載置する工程; ここにおいて、上記リードの各先端部は、テーパを有し
    、同先端正面以外は、半田層でコートされている; (c)上記リード及び組成物層を実質的に同時に加熱し
    て、半田を溶融する工程; (d)上記半田を冷却して、半田付けを完成させる工程
    。 12、上記請求項11記載の面実装方法において、上記
    工程(c)のハンダの溶解は、ベイパー・フェーズ・リ
    フロー法により行なう。 13、上記請求項12記載の面実装方法において、上記
    組成物は、半田クリームである。 14、上記請求項13記載の面実装方法において、上記
    ランド・パッド以外の上記主面は、ソルダーレジストに
    よって、被覆されている。
JP63035207A 1988-02-19 1988-02-19 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 Pending JPH01211956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63035207A JPH01211956A (ja) 1988-02-19 1988-02-19 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63035207A JPH01211956A (ja) 1988-02-19 1988-02-19 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造

Publications (1)

Publication Number Publication Date
JPH01211956A true JPH01211956A (ja) 1989-08-25

Family

ID=12435406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63035207A Pending JPH01211956A (ja) 1988-02-19 1988-02-19 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造

Country Status (1)

Country Link
JP (1) JPH01211956A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313943A (ja) * 2003-02-18 2006-11-16 Sharp Corp 半導体発光装置、その製造方法および電子撮像装置
JP2021043170A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体検査装置及び半導体装置の検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313943A (ja) * 2003-02-18 2006-11-16 Sharp Corp 半導体発光装置、その製造方法および電子撮像装置
JP2021043170A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体検査装置及び半導体装置の検査方法

Similar Documents

Publication Publication Date Title
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
TW434756B (en) Semiconductor device and its manufacturing method
US5568363A (en) Surface mount components and semifinished products thereof
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
KR100718172B1 (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
KR0137826B1 (ko) 반도체 디바이스 패키지 방법 및 디바이스 패키지
JP2949490B2 (ja) 半導体パッケージの製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH06216303A (ja) リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
KR20020050148A (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW200938034A (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
KR101046117B1 (ko) 반도체 장치 및 그 제조 방법
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
JPS6312157A (ja) 耐熱プラスチツク半導体装置
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH01211956A (ja) 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JPH08102583A (ja) 配線回路基板
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP4175339B2 (ja) 半導体装置の製造方法
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム