JPH01211956A - 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 - Google Patents
面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造Info
- Publication number
- JPH01211956A JPH01211956A JP63035207A JP3520788A JPH01211956A JP H01211956 A JPH01211956 A JP H01211956A JP 63035207 A JP63035207 A JP 63035207A JP 3520788 A JP3520788 A JP 3520788A JP H01211956 A JPH01211956 A JP H01211956A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- frame
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 238000005476 soldering Methods 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 14
- 239000008188 pellet Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 8
- 239000006071 cream Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000001721 transfer moulding Methods 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000001816 cooling Methods 0.000 claims 1
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 239000011888 foil Substances 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 12
- 238000000465 moulding Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 241000272168 Laridae Species 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- BOSAWIQFTJIYIS-UHFFFAOYSA-N 1,1,1-trichloro-2,2,2-trifluoroethane Chemical compound FC(F)(F)C(Cl)(Cl)Cl BOSAWIQFTJIYIS-UHFFFAOYSA-N 0.000 description 1
- AJDIZQLSFPQPEY-UHFFFAOYSA-N 1,1,2-Trichlorotrifluoroethane Chemical compound FC(F)(Cl)C(F)(Cl)Cl AJDIZQLSFPQPEY-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- AQZYBQIAUSKCCS-UHFFFAOYSA-N perfluorotripentylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F AQZYBQIAUSKCCS-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、表面実装型パッケージを備
えている電子装置に関し、例えば、ガル（Ｇｕｌｌ ）
・ウィング（Ｗｉｎｇ）形のアウタリードを有する半
導体集積回路装置（以下、ＩＣという。）に利用して有
効な技術に関する。
えている電子装置に関し、例えば、ガル（Ｇｕｌｌ ）
・ウィング（Ｗｉｎｇ）形のアウタリードを有する半
導体集積回路装置（以下、ＩＣという。）に利用して有
効な技術に関する。
表面実装型パッケージを備えているＩＣとして、ガル・
ウィング形のアウタリードを有するものがあり、表面実
装時におけるソルダビリティ−を良くさせるため、この
ガル・ウィンド形アウタリードにはその表面にはんだめ
っき処理が施されているうこのめっき処理はリードフレ
ームにパッケージが成形された後に実施される。そして
、このめ１メ 下 ）ζ ｂ っき処理後、リードフレームにおけるアウタリードと外
枠との接続部が切断され、アウタリードのガル・ウィン
グ形状が屈曲成形されるっなお、表面実装型パッケージ
を述べである例としては、日経マグロウヒル社「マイク
ロデパイゼス克２」昭和５９年６月１１日発行 ｐ１４
８〜ｐ１５４、がある。
ウィング形のアウタリードを有するものがあり、表面実
装時におけるソルダビリティ−を良くさせるため、この
ガル・ウィンド形アウタリードにはその表面にはんだめ
っき処理が施されているうこのめっき処理はリードフレ
ームにパッケージが成形された後に実施される。そして
、このめ１メ 下 ）ζ ｂ っき処理後、リードフレームにおけるアウタリードと外
枠との接続部が切断され、アウタリードのガル・ウィン
グ形状が屈曲成形されるっなお、表面実装型パッケージ
を述べである例としては、日経マグロウヒル社「マイク
ロデパイゼス克２」昭和５９年６月１１日発行 ｐ１４
８〜ｐ１５４、がある。
更に、特開昭６１−７５５５３には、面実装プラスチッ
ク・パッケージにおいて、リード先端の幅を細くするこ
とによって実装時の半田濡れ性を改善するアイデアが示
めされている。
ク・パッケージにおいて、リード先端の幅を細くするこ
とによって実装時の半田濡れ性を改善するアイデアが示
めされている。
このよりなガル・ウィング形アクタリードを有する表面
実装型パッケージＩＣにおいては、アウタリードと外枠
との接続部についての切断痕にはんだめっき処理が施さ
れていないため、表面実装時に当該切断痕箇所における
ンルダビリティーが悪くなり、実装後における接続につ
いての信頼性や外観が低下するという問題点があること
が、本発明者オによって明らかにされた。
実装型パッケージＩＣにおいては、アウタリードと外枠
との接続部についての切断痕にはんだめっき処理が施さ
れていないため、表面実装時に当該切断痕箇所における
ンルダビリティーが悪くなり、実装後における接続につ
いての信頼性や外観が低下するという問題点があること
が、本発明者オによって明らかにされた。
更に、アウターリードの先端を枠体と連結せず、フリー
エンドの状態にしておいて、先端部にも半田メツキ層が
形成されるようにすることも考えられるが、モールド時
の熱応力及びモールド圧力に対する力学的強度が低い等
の問題があることが、本発明者Ｓによって明らかにされ
た。
エンドの状態にしておいて、先端部にも半田メツキ層が
形成されるようにすることも考えられるが、モールド時
の熱応力及びモールド圧力に対する力学的強度が低い等
の問題があることが、本発明者Ｓによって明らかにされ
た。
本発明の１つの目的は、表面実装におけるアウタリード
のンルダビリティーを向上させることができる電子装置
を提供することにある。
のンルダビリティーを向上させることができる電子装置
を提供することにある。
本発明の一つの目的は、面実装に有利な半導体装置を提
供することにある。
供することにある。
本発明の一つの目的は、面実装作業を容易にすることが
できるレジン封止牛導体集積回路装置を提供することに
ある。
できるレジン封止牛導体集積回路装置を提供することに
ある。
本発明の一つの目的は、信頼性の高い面実装方法を提供
することにある。
することにある。
本発明の一つの目的は、高密度実装が可能なレジン封止
半導体デバイスの製造方法を提供することにある。
半導体デバイスの製造方法を提供することにある。
本発明の一つの目的は、信頼性の高い半導体デバイスの
面実装体を提供することにある。
面実装体を提供することにある。
本願において開示される発明のうち代表的なものの概要
は、 すなわち、表面実装型パッケージを備えている電子装置
において、各リードをそのアウタリードの外枠との接続
部における切断痕面積がアウタリードの断面積よりも小
さくなるように構成したものである。
は、 すなわち、表面実装型パッケージを備えている電子装置
において、各リードをそのアウタリードの外枠との接続
部における切断痕面積がアウタリードの断面積よりも小
さくなるように構成したものである。
前記した手段によれば、アウタリードと外枠との切断痕
の表面面積がアウタリードの断面面積よりも小さく形成
されているため、はんだめっき処理が施されていない切
断痕があっても、表面実装時においてはそれに殆ど影響
されずに済み、はんだ材料がアウタリードに盛り上がる
なるようになって効果的に付層する。したがって、実装
後におけるはんだ接続についての信頼性や外観の低下は
抑制されることになる。
の表面面積がアウタリードの断面面積よりも小さく形成
されているため、はんだめっき処理が施されていない切
断痕があっても、表面実装時においてはそれに殆ど影響
されずに済み、はんだ材料がアウタリードに盛り上がる
なるようになって効果的に付層する。したがって、実装
後におけるはんだ接続についての信頼性や外観の低下は
抑制されることになる。
一方、パッケージの成形時や、はんだめっき処理時にお
いては、リードフレームにおいてアウタリードが外枠と
の接続状態を維持することにより、各リードが剛性等に
ついて適正な状態、および−体性を確保するため、パッ
ケージの成形やめっき処理について所期の性能、並びに
作業性等を確保することができる。
いては、リードフレームにおいてアウタリードが外枠と
の接続状態を維持することにより、各リードが剛性等に
ついて適正な状態、および−体性を確保するため、パッ
ケージの成形やめっき処理について所期の性能、並びに
作業性等を確保することができる。
（１）プロセスのアウトライン：
第１図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージＩＣを示す斜視
図、第２図はそれに使用されているリードフレームを示
す平面図、第３図は第２図の■部を示す拡大部分斜視図
、第４図および第５図はその製造途中を示す各模式図、
第６図、第７図および第８図はその作用を説明するため
の各部分斜視図である。
タリードを有する表面実装型パッケージＩＣを示す斜視
図、第２図はそれに使用されているリードフレームを示
す平面図、第３図は第２図の■部を示す拡大部分斜視図
、第４図および第５図はその製造途中を示す各模式図、
第６図、第７図および第８図はその作用を説明するため
の各部分斜視図である。
本実施例において、、 Ｉ Ｃｌはリードフレーム２を
備えており、リードフレーム２はアウタリード成形以前
には第２図に示されているように構成されている。すな
わち、リードフレーム２は中央部に略正方形の空所３が
残るように略放射形状に配設されている複数本のインナ
リード４と、各インナリード４にそれぞれ一体的に連設
されて２列に並べられている複数本のアウタリード５と
、隣り合うアウタリード５．５間に架設されているダム
６と、略四角形の枠形状に形成され、その対辺のそれぞ
れにアウタリード５群を連設されている外枠７と、空所
３に配されてこれよりも若干小さめの略正方形の平盤形
状に形成されているタブ８と、外枠７から突設されてタ
ブ８を吊持しているタブ吊りリード９とを備えている。
備えており、リードフレーム２はアウタリード成形以前
には第２図に示されているように構成されている。すな
わち、リードフレーム２は中央部に略正方形の空所３が
残るように略放射形状に配設されている複数本のインナ
リード４と、各インナリード４にそれぞれ一体的に連設
されて２列に並べられている複数本のアウタリード５と
、隣り合うアウタリード５．５間に架設されているダム
６と、略四角形の枠形状に形成され、その対辺のそれぞ
れにアウタリード５群を連設されている外枠７と、空所
３に配されてこれよりも若干小さめの略正方形の平盤形
状に形成されているタブ８と、外枠７から突設されてタ
ブ８を吊持しているタブ吊りリード９とを備えている。
各アウタリード５と外枠７との接続部１０には切欠部１
１が一対、アウタリード５０両側端辺にそれぞれ配され
て略半円形状に切設されている。
１が一対、アウタリード５０両側端辺にそれぞれ配され
て略半円形状に切設されている。
リードフレーム２は打ち抜きプレス加工により形成され
る。そこで、例えば、アウタリード５および外枠７を打
ち抜くプレス金型の刃を切欠部１１に対応する所望の形
状に形成させておくことにより、切欠部１１はタブ８の
打ち抜き加工と同時に形成される。また、アウタリード
５および外枠７の接続部１０にエツチング加工を施して
も切欠部１１を形成することができる。
る。そこで、例えば、アウタリード５および外枠７を打
ち抜くプレス金型の刃を切欠部１１に対応する所望の形
状に形成させておくことにより、切欠部１１はタブ８の
打ち抜き加工と同時に形成される。また、アウタリード
５および外枠７の接続部１０にエツチング加工を施して
も切欠部１１を形成することができる。
タブ８上には集積回路を作り込まれたベレット１２が適
当な手段によりボンディングされており、ベレット１２
の電極パッド（図示せず）には各インナリード４との間
にワイヤ１３がそれぞれボンディングされている。ベレ
ット１２の集積回路は電極パッド、ワイヤ１３、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。
当な手段によりボンディングされており、ベレット１２
の電極パッド（図示せず）には各インナリード４との間
にワイヤ１３がそれぞれボンディングされている。ベレ
ット１２の集積回路は電極パッド、ワイヤ１３、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。
そして、このように構成されてベレット１２が搭載され
たリードフレーム２にはパッケージ１４が、第４図に示
されているように、トランスファ成形装置１５により成
形材料として樹脂を使用して略長方形の平盤形状に一体
成形され、このパッケージ１４により前記リードフレー
ム２の一部、ベレット１２、ワイヤ１３およびタブ８が
非気密封止される。すなわち、タブ８等以外のアウタリ
ード５群はパッケージ１４の２側面からそれぞれ突出さ
れている。このパッケージ成形作業中、アウタリード５
は接続部１０によって外枠７に一体的に連結されている
ため、屈曲されたり、変形されたりすることはない。
たリードフレーム２にはパッケージ１４が、第４図に示
されているように、トランスファ成形装置１５により成
形材料として樹脂を使用して略長方形の平盤形状に一体
成形され、このパッケージ１４により前記リードフレー
ム２の一部、ベレット１２、ワイヤ１３およびタブ８が
非気密封止される。すなわち、タブ８等以外のアウタリ
ード５群はパッケージ１４の２側面からそれぞれ突出さ
れている。このパッケージ成形作業中、アウタリード５
は接続部１０によって外枠７に一体的に連結されている
ため、屈曲されたり、変形されたりすることはない。
その後、パッケージ１４が成形されたリードフレーム２
には予備はんだ被膜１７が、第５図に示されているよう
に電解めっき処理装置１６を使用することにより、パッ
ケージ１４から突出した部分の表面に全体にわたって形
成される。このときも、アウタリード５は外枠７と一体
性を維持しているため、屈曲されたり、変形されたりす
ることはない。
には予備はんだ被膜１７が、第５図に示されているよう
に電解めっき処理装置１６を使用することにより、パッ
ケージ１４から突出した部分の表面に全体にわたって形
成される。このときも、アウタリード５は外枠７と一体
性を維持しているため、屈曲されたり、変形されたりす
ることはない。
そして、リードフレーム２はアウタリード５と外枠７と
の接続部１０、およびダム６をそれぞれ切断されるとと
もに、アウタリード５群をパッケージ１４の外部におい
て下方に屈曲され、かつ、水平外方向に屈曲されること
により、第６図に示されているように所謂ガル・ウィン
グ形状に形成される。このとき、アウタリード５と外枠
７どの接続部１０にはリードフレームの素材が切断痕（
切り口）１８として露出するため、この切断痕１８の表
面にははんだ被膜１７が被着されていないことになる。
の接続部１０、およびダム６をそれぞれ切断されるとと
もに、アウタリード５群をパッケージ１４の外部におい
て下方に屈曲され、かつ、水平外方向に屈曲されること
により、第６図に示されているように所謂ガル・ウィン
グ形状に形成される。このとき、アウタリード５と外枠
７どの接続部１０にはリードフレームの素材が切断痕（
切り口）１８として露出するため、この切断痕１８の表
面にははんだ被膜１７が被着されていないことになる。
しかし、接続部１０には切欠部１１が形成され、この切
欠部１１の表面にははんだ被膜１５が被着されているた
め、切断痕１８において、はんだ被膜１７が被着されて
いない表面の面積はアウタリード５の断面面積に比べて
充分に小さくなっていることになる。
欠部１１の表面にははんだ被膜１５が被着されているた
め、切断痕１８において、はんだ被膜１７が被着されて
いない表面の面積はアウタリード５の断面面積に比べて
充分に小さくなっていることになる。
次ぎに、前記のようにして製造されたＩＣ１の使用方法
並びに作用を説明する。
並びに作用を説明する。
第１図に示されているように、ＩＣ１は配線基板２１上
に、その基板２１に配線されて形成された各ランドパッ
ド２２に各アウタリード５が整合するように配されて搭
載されるとともに、第８図に示されているようにランド
パッド２２とアウタリード５との間をはんだ付は処理さ
れる。この′はんだ付は部２３により、工Ｃ１は配線基
板２１に電気的かつ機械的に接続されて表面実装された
状態になる。
に、その基板２１に配線されて形成された各ランドパッ
ド２２に各アウタリード５が整合するように配されて搭
載されるとともに、第８図に示されているようにランド
パッド２２とアウタリード５との間をはんだ付は処理さ
れる。この′はんだ付は部２３により、工Ｃ１は配線基
板２１に電気的かつ機械的に接続されて表面実装された
状態になる。
ところで、第７図に示されているように、アウタリード
の先端部における外枠との切断痕１８”の面積がアウタ
リードの断面面積と等しくなっていた場合、この切断痕
１８′にははんだめっき被膜１７が被着されていないた
め、ランドパッド２２からのはんだ材料の吸い上がりが
悪く、切断痕１８′にはんだ付は部２３′が部分的に形
成されないことがある。
の先端部における外枠との切断痕１８”の面積がアウタ
リードの断面面積と等しくなっていた場合、この切断痕
１８′にははんだめっき被膜１７が被着されていないた
め、ランドパッド２２からのはんだ材料の吸い上がりが
悪く、切断痕１８′にはんだ付は部２３′が部分的に形
成されないことがある。
このように、はんだ付は部がアウタリード先端部におい
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部２３°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部２３°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
しかし、本実施例においては、アウタリード５における
外枠７との切断痕１８の面積はアウタリード５の断面面
積よりも小さく構成されているため、はんだ被膜１７が
被着されていないにもかかわらず、第８図に示されてい
るように、はんだ付げ部２３が全体にわたって均一に形
成されることになる。すなわち、切断痕１８の両脇に切
設された切欠部１１０表面にははんだめっき被膜１７が
それぞれ形成されているため、はんだ材料はその表面に
効果的に吸い上がって表面張力で肥大化し、狭い切断痕
１８を跨いで両脇から互いに架橋することになる。
外枠７との切断痕１８の面積はアウタリード５の断面面
積よりも小さく構成されているため、はんだ被膜１７が
被着されていないにもかかわらず、第８図に示されてい
るように、はんだ付げ部２３が全体にわたって均一に形
成されることになる。すなわち、切断痕１８の両脇に切
設された切欠部１１０表面にははんだめっき被膜１７が
それぞれ形成されているため、はんだ材料はその表面に
効果的に吸い上がって表面張力で肥大化し、狭い切断痕
１８を跨いで両脇から互いに架橋することになる。
前記実施例によれば次の効果が得られる。
（１）アウタリードの外枠との切断痕の面積をアウタリ
ードの断面面積よりも小さく形成することにより、表面
実装時にランドパッドとの間でアウタリード先端部には
んだ付は部を広い範囲に形成させることができるため、
表面実装後における接続の信頼性や外観性能を高めるこ
とができる。
ードの断面面積よりも小さく形成することにより、表面
実装時にランドパッドとの間でアウタリード先端部には
んだ付は部を広い範囲に形成させることができるため、
表面実装後における接続の信頼性や外観性能を高めるこ
とができる。
（２）パッケージの成形時およびはんだめっき処理時に
おいて、アウタリードは外枠に接続部によって連結され
ているため、一体性および剛性を維持することになり、
生産性ないしは作業性の低下を回避することができる。
おいて、アウタリードは外枠に接続部によって連結され
ているため、一体性および剛性を維持することになり、
生産性ないしは作業性の低下を回避することができる。
（３） リードフレームに切欠部を切設しておくこと
により、切断痕の面積をアウタリードの断面面積よりも
小さく形成することができるため、生産性ないしは作業
性の低下を招くことはなく、表面実装時におけるソルダ
ビリティ−を高めることができる。
により、切断痕の面積をアウタリードの断面面積よりも
小さく形成することができるため、生産性ないしは作業
性の低下を招くことはなく、表面実装時におけるソルダ
ビリティ−を高めることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな（′−０ 例えば、切欠部は半円形状のものをアウタリードの両側
端辺にそれぞれ配し【構成するに限らず、第９図、第１
０図および第１１図に示されているように構成し【もよ
い。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな（′−０ 例えば、切欠部は半円形状のものをアウタリードの両側
端辺にそれぞれ配し【構成するに限らず、第９図、第１
０図および第１１図に示されているように構成し【もよ
い。
第９図において、アウタリード５と外枠７との間にはス
リット形状の切欠部１１Ａがアウタリード５０片側に接
続部１０Ａを残すように切設されている。
リット形状の切欠部１１Ａがアウタリード５０片側に接
続部１０Ａを残すように切設されている。
第１０図において、アウタリード５と外枠７との間には
円形透孔形状の切欠部１１Ｂがアウタリード５の両側に
接続部１０Ｂを残すように切設されている。
円形透孔形状の切欠部１１Ｂがアウタリード５の両側に
接続部１０Ｂを残すように切設されている。
第１１図において、アクタリード５と外枠７との間には
アウタリード５の厚さ方向中央部に接続部１０Ｃを残す
ように切設されている。
アウタリード５の厚さ方向中央部に接続部１０Ｃを残す
ように切設されている。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるガル・ウィング形リ
ードを有する表面実装型パッケージＩＣに適用した場合
について説明したが、それに限定されるものではなく、
Ｊベント形リードやビーム形リードを有する表面実装型
ＩＣや、その他の表面実装型の電子装置全般に適用する
ことができる。
をその背景となった利用分野であるガル・ウィング形リ
ードを有する表面実装型パッケージＩＣに適用した場合
について説明したが、それに限定されるものではなく、
Ｊベント形リードやビーム形リードを有する表面実装型
ＩＣや、その他の表面実装型の電子装置全般に適用する
ことができる。
（２）本実施例のリードフレームの詳細：ここでは、第
２図に示すリードフレームに対応して、量産に適合した
リードフレームに関し、先の実施例の詳細を説明する。
２図に示すリードフレームに対応して、量産に適合した
リードフレームに関し、先の実施例の詳細を説明する。
第１２図は、リードフレームの実態を示す平面図である
。このリードフレームは、約デバイス４ヶ分の領域を示
すが、実際には、この１０倍はどの長さにわたって縦方
向に連結している。リードフレームは、Ｓｎｌ、７〜２
．３重要％、ＮｉＱ、１〜０．４重要％、その細微量の
Ｆｅ 、 Ｐ 、 Ｚｎ 、 ＰｎよりなるＣｕを主要
分とする銅合金の０．１５〜０．２ ｍｍ厚の薄板から
、プレス打ぬき又はエツチングによる形成された。第１
２図において、４は、インナーリード、５はアウターリ
ード、６は、トランスファーモールド時にレジンのリー
クを防止するためのダム部、７は、これらのリード等を
支枝するための外枠、８は、この上に半導体ベレットを
固着するためのタブ部（ベレット保持部Ｏｒチップ・サ
ポート部材）、９は、タブを支持するためのタブつりリ
ード、１０は、アウターリードの自由端部に対応する接
続部（狭あい部、くびれ部）、１１は、切欠部、３１Ａ
−Ｅはモールド時の応力を吸収するためのスリット状開
口部、３２は複数のデバイス領域間を区分するだめの境
界枠。
。このリードフレームは、約デバイス４ヶ分の領域を示
すが、実際には、この１０倍はどの長さにわたって縦方
向に連結している。リードフレームは、Ｓｎｌ、７〜２
．３重要％、ＮｉＱ、１〜０．４重要％、その細微量の
Ｆｅ 、 Ｐ 、 Ｚｎ 、 ＰｎよりなるＣｕを主要
分とする銅合金の０．１５〜０．２ ｍｍ厚の薄板から
、プレス打ぬき又はエツチングによる形成された。第１
２図において、４は、インナーリード、５はアウターリ
ード、６は、トランスファーモールド時にレジンのリー
クを防止するためのダム部、７は、これらのリード等を
支枝するための外枠、８は、この上に半導体ベレットを
固着するためのタブ部（ベレット保持部Ｏｒチップ・サ
ポート部材）、９は、タブを支持するためのタブつりリ
ード、１０は、アウターリードの自由端部に対応する接
続部（狭あい部、くびれ部）、１１は、切欠部、３１Ａ
−Ｅはモールド時の応力を吸収するためのスリット状開
口部、３２は複数のデバイス領域間を区分するだめの境
界枠。
３３は内枠領域である。
第１３図は、上記リードフレームの平面領域の内、破線
で囲んだ領域３４が第４図に示す如く、熱膨張係数２１
〜２．５Ｘ １０−’ ／℃程変型熱硬化性を有するエ
ポキシ系レジンによりトランスファーモールドされるこ
とを示す。
で囲んだ領域３４が第４図に示す如く、熱膨張係数２１
〜２．５Ｘ １０−’ ／℃程変型熱硬化性を有するエ
ポキシ系レジンによりトランスファーモールドされるこ
とを示す。
第１４図は、レジン封止体が形成され、その状態で、電
解メツキ法により、露出しているリードフレームのほぼ
全面に９μｍ程度の半田層が形成された後、デバイスと
枠体を分離する時の切断面を破線３５により示す。
解メツキ法により、露出しているリードフレームのほぼ
全面に９μｍ程度の半田層が形成された後、デバイスと
枠体を分離する時の切断面を破線３５により示す。
（３）本実施例のレジン封止ＩＣの構造の詳細：本発明
が主に適用される半導体デバイス・パッケージは、Ｇｕ
ｌｆ−Ｗｉｎｇタイプと総称され、ＳＯＰ（Ｓｍａｉｌ
０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＳＯＰ（Ｓｈ
ｒｉｎｋＳｍａｌｌ ０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ
）ｔ ＱＦＰ （ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ
）等に分類される。
が主に適用される半導体デバイス・パッケージは、Ｇｕ
ｌｆ−Ｗｉｎｇタイプと総称され、ＳＯＰ（Ｓｍａｉｌ
０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＳＯＰ（Ｓｈ
ｒｉｎｋＳｍａｌｌ ０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ
）ｔ ＱＦＰ （ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ
）等に分類される。
第１５図にＳＯＰの詳細構造を示す。１は、Ｓｉチップ
（半導体集積回路又は半導体デバイス・ベレット）、５
は、アウターリードであり母材はＣｕを主成分とし、表
面の先端正面３６を除いて半田メツキが施されている。
（半導体集積回路又は半導体デバイス・ベレット）、５
は、アウターリードであり母材はＣｕを主成分とし、表
面の先端正面３６を除いて半田メツキが施されている。
４はインナーリード部。
８はタブ部分、９はタブつりリード、１１はアウターリ
ードの自由端側部の切欠部でこの部分には上記ハンダメ
ツキが施されている。１３は９９．９９９％以上の純度
を有する無酸素鋼よりなる３０μｍ径のボンディング・
ワイヤであり、チップ１上のＡＩバットとインナーリー
ド４の間を接続している。１４は、レジン封止体であり
、表面は静電気の発生を防止するために梨地状に粗面仕
上げされ、上主面上にレーザーマーキング法により型番
等が表示されている。３７は、タブ８上にベレット１を
固着するための導電性ペーストすなわちＡｇペースト層
である。
ードの自由端側部の切欠部でこの部分には上記ハンダメ
ツキが施されている。１３は９９．９９９％以上の純度
を有する無酸素鋼よりなる３０μｍ径のボンディング・
ワイヤであり、チップ１上のＡＩバットとインナーリー
ド４の間を接続している。１４は、レジン封止体であり
、表面は静電気の発生を防止するために梨地状に粗面仕
上げされ、上主面上にレーザーマーキング法により型番
等が表示されている。３７は、タブ８上にベレット１を
固着するための導電性ペーストすなわちＡｇペースト層
である。
ここで用いられるＩＣベレットは、たとえば、２ｍｍ角
、厚さ４００μｍのＴＴＬ又はＣＭＯ８Ｌｏｇｉｃ等が
考えられる。この場合、ピン数は１４〜１６ピン、ｋｌ
パッドの大きさは１２０μｍ角。
、厚さ４００μｍのＴＴＬ又はＣＭＯ８Ｌｏｇｉｃ等が
考えられる。この場合、ピン数は１４〜１６ピン、ｋｌ
パッドの大きさは１２０μｍ角。
そのピッチは１８０μｍである。
（４）本実施例のワイヤボンディング・プロセスの詳細
： ＠１５図に示すワイヤ・ボンディングの工程を第１６図
に図示する。同図において、４は銅合金よりなるインナ
ーリード、８はタブ、１２はＳｉ単結晶ベレット、１３
はＣｕワイヤであり、キャピラリ３７によって、ボール
・ウェッヂ・ボンディングされている。３８は、チップ
上のＡＩボンディング・パッド、３９は、ワイヤ１３の
先端に放電又はＨ，トーチでつくられたボール、４０は
パッドのための開口部、４１はチップのファイナル・パ
ッジベージ冒ンでリンガラス’ｆ： 含ｔｒ Ｓ ｉ
Ｏｔ、又はシリコンナイトライドよりなる。４２は、Ａ
ｇペースト層でチップ１２をタブ８の銅表面にダイボン
ディングするために用いられている。４３は、ＬＯＣＯ
８酸化膜等のフィールド５ｉＯ１ｆｉｌｍ。
： ＠１５図に示すワイヤ・ボンディングの工程を第１６図
に図示する。同図において、４は銅合金よりなるインナ
ーリード、８はタブ、１２はＳｉ単結晶ベレット、１３
はＣｕワイヤであり、キャピラリ３７によって、ボール
・ウェッヂ・ボンディングされている。３８は、チップ
上のＡＩボンディング・パッド、３９は、ワイヤ１３の
先端に放電又はＨ，トーチでつくられたボール、４０は
パッドのための開口部、４１はチップのファイナル・パ
ッジベージ冒ンでリンガラス’ｆ： 含ｔｒ Ｓ ｉ
Ｏｔ、又はシリコンナイトライドよりなる。４２は、Ａ
ｇペースト層でチップ１２をタブ８の銅表面にダイボン
ディングするために用いられている。４３は、ＬＯＣＯ
８酸化膜等のフィールド５ｉＯ１ｆｉｌｍ。
４４及び４５はＰＳＧ（リン・シリケイト・グラス）、
ＢＳＧ（ボロン・シリケイト・グラス）、ＢＰＳＧ（ボ
ロン・リン・シリケイト・グラス）等の材料からなる層
間絶縁膜である。Ｐは、キャピラリに印加される加重の
方向を示す。更にＵは、ボンディング時にキャピラリを
介して印加される超音波振動の方向を示す。同図に示す
ように、タブ８は、リード内端より低い位置に固定され
ており、このことによりワイヤ１３のダレによるタブ端
ショートを防止することができる。又、ボンディングの
際には、チップおよびリードは、下方よリヒートブロッ
クにより３５０℃程度に加熱されている。このことによ
り、ＡＩ配線層と同一のＡ１層で形成されたパッド３８
とワイヤ１３およびインナーリード４の銅表面とワイヤ
との良好な接続を達成している。
ＢＳＧ（ボロン・シリケイト・グラス）、ＢＰＳＧ（ボ
ロン・リン・シリケイト・グラス）等の材料からなる層
間絶縁膜である。Ｐは、キャピラリに印加される加重の
方向を示す。更にＵは、ボンディング時にキャピラリを
介して印加される超音波振動の方向を示す。同図に示す
ように、タブ８は、リード内端より低い位置に固定され
ており、このことによりワイヤ１３のダレによるタブ端
ショートを防止することができる。又、ボンディングの
際には、チップおよびリードは、下方よリヒートブロッ
クにより３５０℃程度に加熱されている。このことによ
り、ＡＩ配線層と同一のＡ１層で形成されたパッド３８
とワイヤ１３およびインナーリード４の銅表面とワイヤ
との良好な接続を達成している。
（５）本実施例の実装プロセスの詳細：第１７図〜第２
０図は、実施プロセスの説明のためのりフロー装置及び
基板・ＩＣの断面図である。
０図は、実施プロセスの説明のためのりフロー装置及び
基板・ＩＣの断面図である。
第１７図は、Ｖａｐｏｒ ｐｈａｓｅ ｓｏｌｄｅｒ
ｉｎｇのだめの装置である。同図において、２１は半田
付けされるべきＩＣ等を搭載したプリント配線基板。
ｉｎｇのだめの装置である。同図において、２１は半田
付けされるべきＩＣ等を搭載したプリント配線基板。
４６はヒータ、４７は耐薬品性容器、４８は、凝縮コイ
ル、Ｌは一次液体でパーフルオロトリ・アミル・アミン
（（Ｃ５Ｆｔｔ） ＭＮ 、商品名”フロリナートＦＣ
７０”３Ｍ社製、沸点２１５°Ｃ２密度１９４０ｋｇ
／ ｍ” 、分子量８２０．２５℃における蒸気圧１３
Ｐａ以下）２Ｍは同蒸気すなわち、１次蒸気、Ｎは上記
１次蒸気の流出によるロスを防止するための２次蒸気で
トリクロロ・トリフルオロ・エタン（フレオンＴＦ、沸
点４８℃）である。
ル、Ｌは一次液体でパーフルオロトリ・アミル・アミン
（（Ｃ５Ｆｔｔ） ＭＮ 、商品名”フロリナートＦＣ
７０”３Ｍ社製、沸点２１５°Ｃ２密度１９４０ｋｇ
／ ｍ” 、分子量８２０．２５℃における蒸気圧１３
Ｐａ以下）２Ｍは同蒸気すなわち、１次蒸気、Ｎは上記
１次蒸気の流出によるロスを防止するための２次蒸気で
トリクロロ・トリフルオロ・エタン（フレオンＴＦ、沸
点４８℃）である。
第１８図は、ＩＣパッケージ搭載前のプリント配線基板
を示す。同図において、２１は、ガラスエポキシ等の材
料よりなる配線基板用絶縁板。
を示す。同図において、２１は、ガラスエポキシ等の材
料よりなる配線基板用絶縁板。
５０は半田クリーム層でハンダおよびハンダフラックス
の混合物である。４９は銅配線層、５１は１０μｍ厚の
ソルダーレジスト層でアクリル系よりなり紫外線照射に
より硬化させる。２２は、ランドパッド領域である。
の混合物である。４９は銅配線層、５１は１０μｍ厚の
ソルダーレジスト層でアクリル系よりなり紫外線照射に
より硬化させる。２２は、ランドパッド領域である。
第１９図は、リフロー前のＩＣデバイスを半田クリーム
パターン上に搭載したところを示す図である。同図にお
いて、４は銅インナーリード、５はアウターリードの銅
母材部、８は銅タブ、１２は８ｉチツプ、１３はＣｕボ
ンディング・ワイヤ。
パターン上に搭載したところを示す図である。同図にお
いて、４は銅インナーリード、５はアウターリードの銅
母材部、８は銅タブ、１２は８ｉチツプ、１３はＣｕボ
ンディング・ワイヤ。
１４はレジン・パッケージ、１７は半田メツキ層。
１８はアウターリードの自由端正面の切断面。
３８はチップ１２上のＡＩパッド、３９はＣｕボール、
４２はＡｇペースト層である。
４２はＡｇペースト層である。
第６図又は第１５図の如く、個別のデバイスに分離され
たレジン封止ＩＣは、坂下のように面実装される。
たレジン封止ＩＣは、坂下のように面実装される。
まず、第１８図に示す如く、ランドパット２２以外をン
ルダーレジストでカバーされた配線基板が用意され、そ
の上にスクリーン印刷により半田パターンが付着される
。
ルダーレジストでカバーされた配線基板が用意され、そ
の上にスクリーン印刷により半田パターンが付着される
。
次に、第１９図に示す如く、アウターリードの先端近傍
がパッケージ１４の下方主面より下の位置において、そ
の面とほぼ平行に外側に延在するようにハンダクリーム
面と接触するように搭載される。つづいて、第１７図に
示す如きリフロー容器内に投入される。リフロー炉内の
一次蒸気内に基板が入れられるとリード面に飽和蒸気の
凝集がおこり、この潜熱により、リード面が均一に加熱
され、それにともなって、ノ・ンダクリーム中のノ１ン
ダがとけて、リードの先端およびその近傍をほぼ完全に
ぬらすことになる。
がパッケージ１４の下方主面より下の位置において、そ
の面とほぼ平行に外側に延在するようにハンダクリーム
面と接触するように搭載される。つづいて、第１７図に
示す如きリフロー容器内に投入される。リフロー炉内の
一次蒸気内に基板が入れられるとリード面に飽和蒸気の
凝集がおこり、この潜熱により、リード面が均一に加熱
され、それにともなって、ノ・ンダクリーム中のノ１ン
ダがとけて、リードの先端およびその近傍をほぼ完全に
ぬらすことになる。
この後、２次蒸気中にしばらくおくと、リードその他の
凝集液体は、すべて気化し乾燥した状態になり、温度の
低下にともなって半田が固化して半田付が第２０図に示
す如く完成する。
凝集液体は、すべて気化し乾燥した状態になり、温度の
低下にともなって半田が固化して半田付が第２０図に示
す如く完成する。
上記の実施例によって得られる効果を簡単に説明すれば
、次の通りである。
、次の通りである。
アウタリードの外枠との切断痕の面積をアウタリードの
断面面積よりも小さく形成することにより、表面実装時
にランドパッドとの間でアウタリード先端部にはんだ付
は部を広い範囲に形成させることができるため、表面実
装後における接続の信頼性や外観性能を高めることがで
きる。
断面面積よりも小さく形成することにより、表面実装時
にランドパッドとの間でアウタリード先端部にはんだ付
は部を広い範囲に形成させることができるため、表面実
装後における接続の信頼性や外観性能を高めることがで
きる。
第１図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージＩＣを示す斜視
図、 第２図はそれに使用されているリードフレームの概略パ
ターンを示す平面図、 第３図は第２−の■部を示す拡大部分斜視図、第４図お
よび第５図はその製造途中を示す各模式図、 第６図、第７図および第８図はその作用を説明するため
の各部分斜視図、 第９図、第１０図および第１１図は変形例を示す各拡大
部分斜視図である。 第１２図は、本実施例の具体的リードフレームパターン
の詳細を示す平面図、 第１３図は、同リードフレーム上のレジン封止部分を示
す平面図、 第１４図は、同リードフレームにおける枠体とレジン封
体間の切断部を示す平面図である。 第１５図は、本発明の面実装レジン封止デバイスの内部
構造を示す部分断面斜視図である。 第１６図は、本発明の面実装デバイスの製造工程におけ
るワイヤ・ポンディング・プロセスヲ示す模式断面図で
ある。 第１７図は、ベーパ・７エーズ・リフローの工程に使用
するりフロー装置の概要を示す断面図である。 第１８図〜第２０図は、面実装プロセス・フローを示す
プリント配線基板および面実装デバイスの断面図である
。 １・・・ＩＣ（ｉｉ子装置）、２・・・リードフレーム
、３・・・空所、４・・・インナリード、５・・・アウ
タリード、６・・・タム、７・・・外枠、８川タブ、９
・・・タブ吊すリード、１０．ＩＯＡ、ＩＯＨ，ＩＯＣ
・・・接続部、１１．１１Ａ、１１Ｂ、ＩＩＣ・・・切
欠部、１２・・・ベレット、１３・・・ポンディングワ
イヤ、１４・・・パッケージ、１５・・・トランスファ
成形装置、１６・・・電解めっき処理装置、１７・・・
はんだめっき被膜、１−８・・・切断痕、２１・・・配
線基板、２２・・・ランドパッド、２３・・・はんだ付
は部、３１Ａ−Ｅ・・・スリット、３２・・・境界枠、
３３・・・内枠、３４・・・レジン封止部、３５・・・
デバイス分離時切断部、３６・・・アウターリード自由
端正面切断面、３７・・・キャピラリ、３８・・・ポン
ディング・パッド、３９・・・ボール、４０・・・パッ
ド開口部、４１・・・ファイナル・パッジベージ冒ン、
４２・・・Ａｇベース）（導ｔペースト）、４３・・・
フィールド絶縁膜、４４〜４５・・・層間絶縁膜、４６
・・・ヒータ、４７・・・容器、４８・・・凝縮コイル
、４９・・・銅配線、５０・・・早出クリーム層、５１
・・・ソルダーレジスト、Ｕ・・・超音波振動方向、Ｐ
・・・圧力印加方向、Ｌ・・・１次液体、Ｍ・・・１次
蒸気、Ｎ・・・２次蒸気。 第 ７ 図 第 ａ 図第
９ 図 第 ７０ 図
第 ７１ 図 悌
タリードを有する表面実装型パッケージＩＣを示す斜視
図、 第２図はそれに使用されているリードフレームの概略パ
ターンを示す平面図、 第３図は第２−の■部を示す拡大部分斜視図、第４図お
よび第５図はその製造途中を示す各模式図、 第６図、第７図および第８図はその作用を説明するため
の各部分斜視図、 第９図、第１０図および第１１図は変形例を示す各拡大
部分斜視図である。 第１２図は、本実施例の具体的リードフレームパターン
の詳細を示す平面図、 第１３図は、同リードフレーム上のレジン封止部分を示
す平面図、 第１４図は、同リードフレームにおける枠体とレジン封
体間の切断部を示す平面図である。 第１５図は、本発明の面実装レジン封止デバイスの内部
構造を示す部分断面斜視図である。 第１６図は、本発明の面実装デバイスの製造工程におけ
るワイヤ・ポンディング・プロセスヲ示す模式断面図で
ある。 第１７図は、ベーパ・７エーズ・リフローの工程に使用
するりフロー装置の概要を示す断面図である。 第１８図〜第２０図は、面実装プロセス・フローを示す
プリント配線基板および面実装デバイスの断面図である
。 １・・・ＩＣ（ｉｉ子装置）、２・・・リードフレーム
、３・・・空所、４・・・インナリード、５・・・アウ
タリード、６・・・タム、７・・・外枠、８川タブ、９
・・・タブ吊すリード、１０．ＩＯＡ、ＩＯＨ，ＩＯＣ
・・・接続部、１１．１１Ａ、１１Ｂ、ＩＩＣ・・・切
欠部、１２・・・ベレット、１３・・・ポンディングワ
イヤ、１４・・・パッケージ、１５・・・トランスファ
成形装置、１６・・・電解めっき処理装置、１７・・・
はんだめっき被膜、１−８・・・切断痕、２１・・・配
線基板、２２・・・ランドパッド、２３・・・はんだ付
は部、３１Ａ−Ｅ・・・スリット、３２・・・境界枠、
３３・・・内枠、３４・・・レジン封止部、３５・・・
デバイス分離時切断部、３６・・・アウターリード自由
端正面切断面、３７・・・キャピラリ、３８・・・ポン
ディング・パッド、３９・・・ボール、４０・・・パッ
ド開口部、４１・・・ファイナル・パッジベージ冒ン、
４２・・・Ａｇベース）（導ｔペースト）、４３・・・
フィールド絶縁膜、４４〜４５・・・層間絶縁膜、４６
・・・ヒータ、４７・・・容器、４８・・・凝縮コイル
、４９・・・銅配線、５０・・・早出クリーム層、５１
・・・ソルダーレジスト、Ｕ・・・超音波振動方向、Ｐ
・・・圧力印加方向、Ｌ・・・１次液体、Ｍ・・・１次
蒸気、Ｎ・・・２次蒸気。 第 ７ 図 第 ａ 図第
９ 図 第 ７０ 図
第 ７１ 図 悌
Claims (1)
- 【特許請求の範囲】 １、面実装型レジン封止半導体装置は、以下の構成から
なる： （ａ）その一対の上下主面の平面構造がほぼ正方形又は
長方形の形状を有する箔箱様の外形を有するレジン・モ
ールド体と （ｂ）上記レジン・モールド体の対向する側面から突出
するメタル・シートからつくられたほぼ板状のアウタリ
ードと （ｃ）上記レジン・モールド体内に封止された半導体ペ
レットと （ｄ）上記ペレット上の電極とリードを接続する手段と
よりなり、 上記各々のアウターリードは、ほぼ同一の形状を有し、
それぞれの自由端およびその近傍は、上記下側主面より
も低い位置で、その主面とほぼ平行にされて上記封止体
から遠ざかる方向に延在している、 更に、上記各アウターリードの自由端の正面切断面と両
側面部との境界部には、正面切断面の面積が小さくなる
ように、切欠部が設けられている、更に、上記各アウタ
ーリードの上記正面切断面を除くほぼ全表面には、ハン
ダコート層が形成されている。 ２、上記請求項１記載の半導体装置において、上記半導
体ペレットは、集積回路を構成する。 ３、上記請求項２記載の半導体装置において、上記リー
ドは、主に銅よりなる合金からなる。 ４、上記請求項３記載の半導体装置において、上記ペレ
ットは、上記リードとほぼ同一材料からなる保持部材上
に導電ペーストを介して固着されている。 ５、上記請求項４記載の半導体装置において、上記導電
ペーストは、Ａｇペーストである。 ６、一枚のメタルフィルムより所定の形状を有するよう
にされたリードフレームを用いた面実装レジン封止半導
体装置の製造方法は、以下のステップよりなる： （ａ）枠体とリードよりなるリードフレームの複数の所
定の部分に、その一対の上下主面の平行構造がほぼ正方
形又は長方形の形状を有する薄箱様の外形を有する複数
のレジン封止体を形成する工程； （ｂ）上記工程後、上記リードフレームのほぼ全面に半
田層を形成する工程； （ｃ）上記工程後、上記枠体とリードのおのおのとの連
結部のリードの狭隘部において、リードと枠体を切断す
る工程； （ｄ）上記リードの各自由端およびその近傍を上記封止
体の下方主面より下方の位置で、その主面とほぼ平行で
、かつ、上記封止体から遠ざかるような形状に整形する
工程； （ｅ）上記各封止体と枠体を分離する工程。 ７、上記請求項６記載の半導体装置の製造方法において
、上記工程（ｄ）は、工程（ｅ）よりも前に実行される
。 ８、上記請求項７記載の半導体装置の製造方法において
、上記封止体は、トランスファー・モールド法により形
成される。 ９、レジン封止半導体デバイスの実装体は、以下の構成
よりなる： （ａ）多数のほぼ正方形又は長方形のランド・パッドを
有するプリント配線基板と （ｂ）上記ランド・パッドに各リードの先端および近傍
がパッドに、ほぼ平行に接触するように半田付けされた
多数の面実装型レジン封止半導体装置とよりなり、 上記各レジン封止半導体装置のリードの先端部は、先端
部にむけて横幅がせまくなるようにされ、そのことによ
って、リード先端部が各ランド・パッドの全てを覆わな
いようにされている。 １０、上記請求項９記載の実装体において、上記リード
は、主に銅を主成分とするメタル・シートからなる。 １１、レジン封止半導体装置の面実装方法は、以下の工
程よりなる： （ａ）多数のランド・パッドをその少なくとも一方の主
面上に有するプリント配線基板の前記ランド・パッド上
に所定のパターンを有する半田を含む組成物層を形成す
る工程； （ｂ）上記組成物層にそれらのリードの先端及びその近
傍が上記主面とほぼ平行になるように多数のレジン封止
半導体装置を載置する工程； ここにおいて、上記リードの各先端部は、テーパを有し
、同先端正面以外は、半田層でコートされている； （ｃ）上記リード及び組成物層を実質的に同時に加熱し
て、半田を溶融する工程； （ｄ）上記半田を冷却して、半田付けを完成させる工程
。 １２、上記請求項１１記載の面実装方法において、上記
工程（ｃ）のハンダの溶解は、ベイパー・フェーズ・リ
フロー法により行なう。 １３、上記請求項１２記載の面実装方法において、上記
組成物は、半田クリームである。 １４、上記請求項１３記載の面実装方法において、上記
ランド・パッド以外の上記主面は、ソルダーレジストに
よって、被覆されている。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035207A JPH01211956A (ja) | 1988-02-19 | 1988-02-19 | 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035207A JPH01211956A (ja) | 1988-02-19 | 1988-02-19 | 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211956A true JPH01211956A (ja) | 1989-08-25 |
Family
ID=12435406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035207A Pending JPH01211956A (ja) | 1988-02-19 | 1988-02-19 | 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211956A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313943A (ja) * | 2003-02-18 | 2006-11-16 | Sharp Corp | 半導体発光装置、その製造方法および電子撮像装置 |
| JP2021043170A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社東芝 | 半導体検査装置及び半導体装置の検査方法 |
-
1988
- 1988-02-19 JP JP63035207A patent/JPH01211956A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313943A (ja) * | 2003-02-18 | 2006-11-16 | Sharp Corp | 半導体発光装置、その製造方法および電子撮像装置 |
| JP2021043170A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社東芝 | 半導体検査装置及び半導体装置の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006710B1 (ko) | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 | |
| US5633528A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| TW434756B (en) | Semiconductor device and its manufacturing method | |
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| KR100718172B1 (ko) | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 | |
| KR0137826B1 (ko) | 반도체 디바이스 패키지 방법 및 디바이스 패키지 | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH06216303A (ja) | リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| KR20020050148A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| TW200938034A (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| KR101046117B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI400013B (zh) | 具可撓性引線之表面安裝晶片電阻及其製法 | |
| JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JPH01211956A (ja) | 面実装プラスチック・パッケージ型半導体集積回路装置及びその製造方法並びにその実装方法及び実装構造 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH08102583A (ja) | 配線回路基板 | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム |