JPH01209390A - テストデータ自動生成システム - Google Patents
テストデータ自動生成システムInfo
- Publication number
- JPH01209390A JPH01209390A JP63032727A JP3272788A JPH01209390A JP H01209390 A JPH01209390 A JP H01209390A JP 63032727 A JP63032727 A JP 63032727A JP 3272788 A JP3272788 A JP 3272788A JP H01209390 A JPH01209390 A JP H01209390A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- diagnosis
- processing procedure
- generation system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000010998 test method Methods 0.000 claims 1
- 238000003745 diagnosis Methods 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010985 leather Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は診断データを生成するデータ処理システムに係
り、特に指定され九人カデータから、指定された診断デ
ータを生成するテストデータ自動生成システムに関する
。
り、特に指定され九人カデータから、指定された診断デ
ータを生成するテストデータ自動生成システムに関する
。
一般に、生成されたデータを適用する対象回路の構造が
変わると、プログラムそのものを変更するか、人手で、
対象ごとに入力データを指示してやる必要がある。例え
ば、与えられた論理回路の診断データを、回路埋め込み
のスキャン回路からラッチに入力してテストする方式の
診断システムでは、スキャン回路の構造に応じたプログ
ラムを用意するか、1つのプログラムに対し具体的なス
キャン手順を人手で指定する必要があり九〇この種の技
術は、例えば特開昭60−247752号公報に示され
る。
変わると、プログラムそのものを変更するか、人手で、
対象ごとに入力データを指示してやる必要がある。例え
ば、与えられた論理回路の診断データを、回路埋め込み
のスキャン回路からラッチに入力してテストする方式の
診断システムでは、スキャン回路の構造に応じたプログ
ラムを用意するか、1つのプログラムに対し具体的なス
キャン手順を人手で指定する必要があり九〇この種の技
術は、例えば特開昭60−247752号公報に示され
る。
上記従来技術は具体的なスキャン手順を人手で指定する
必要があシ、作業量が膨大となっていた。
必要があシ、作業量が膨大となっていた。
本発明の目的は、指定された入力データから指定された
診断データを生成するテストデータ自動生成システムを
提供することにある。
診断データを生成するテストデータ自動生成システムを
提供することにある。
上記目的は、対象の種類により、異なる処理手順を記憶
する手段と、対象の種類を入力する手段と、入力され九
対象の種類に応じた記憶手段から、該当する処理手j@
を選択する手段を設けることにより達成される。
する手段と、対象の種類を入力する手段と、入力され九
対象の種類に応じた記憶手段から、該当する処理手j@
を選択する手段を設けることにより達成される。
対象の種類を入力する手段により、対象の種類を認識す
ると、処理手順を記憶する手段から、指定された処理手
順をアクセスし、処理手順に従って、データを生成する
ことから、常に最適な診断データを生成することができ
る。
ると、処理手順を記憶する手段から、指定された処理手
順をアクセスし、処理手順に従って、データを生成する
ことから、常に最適な診断データを生成することができ
る。
以下、本発明の一実施例を図面を用いて詳細に説明する
。
。
第1図は、本発明の概要をあられす図である。
まず、処理手順定義ファイルには、スキャン方式をビッ
トシリアルスキャン方式、パラレルスキャン方式、シフ
トスキャン方式の大きく5つに分類し、それぞれのスキ
ャン方式に適した定形データを登録しておく。次に、補
助データとして、システムの利用者が指示するスキャン
方式指定カード、ならびにスキャンのために必要な、ア
ドレス情報、スキャン回路制御用ピンの情報を、スキャ
ングループ単位に作成する。スキャングループとは、数
個から士数個のラッチを1単位とし次ラッチ群で構成さ
れるもので、スキャン回路の作成、操作を効率良く行う
九めの分割単位である。前記で作成し次処理手順定義フ
ァイル、ならびに補助データをテストデータ自動生成シ
ステムに入力して、対象論理回路に適した診断データを
生成するものである。この際、対象論理回路内に複数の
スキャン方式が混在している様な場合には、スキャン方
式指定カード、基本データカードをそれぞれのスキャン
方式に対応させて作成することによシ取シ扱い可能とな
る。以上により、システムの利用者は、いちいちテスト
データを記述するというわずられしさから解放され、ス
キャン方式、基本データを指示するだけの作業で診断デ
ータの生成を行うことができる。
トシリアルスキャン方式、パラレルスキャン方式、シフ
トスキャン方式の大きく5つに分類し、それぞれのスキ
ャン方式に適した定形データを登録しておく。次に、補
助データとして、システムの利用者が指示するスキャン
方式指定カード、ならびにスキャンのために必要な、ア
ドレス情報、スキャン回路制御用ピンの情報を、スキャ
ングループ単位に作成する。スキャングループとは、数
個から士数個のラッチを1単位とし次ラッチ群で構成さ
れるもので、スキャン回路の作成、操作を効率良く行う
九めの分割単位である。前記で作成し次処理手順定義フ
ァイル、ならびに補助データをテストデータ自動生成シ
ステムに入力して、対象論理回路に適した診断データを
生成するものである。この際、対象論理回路内に複数の
スキャン方式が混在している様な場合には、スキャン方
式指定カード、基本データカードをそれぞれのスキャン
方式に対応させて作成することによシ取シ扱い可能とな
る。以上により、システムの利用者は、いちいちテスト
データを記述するというわずられしさから解放され、ス
キャン方式、基本データを指示するだけの作業で診断デ
ータの生成を行うことができる。
第2図は、本発明を実際に適用し皮ものの一部を示す図
である。補助データのF ORM = B I T n
nnは、ビットシリアルスキャン方式であることを示す
。SARは、スキャンアドレスデータでピン番号゛1ピ
ン極性1アドレスビットの重みを定義する。
である。補助データのF ORM = B I T n
nnは、ビットシリアルスキャン方式であることを示す
。SARは、スキャンアドレスデータでピン番号゛1ピ
ン極性1アドレスビットの重みを定義する。
5IL)、5QL)、BITは、それぞれスキャンイン
データピン、スキャンアウトデータピン、スキャントリ
ガピンのピン番号、ピン極性を定義する。
データピン、スキャンアウトデータピン、スキャントリ
ガピンのピン番号、ピン極性を定義する。
一方、処理手順定義データとしては188Nによりスキ
ャンイン、スキャンアウトそれぞれの単位時間(スロッ
ト)の個数を定義する。この場合のIOは、スキャンイ
ン、スキャンアウトに共通の意味である。SARでは同
様にして、スキャンアドレスの変化回数を定義する。S
ITΔIは、スキャンイン時、SSNと同数のPパルス
(正パルス)を生成させるtめの定義を行(・、8IT
、Oで、スキャンアウト時、SSNと同数のL (Lo
w固定値)を生成させる定義を行う。FIXF、I、F
IXF。
ャンイン、スキャンアウトそれぞれの単位時間(スロッ
ト)の個数を定義する。この場合のIOは、スキャンイ
ン、スキャンアウトに共通の意味である。SARでは同
様にして、スキャンアドレスの変化回数を定義する。S
ITΔIは、スキャンイン時、SSNと同数のPパルス
(正パルス)を生成させるtめの定義を行(・、8IT
、Oで、スキャンアウト時、SSNと同数のL (Lo
w固定値)を生成させる定義を行う。FIXF、I、F
IXF。
0は、それぞれスキャンイン、スキャンアウト動作可能
スロ・・ト数(時間)を定義し、F工XDは、スキャン
動作終了スロット数(時間)を定義する。
スロ・・ト数(時間)を定義し、F工XDは、スキャン
動作終了スロット数(時間)を定義する。
この様にして作成した処理手順定義データは、対象回路
が変った場合であっても、定形データの形が変らなけれ
ば、そのまま利用することができるため、−度作ってし
まえば倒産もくり返して利用することができる。
が変った場合であっても、定形データの形が変らなけれ
ば、そのまま利用することができるため、−度作ってし
まえば倒産もくり返して利用することができる。
以上の2つのデータ群をテストデータ自動生成システム
により展開し念結果が診断データである。
により展開し念結果が診断データである。
診断データは、IN、OUT、FFの5つに分類して展
開され、INは、スキャンイン動作用データ、OUTは
、スキャンアウト動作用データ、FFは、各ラッチに対
するスキャンイン、スキャンアウトそれぞれの確定スロ
ット数(”時間)を表している。
開され、INは、スキャンイン動作用データ、OUTは
、スキャンアウト動作用データ、FFは、各ラッチに対
するスキャンイン、スキャンアウトそれぞれの確定スロ
ット数(”時間)を表している。
テストパターン部の■・、H,Pは、それぞれJJol
ll。
ll。
High、Pパルスを意味し、数字は、スロットの個数
を意味する。
を意味する。
本発明によれば、対象回路内の各ラッチに対するテスト
パターンデータを意識する必要がなく、簡単なデータ(
補助データ〕を入力するだけで、診断データを生成する
ことが可能であり、さらをて定形的手続きデータ(処理
手順定義データ〕は、他の対象回路にも適用することが
できるので、診断データの生成に必要な作業量を大幅に
削減できるという効果がある。
パターンデータを意識する必要がなく、簡単なデータ(
補助データ〕を入力するだけで、診断データを生成する
ことが可能であり、さらをて定形的手続きデータ(処理
手順定義データ〕は、他の対象回路にも適用することが
できるので、診断データの生成に必要な作業量を大幅に
削減できるという効果がある。
第1図はテストデータ自動生成システム全体の概要を示
した図、第2図は本発明を実際に利用した結果の一部を
示す図である。 晃 / 喝 「
した図、第2図は本発明を実際に利用した結果の一部を
示す図である。 晃 / 喝 「
Claims (1)
- 1、対象回路に固有の診断データを生成するデータ処理
システムにおいて、手続きの定形的処理手順を記憶する
データファイルを有し、該複数の手続きのうちのどれに
対してデータを生成するかを、前記データ処理システム
に指示する手段と、具体的処理手順を作成するに必要な
補助データをデータ処理システムへ入力する手段を有し
、上記2つのデータから対象回路に固有のテスト手続き
データを生成することを特徴とするテストデータ自動生
成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63032727A JPH01209390A (ja) | 1988-02-17 | 1988-02-17 | テストデータ自動生成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63032727A JPH01209390A (ja) | 1988-02-17 | 1988-02-17 | テストデータ自動生成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01209390A true JPH01209390A (ja) | 1989-08-23 |
Family
ID=12366875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63032727A Pending JPH01209390A (ja) | 1988-02-17 | 1988-02-17 | テストデータ自動生成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01209390A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057668A1 (fr) * | 2000-02-04 | 2001-08-09 | Advantest Corporation | Affichage de paquets, dispositif et procede de creation de donnees de paquets et support d'enregistrement |
-
1988
- 1988-02-17 JP JP63032727A patent/JPH01209390A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057668A1 (fr) * | 2000-02-04 | 2001-08-09 | Advantest Corporation | Affichage de paquets, dispositif et procede de creation de donnees de paquets et support d'enregistrement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900004889B1 (ko) | 테스트 패턴 제너레이터 | |
US4975641A (en) | Integrated circuit and method for testing the integrated circuit | |
DE60116046T2 (de) | Eingebaute Selbsttestschaltung mit einem Schieberegister mit linearer Rückkopplung | |
JP2584673B2 (ja) | テストデータ変更回路を有する論理回路テスト装置 | |
US5627841A (en) | Integrated logic circuit with partial scan path circuit and partial scan path design method for same | |
KR910005064A (ko) | 제어신호 발생 방법 및 장치 | |
US5253363A (en) | Method and apparatus for compiling and implementing state-machine states and outputs for a universal cellular sequential local array | |
JPS63291134A (ja) | 論理集積回路 | |
JPH0641966B2 (ja) | パタ−ン発生装置 | |
US6898563B1 (en) | System for aiding in the design of combinatorial logic and sequential state machines | |
US5208768A (en) | Expert system including arrangement for acquiring redesign knowledge | |
US5802075A (en) | Distributed test pattern generation | |
EP0297398A2 (en) | A processing pulse control circuit | |
Kaczmarek et al. | LBIST for automotive ICs with enhanced test generation | |
JPH01209390A (ja) | テストデータ自動生成システム | |
US5542034A (en) | Minimizing logic to determine current state in an output encoded finite state machine | |
Biliński et al. | Parallel controller synthesis from a Petri net specification | |
US6789222B2 (en) | Single-pass methods for generating test patterns for combinational circuits | |
EP0210741B1 (en) | Digital integrated circuits | |
US4829461A (en) | Apparatus for detecting sequential data string | |
DE69629542T2 (de) | Adressierbares serielles prüfsystem | |
DE4227281C1 (de) | Anordnung zum Testen eines Speichers nach dem Selbsttestprinzip | |
US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
DE69901534T2 (de) | Integrierte Selbsttestschaltung für eine Speichereinrichtung | |
Sklyarov | An evolutionary algorithm for the synthesis of ram-based fsms |