JPH01206465A - Method for wiring printed circuit board - Google Patents

Method for wiring printed circuit board

Info

Publication number
JPH01206465A
JPH01206465A JP63030054A JP3005488A JPH01206465A JP H01206465 A JPH01206465 A JP H01206465A JP 63030054 A JP63030054 A JP 63030054A JP 3005488 A JP3005488 A JP 3005488A JP H01206465 A JPH01206465 A JP H01206465A
Authority
JP
Japan
Prior art keywords
wiring
target position
connection
printed circuit
connection target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63030054A
Other languages
Japanese (ja)
Inventor
Yoshio Yokoyama
佳雄 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP63030054A priority Critical patent/JPH01206465A/en
Publication of JPH01206465A publication Critical patent/JPH01206465A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make wiring work more efficient and to shorten design time by carrying out all respective wirings at the interval from a wiring start position to a first connection target position, carrying out all respective wirings at the interval from the first connection target position to a second connection target position and carrying out the wiring between targets. CONSTITUTION:The direction to proceed with the wiring like from the left to the right or the upper to the lower of a printed circuit board is determined. Not one wiring is wired from first to last but distribution in the wiring direction of the pins of electronic parts such as a connector and an IC chip loaded on the printed circuit board is obtained. Next, with a position where the distribution of the pins is high as the target position, the respective wirings at the interval from the wiring start position to the first target position are all carried out. Next, the respective wirings at the interval from the first connection target position to the second connection target position are all carried out and as repeating the connection between the connection target positions successively, the wiring is carried out to the last connection termination point.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばアナログプリント基板、デジタルプリ
ント基板、フレキシブルプリント基板ならびにハイブリ
ッドプリント基板などのプリント基板における自動配線
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an automatic wiring method for printed circuit boards such as analog printed circuit boards, digital printed circuit boards, flexible printed circuit boards, and hybrid printed circuit boards.

〔発明の背景とその課題〕[Background of the invention and its problems]

各種電子機器が発達して、高性能化、多機能化するのに
応じて、それらに使用する各種プリント基板の回路構成
もますます複雑化、かつ多層化する傾向にある。
As various electronic devices develop and become more sophisticated and multi-functional, the circuit configurations of the various printed circuit boards used in these devices tend to become more complex and multilayered.

これに対応するため、従来、例えば迷路法や線分探索法
などの配線方法を用いてプリント基板の配線を行なうこ
とが提案されている。しかしこれらの方法は、いずれも
配a率が上がらず、実際には余り使用されていない。
In order to cope with this problem, it has been proposed in the past to wire printed circuit boards using wiring methods such as the maze method and the line segment search method. However, none of these methods improves the a distribution ratio and is not used much in practice.

最近、−度引いた配線を引き剥がし、配線する順序を変
更して再配線する方法を組み込んだ配線装置が市販され
ているが、この装置は、配線に長時間かかるという欠点
を有している。
Recently, a wiring device has been commercially available that incorporates a method for rewiring by stripping out stretched wiring and changing the wiring order, but this device has the disadvantage that it takes a long time to wire. .

〔発明の目的〕[Purpose of the invention]

本発明の目的は、前述したような従来技術の欠点を解消
し、配線作業の効率化、設31時間の短縮化が図れるプ
リント基板の自動配線方法を堤供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an automatic wiring method for a printed circuit board that eliminates the drawbacks of the prior art as described above, improves the efficiency of wiring work, and shortens installation time.

〔発明の概要〕[Summary of the invention]

前述の目的を達成するため、本発明は、配線が施こされ
る配線領域内に、それぞれの電子部品の配置位置を決め
る部品配置工程と、 前記配線領域の一方向における電子部品の各接続点(接
続ピンの位置)の分布状態を検出する接続点分布検出工
程と、 接続点の分布の高い位置をターゲット位置として、2以
上の接続ターゲット位置を決定するターゲット位置決め
工程と、 前記配線領域の配線開始位置から第1の接続ターゲット
位置までの区間のそれぞれの配線をすべて行なって、次
に第1の接続ターゲット位置から次の第2の接続ターゲ
ット位置までの区間のそれぞれの配線をすべて行ない、
このターゲット間の配線を順次行なうターゲット配線工
程とを備えていることを特徴とするものである。
In order to achieve the above-mentioned object, the present invention includes a component placement step of determining the placement position of each electronic component within a wiring area where wiring is performed, and each connection point of the electronic component in one direction of the wiring area. a connection point distribution detection step of detecting a distribution state of (connection pin positions); a target positioning step of determining two or more connection target positions by setting a position with a high distribution of connection points as a target position; and wiring in the wiring area. performing all the wiring for each section from the start position to the first connection target position, then performing all the wiring for each section from the first connection target position to the next second connection target position,
The present invention is characterized by comprising a target wiring process in which wiring between the targets is sequentially performed.

〔実施例〕〔Example〕

次に本発明の実施例に係るプリント基板の配線方法につ
いて1図面を用いて説明する。第1図は実施例に係る自
動配線装置のシステム基本構成を説明するためのブロッ
ク図、第2図はその自動配線装置の処理動作を説明する
ためのフローチャート、第3図は一例のプリント基板の
回路図、第4図はその回路図に基づいて形成されたプリ
ント基板の配線図、第5図は配線の具体例を説明するた
めの図である。
Next, a printed circuit board wiring method according to an embodiment of the present invention will be explained using one drawing. FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example of a printed circuit board. The circuit diagram, FIG. 4 is a wiring diagram of a printed circuit board formed based on the circuit diagram, and FIG. 5 is a diagram for explaining a specific example of wiring.

まず第1図を用いて、CA D / CA Mシステム
におけろ全体の基本構成について説明する。同図に示す
ようにこのシステムは大きく分けて、中央演算処理装置
1、磁気ディスク装置や光デイスク装置などからなる記
憶装置2.NCテープ作成装置3、自動製図J!&4な
らびにワークステーション5a、5bから主に構成され
ている。この実施例の場合、ワークステーション5aが
常設で、ワークステーション5bが増設用となっている
First, the overall basic configuration of the CAD/CAM system will be explained using FIG. As shown in the figure, this system is broadly divided into a central processing unit 1, a storage device 2 consisting of a magnetic disk device, an optical disk device, etc. NC tape making device 3, automatic drafting J! &4 and workstations 5a and 5b. In this embodiment, the workstation 5a is permanently installed and the workstation 5b is for expansion.

前記NCテープ作成装置3は、具体的にはキーボード6
、プリンタ7ならびに紙テープパンチャ8などから構成
されている。また前記ワークステーション5は、具体的
にはシステムコンソール9、カラーグラフィックデイス
プレィ10、デジタイザ11ならびにコマンドキー12
などから構成されている。各装置の接続関係は、同図に
示した通りである 次に第2図を用いて、デジタル回路用CADシステムの
処理フローについて説明する。まずステップ(以下、S
と略記する。)lにおいて、設計されるべき全体の論理
回路図が作成される。次にこの論理回路を複数のプリン
ト基板上に分けて実現するため、S2で論理分割が行な
われ、これに基づいてS3で各プリント基板毎に部分論
理回路図が作成される。
Specifically, the NC tape creation device 3 includes a keyboard 6
, a printer 7, a paper tape puncher 8, and the like. Further, the workstation 5 specifically includes a system console 9, a color graphic display 10, a digitizer 11, and a command key 12.
It is composed of etc. The connection relationship of each device is as shown in the figure. Next, the processing flow of the digital circuit CAD system will be explained using FIG. 2. First, step (hereinafter, S
It is abbreviated as )l, the entire logic circuit diagram to be designed is created. Next, in order to divide and realize this logic circuit on a plurality of printed circuit boards, logical division is performed in S2, and based on this, a partial logic circuit diagram is created for each printed circuit board in S3.

次に84において、論理回路がゲートレベルで記述され
ていると、これらを対応するICチップに割付けるため
のゲート割付けを行なう。その後S5において、ゲート
割付けされたICチップ(パッケージ)をプリント基板
上に配置、固定する。この部品配置は後の配線設計の容
易さに大きく形響するため、グラフィックデイスプレィ
を用いて会話形の配置設計がなされる。
Next, at 84, if the logic circuits are described at the gate level, gate assignment is performed to assign them to corresponding IC chips. Thereafter, in S5, the IC chip (package) to which the gate has been assigned is placed and fixed on the printed circuit board. Since this component placement greatly affects the ease of later wiring design, interactive layout design is performed using a graphic display.

前述のゲート割付けの段階ではICチップ(パッケージ
)の相対的な位置関係が決定されていないため、部品内
のゲートの割付けは決められていない。そこで86の部
品配置が終了した後に、各ICチップ(パッケージ)内
のゲート位置を決定して、ICチップ(パッケージ)内
のピン割付けを行なう (S6)。
At the gate allocation stage described above, the relative positional relationship of the IC chips (packages) has not been determined, so the allocation of gates within the component has not been determined. After 86 component placements are completed, gate positions within each IC chip (package) are determined and pin assignments within the IC chip (package) are performed (S6).

次に87において、配線設計を行なう。詳細な動作は後
説明するため、ここではその配線動作の説明は省略する
。自動配線による設計に関する限りではほとんど配線ミ
スは生じないが、自動配線後にグラフィックデイスプレ
ィを用いて配線の修正を行なう際、人手によるためミス
混入の可能性がある。そのためS8において、例えば配
線間の短絡、開放故障の検査、ならびにパターン間の間
隔チエツクを行なう。そして最後に89において、アー
トワークデータを作成し、これから論理情報を抽出し、
それと入力論理情報のつき合せを行なう。
Next, in 87, wiring design is performed. Since the detailed operation will be explained later, the explanation of the wiring operation will be omitted here. As far as designing by automatic wiring is concerned, there are almost no wiring mistakes, but when wiring is corrected using a graphic display after automatic wiring, there is a possibility that mistakes may be made because it is done manually. For this reason, in S8, for example, inspection for short circuits and open failures between wirings, and checking the spacing between patterns are performed. Finally, in step 89, artwork data is created, logical information is extracted from it,
This is compared with the input logic information.

次に配線方法の具体例について説明する。Next, a specific example of the wiring method will be described.

第3図は、配線しようとするプリン1一基板の回路図の
一例である。この図においてCN1、CN2はコネクタ
、ICI、IC2ならびにANDIはICチップで、各
電子部品の周囲に付した小さいアラビア数字は各素子の
ビン番号を示している。
FIG. 3 is an example of a circuit diagram of the printer 1-board to which wiring is to be performed. In this figure, CN1 and CN2 are connectors, ICI, IC2, and ANDI are IC chips, and small Arabic numerals placed around each electronic component indicate the bin number of each element.

この紙に描かれた回路図を基にして、次のような結線情
報を作成する。
Based on the circuit diagram drawn on this paper, create the following wiring information.

r   CN1 (+)=IC1(1)CNI  (2
)=IC2(2) CNI  (3)=AND1  (2)ICI  (1
1)=IC2(1) ICI  (10)=AND1  (1)ANDI  
(3)=IC2(3) I C2(11) =CN2 (1) Jこのように得
られた結線情報をプリント基板の自動配線装置に入力し
、この配線装置では結線情報を基にして、−層以上の配
線層を使って配線する。なお、層間の配線の接続は、ス
ルーホールを使用して短絡しないように配線する。前述
の結線情報を基にして、第4図に示すような結線図を作
成する。図中のO印は各素子のピンの位置を、・印はス
ルーホールの位置を、実線は表側配線を。
r CN1 (+)=IC1(1)CNI (2
) = IC2 (2) CNI (3) = AND1 (2) ICI (1
1) = IC2 (1) ICI (10) = AND1 (1) ANDI
(3) = IC2 (3) I C2 (11) = CN2 (1) J The wiring information obtained in this way is input to an automatic wiring device for printed circuit boards, and this wiring device uses the wiring information to calculate - Wiring using more than one wiring layer. Note that wiring between layers is connected using through holes to avoid short circuits. Based on the above-mentioned wiring information, a wiring diagram as shown in FIG. 4 is created. The O marks in the figure indicate the pin positions of each element, the * marks the through-hole positions, and the solid lines the front wiring.

点線は裏側配線を、CN1、IC1などは配置される電
子部品の名称を、長方形の部分は電子部品の位置を、そ
れぞれ示している。この結線図を実寸または変倍寸で感
光性フィルムに描画して、顕像化したプリント基板の結
線図を得る。
The dotted lines indicate the back side wiring, CN1, IC1, etc. indicate the names of the electronic components to be placed, and the rectangular portions indicate the positions of the electronic components. This wiring diagram is drawn on a photosensitive film in actual size or variable magnification to obtain a visualized wiring diagram of the printed circuit board.

前述の結線情報に基づいて結線図を作成する際、プリン
1一基板の左方向から右方向、または上方向から下方向
のように配線を進めていく方向を決める。そして、従来
のように1本の配線を最初から最後まで配線するのでは
なく、プリント基板上に搭載される例えばコネクタやI
Cチップなどの電子部品(すでに電子部品の配置位置は
決められている)のピン(接続点)の配線方向における
分布をとる。次にピン(接続点)の分布の高い位置をタ
ーゲット位置として、配線開始位置から第1のターゲッ
ト位置までの区間のそれぞれの配線をすべて行なう。つ
いで第1の接続ターゲット位置から次の第2の接続ター
ゲット位置までの区間のそれぞれの配線をすべて行ない
、この接続ターゲラ1〜位置間の接続を順次繰り返しな
がら最終の接続終了点まで配線をする。
When creating a wiring diagram based on the above-mentioned wiring information, the direction in which the wiring is to be advanced is determined, such as from the left to the right of the printer 1 board, or from the top to the bottom. Instead of wiring a single wire from start to finish as in the past, for example, connectors and
The distribution of pins (connection points) of electronic components such as C chips (the placement positions of the electronic components have already been determined) in the wiring direction is taken. Next, all wiring in the section from the wiring start position to the first target position is performed, with the position where the distribution of pins (connection points) is high as the target position. Next, all the wiring is done for each section from the first connection target position to the next second connection target position, and the wiring is made until the final connection end point by sequentially repeating the connection between the connection target 1 and the position.

なお、例えば第2の接続ターゲット位置には接続するピ
ンがなく、次の第3の接続ターゲット位置にピンがある
場合は、第2の接続ターゲット位置に仮ターゲットを設
け、第1の接続ターゲラ1〜からその仮ターゲットまで
を接続し、次の段階で仮ターゲットから第3の接続ター
ゲットまでの間を配線する。もちろん、今回目標として
いる接続ターゲット位置より手前に接続されるピン(タ
ーゲット)があれば、そこまでを配線する。
Note that, for example, if there is no pin to be connected at the second connection target position and there is a pin at the next third connection target position, a temporary target is provided at the second connection target position, and the first connection target ~ to the temporary target, and in the next step, connect the temporary target to the third connection target. Of course, if there is a pin (target) to be connected before the connection target position that we are aiming for this time, we will wire up to that point.

前述の仮ターゲツ1−を含めて、所定のターゲット位置
まで配線した後、ICチップなど電子部品を既に配線し
た方向と反対方向にすらしうる場合は、ずらす方がよい
。これは0.1インチの間に2本配線する、所謂、ピン
間2本ロジックのときに特に有効であるが、0.1イン
チ間の1本または3本以上配線する場合にも適用できる
。もちろんプリント基板の大きさに余裕がある場合には
、寄せなくてもよい。
After wiring to a predetermined target position, including the above-mentioned temporary target 1-, if it is possible to wire electronic components such as IC chips in the opposite direction to the direction in which they have already been wired, it is better to shift them. This is particularly effective when two wires are wired between 0.1 inches, so-called two-wire logic between pins, but it can also be applied when one or three or more wires are wired between 0.1 inches. Of course, if the printed circuit board has sufficient size, it is not necessary to put them together.

次に第5図を用いて、ピン間2本ロジック配線の具体例
を説明する。
Next, a specific example of two logic wiring lines between pins will be explained using FIG.

通常のICチップの1本のピンAは、4つの論理格子4
5口、ハ、二からなる(ここで論理格子とは、格子上を
配線するためにプリント基板上に仮想的に作った格子の
ことである)、同図に示すように、第n番目のターゲッ
ト位置にあるピンAから次の第(n+1)番目のターゲ
ット位置にあるピン已に配線する場合、予め決められた
配線方向Xとすると、ピンAの論理格子の右上部イから
出て、ピンBの論理格子の左下部二に入る(配線■)。
One pin A of a normal IC chip has four logic grids 4
It consists of 5 ports, C, and 2. When wiring from pin A at the target position to the pin at the next (n+1)th target position, if the wiring direction is set in advance Enter the lower left part 2 of the logic grid in B (wire ■).

この第n番目のターゲット位置と第(n+1)番目のタ
ーゲット位置との区間を通り過ぎる配線については、第
n番目のターゲット位置に仮   ゛ターゲットCを設
け、第(n+1)番目のターゲット位置に仮ターゲッl
−Dを設け、これら仮ターゲットC,D間に配線する(
配線■)。
For wiring that passes through the section between the n-th target position and the (n+1)-th target position, a temporary target C is set at the n-th target position, and a temporary target C is set at the (n+1)-th target position. l
-D and wire between these temporary targets C and D (
Wiring ■).

このように仮ターゲットから次の仮ターゲットに配線す
るとき、同じY座標を維持するのか、または全体的に上
がるとか、あるいは反対に下がるとかという方向性をも
たせることもできる。
In this way, when wiring from one temporary target to the next temporary target, it is possible to have a directionality such as whether to maintain the same Y coordinate, or to go up as a whole, or to go down on the contrary.

第(n+1)番目のターゲット位置まで配線が終了する
と、第(n+1)番目のターゲット位置にあるピンを、
配線方向Xとは反対側にできるだ゛けつめる。もちろん
、第n番目のターゲット位置と第(n+1)番目のター
ゲット位置とにある電子部品のピンが同じ部品に屈して
いる場合は、寄せることができない。その時は、第n番
目のターゲット位置にある電子部品のピンを配線方向と
反対側に寄せたとき、同時に第(n+1)番目のターゲ
ット位置にある電子部品のピンも同じ寸法だけ配線方向
と反対側に寄せておく。
When the wiring is completed to the (n+1)th target position, the pin at the (n+1)th target position is
Attach as much as possible to the opposite side of the wiring direction X. Of course, if the pins of the electronic components at the n-th target position and the (n+1)-th target position are bent to the same component, they cannot be brought together. At that time, when the pin of the electronic component at the nth target position is moved to the opposite side to the wiring direction, at the same time, the pin of the electronic component at the (n+1)th target position is also moved by the same dimension to the opposite side to the wiring direction. I'll leave it to you.

初期の電子部品の配置は、ゆったりと広げて大体の位置
に配置すればよい。
In the initial arrangement of electronic components, it is sufficient to spread them out loosely and place them in their approximate positions.

またスルーホールは、従来のものより小さいマイクロヴ
イアを使用することができる。
Through-holes also allow the use of smaller microvias than conventional ones.

〔発明の効果) 本発明は前述のような構成になっているため、配線のや
り直しがないので、高速にかつ完全に配線でき、配線作
業の効率化、数組時間の短縮化が図れる。
[Effects of the Invention] Since the present invention has the above-described configuration, there is no need to redo the wiring, so wiring can be completed quickly and completely, and the wiring work can be made more efficient and the time required for several sets can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係る自動配線装置のシステム
基本構成を説明するためのブロック図、第2図はその自
動配線装置の処理動作を説明するためのフローチャート
、第3図は一例のプリント基板の回路図、第4図はその
回路図に基づいて形成されたプリン1一基板の配線図、
第5図は配線の具体例を説明するための説明図である。 A−B・・・・・・ピン、C,D・・・・・・仮ターゲ
ット、イ、口、ハ、二・・・・・・論理格子、■、■・
・・・・・配線、X・・・・・・配線方向。 第3図 第4図 ND1
FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment of the present invention, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example. A circuit diagram of the printed circuit board, FIG. 4 is a wiring diagram of the Print 1 board formed based on the circuit diagram,
FIG. 5 is an explanatory diagram for explaining a specific example of wiring. A-B...Pin, C, D...Temporary target, A, Mouth, Ha, 2...Logic lattice, ■, ■・
...Wiring, X...Wiring direction. Figure 3 Figure 4 ND1

Claims (1)

【特許請求の範囲】[Claims] (1)配線が施される配線領域内に、それぞれの電子部
品の配置位置を決める部品配置工程と、前記配線領域の
一方向における電子部品の各接続点の分布状態を検出す
る接続点分布検出工程と、接続点の分布の高い位置をタ
ーゲット位置として、2以上の接続ターゲット位置を決
定するターゲット位置決め工程と、 前記配線領域の配線開始位置から第1の接続ターゲット
位置までの区間のそれぞれの配線をすべて行ない、次に
第1の接続ターゲット位置から次の第2の接続ターゲッ
ト位置までの区間のそれぞれの配線をすべて行なうター
ゲット配線工程とを備えていることを特徴とするプリン
ト基板の配線方法。
(1) A component placement process that determines the placement position of each electronic component within the wiring area where wiring is performed, and connection point distribution detection that detects the distribution state of each connection point of the electronic component in one direction of the wiring area. a target positioning step in which two or more connection target positions are determined by setting a position where the distribution of connection points is high as a target position; and each wiring in the section from the wiring start position to the first connection target position in the wiring area. A method for wiring a printed circuit board, comprising the steps of: performing all of the following steps, and then performing all wiring for each section from the first connection target position to the next second connection target position.
JP63030054A 1988-02-13 1988-02-13 Method for wiring printed circuit board Pending JPH01206465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63030054A JPH01206465A (en) 1988-02-13 1988-02-13 Method for wiring printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030054A JPH01206465A (en) 1988-02-13 1988-02-13 Method for wiring printed circuit board

Publications (1)

Publication Number Publication Date
JPH01206465A true JPH01206465A (en) 1989-08-18

Family

ID=12293112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030054A Pending JPH01206465A (en) 1988-02-13 1988-02-13 Method for wiring printed circuit board

Country Status (1)

Country Link
JP (1) JPH01206465A (en)

Similar Documents

Publication Publication Date Title
JPH01206465A (en) Method for wiring printed circuit board
JPH0245881A (en) Method for wiring printed wiring board
JPH06149912A (en) Device and method for converting cad/cam data
JPH02161569A (en) Method for wiring of printed board
JPH02140952A (en) Wiring method for power source of integrated circuit
JPH02222071A (en) Method and device for wiring of printed board
JP2593202B2 (en) Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment
JP3365328B2 (en) Method for automatically generating negative figures in printed wiring board CAD
JP2803800B2 (en) Wiring method for semiconductor integrated circuit device
JPH01125669A (en) Automatic wiring device for printed board
JP2992081B2 (en) Pattern creation device
JP3961621B2 (en) Printed wiring board design CAD equipment for high-frequency analog circuits
JP3131047B2 (en) Wiring test method
JPH04243485A (en) Via generating position limiting system for automatic wiring machine
CN118194807A (en) Method for automatically generating wafer ball-planting net version drawing
JP2580986B2 (en) Design processing method for printed circuit boards with surface mount components
JPH04286077A (en) Automatic arrangement design system for parts of printed wiring board
JP2000155768A (en) Wiring route display method
JP2000181948A (en) Hierarchical drawing design device
JPH033349A (en) Automatic wiring-method for semiconductor integrated circuit
JPH08287128A (en) Bus wiring system
JPS5972566A (en) Designing device of printed base board
JPH04151774A (en) Wiring method for unwired section of multilayered printed circuit board
JPH0129266B2 (en)
Ferrari Computer Aided Design (CAD) for Printed Circuits: Part 1