JPH02161569A - Method for wiring of printed board - Google Patents

Method for wiring of printed board

Info

Publication number
JPH02161569A
JPH02161569A JP63314920A JP31492088A JPH02161569A JP H02161569 A JPH02161569 A JP H02161569A JP 63314920 A JP63314920 A JP 63314920A JP 31492088 A JP31492088 A JP 31492088A JP H02161569 A JPH02161569 A JP H02161569A
Authority
JP
Japan
Prior art keywords
wiring
printed circuit
segment
connection
start point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63314920A
Other languages
Japanese (ja)
Inventor
Yoshio Yokoyama
佳雄 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP63314920A priority Critical patent/JPH02161569A/en
Publication of JPH02161569A publication Critical patent/JPH02161569A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make wiring work efficient and to shorten a design time by forming an inclined short wiring part unitedly with the formation of a wiring part at the time of connecting the connection part of a wiring not shown in a virtual logical grating on a wired board to the node of the wired board. CONSTITUTION:A start point 32 is not shown on the virtual logical grating 31 and a wiring segment 33a is the initial wiring segment having the start point 32. A wiring program is formed so that the inclined short wiring part 33b connecting the start point 32 of the initial wiring segment to the center part of a through-hole 30 is formed simultaneously with the formation of the initial wiring segment. The connecting method for the initial wiring segment having the start point can be similarly used for the connection between a final wiring segment having an end point and a node such as a through-hole.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばアナログプリント基板、デジタルプリ
ント基板、フレキシブルプリント基板ならびにハイブリ
ッドプリント基板などのプリント基板における配線方法
に係り、特に配線基板上の仮想論理格子上にのらない配
線の接続端部(スタート点またはエンド点)とスルーホ
ールの如き配線基板の接続点とを良好に接続することの
できる配線方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wiring method for printed circuit boards such as analog printed circuit boards, digital printed circuit boards, flexible printed circuit boards, and hybrid printed circuit boards, and particularly relates to a wiring method for printed circuit boards such as analog printed circuit boards, digital printed circuit boards, flexible printed circuit boards, and hybrid printed circuit boards. The present invention relates to a wiring method that allows a good connection between a connection end (start point or end point) of a wiring that does not lie on a logic lattice and a connection point of a wiring board such as a through hole.

(従来技術〕 各種電子機器が発達して、高性能化、多機能化するのに
応じて、それらに使用する各種プリント基板の回路構成
もますます複雑化、かつ多層化する傾向にある。
(Prior Art) As various electronic devices develop and become more sophisticated and multi-functional, the circuit configurations of the various printed circuit boards used therein also tend to become more complex and multilayered.

これに対応するため、従来、例えば迷路法や線分探索法
など各種の配線方法を用いてプリント基板の自動配線を
行なうことが提案されている。ところが実際には、自動
配線後に配線の一部を変更することが多々ある。この配
線の変更は、オペレータがグラフィックディスプレイ上
の表示されている複雑な配線図を見ながら一本一本手作
業で行なっているのが現状である。
In order to cope with this problem, automatic wiring of printed circuit boards has been proposed using various wiring methods such as the maze method and the line segment search method. However, in reality, part of the wiring is often changed after automatic wiring. Currently, the wiring is changed manually one by one by an operator while looking at a complicated wiring diagram displayed on a graphic display.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

この手直しの際などに、スタート点またはエンド点を含
む配線部分は、そのスタート点またはエンド点が配線基
板上の論理格子上にのってこないことがある、そのよう
な場合は、配線部分のスタート点またはエンド点とスル
ーホールとを傾斜する短い配線部分で接続する必要があ
り、特にその配線部分の長さが極めて短いことから操作
に手間がかかり、きれいな配線ができなかったり、ある
いは接続が不完全なことが多々ある。
During this modification, the start point or end point of a wiring part that includes a start point or end point may not be on the logic grid on the wiring board. It is necessary to connect the start point or end point and the through hole with a short sloping wiring section, which is particularly difficult to operate because the length of the wiring section is extremely short. There are many imperfections.

またこのようなことが生じないようにするためには、配
線を丁寧に行う必要があり、そのためにオペレータの作
業が肉体的にも精神的にも非常に苛酷になるばかりでな
く、作業能率が非常に悪いなどの欠点を有している。
In order to prevent this from happening, wiring must be done carefully, which not only makes the operator's work extremely demanding both physically and mentally, but also reduces work efficiency. It has some very bad drawbacks.

本発明の目的は、前述したような従来技術の欠点を解消
し、配線作業の効率化、設計時間の短縮化が図れるプリ
ント基板の配線方法を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board wiring method that eliminates the drawbacks of the prior art as described above, and improves the efficiency of wiring work and shortens design time.

〔課題を解決するための手段〕[Means to solve the problem]

前述の目的を達成するため、本発明は、結線情報に基づ
いて作成されてディスプレイの表示面に表示される配線
のうちで、スタート点またはエンド点が配線基板上の仮
想論理格子上にのっていない配線部分と配線基板の例え
ばスルーホールなどの接続点とを結線する際、前記スタ
ート点またはエンド点とそれに対応する前記接続点とを
接続する傾斜状短配線部分を、前記配線部分の形成時に
自動的に一体に形成されるようになっていることを特徴
とするものである。
In order to achieve the above-mentioned object, the present invention provides a method in which a start point or an end point of a wiring created based on connection information and displayed on a display surface of a display is placed on a virtual logical grid on a wiring board. When connecting a wiring part that is not connected to a connection point such as a through hole on a wiring board, a slanted short wiring part that connects the start point or end point and the corresponding connection point is formed in the wiring part. They are characterized in that they are sometimes automatically formed into one piece.

〔実施例〕〔Example〕

次に本発明の実施例に係るプリント基板の配線方法につ
いて、図面を用いて説明する。第1図は実施例に係る自
動配線装置のシステム基本構成を説明するためのブロッ
ク図、第2図はその自動配線装置の処理動作を説明する
ためのフローチャート、第3図は一例のプリント基板の
回路図、第4図はその回路図に基づいて形成されたプリ
ント基板の配線図、第5図は自動配線の具体例を説明す
るための図、第6図ないし第11図は配線の変更例を説
明するための図、第12図はスタート点を含む配線部分
とスルーホールとの自動結線を説明するための図である
Next, a wiring method for a printed circuit board according to an embodiment of the present invention will be explained using the drawings. FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example of a printed circuit board. A circuit diagram, Fig. 4 is a wiring diagram of a printed circuit board formed based on the circuit diagram, Fig. 5 is a diagram for explaining a specific example of automatic wiring, and Figs. 6 to 11 are examples of wiring changes. FIG. 12 is a diagram for explaining automatic connection between a wiring portion including a start point and a through hole.

まず第1図を用いて、CAD/CAMシステムにおける
全体の基本構成について説明する。同図に示すようにこ
のシステムは大きく分けて、中央演算処理装置1、磁気
ディスク装置や光デイスク装置などからなる記憶袋W2
、NCテープ作成装置3、自動製図機4ならびにワーク
ステーション5a、5bから主に構成されている。この
実施例の場合、ワークステーション5aが常設で、ワー
クステーション5bが増設用となっている。
First, the overall basic configuration of the CAD/CAM system will be explained using FIG. As shown in the figure, this system is roughly divided into a central processing unit 1, a storage bag W2 consisting of a magnetic disk device, an optical disk device, etc.
, an NC tape making device 3, an automatic drawing machine 4, and work stations 5a and 5b. In this embodiment, the workstation 5a is permanently installed and the workstation 5b is for expansion.

前記NCテープ作成装置3は、具体的にはキーボード6
、プリンタ7ならびに紙テープパンチャ8などから構成
されている。また前記ワークステーション5は、具体的
にはシステムコンソール9゜カラーグラフィックディス
プレイ10、デジタイザ11ならびにコマンドキー12
などから構成されている。各装置の接続関係は、同図に
示した通りである。
Specifically, the NC tape creation device 3 includes a keyboard 6
, a printer 7, a paper tape puncher 8, and the like. The workstation 5 specifically includes a system console 9, a color graphic display 10, a digitizer 11, and a command key 12.
It is composed of etc. The connection relationship of each device is as shown in the figure.

次に第2図を用いて、デジモル回路用CADシステムの
処理フローについて説明する。まずステップ(以下、S
と略記する。)1において、設計されるべき全体の論理
回路図が作成される6次にこの論理回路を複数のプリン
ト基板上に分けて実現するため、S2で論理分割が行な
われ、これに基づいてS3で各プリント基板毎に部分論
理回路図が作成される。
Next, the processing flow of the DigiMole circuit CAD system will be explained using FIG. First, step (hereinafter, S
It is abbreviated as ) In 1, the entire logic circuit diagram to be designed is created. 6 Next, in order to realize this logic circuit by dividing it onto multiple printed circuit boards, logic division is performed in S2, and based on this, in S3. A partial logic circuit diagram is created for each printed circuit board.

次に84において、論理回路がゲートレベルで記述され
ていると、これらを対応するICチップに割付けるため
のゲート割付けを行なう。その後S5において、ゲート
割付けされたICチップ(パッケージ)をプリント基板
上に配置、固定する。この部品配置は後の配線設計の容
易さに大きく影響するため、グラフィックディスプレイ
を用いて会話形の配置設計がなされる。
Next, at 84, if the logic circuits are described at the gate level, gate assignment is performed to assign them to corresponding IC chips. Thereafter, in S5, the IC chip (package) to which the gate has been assigned is placed and fixed on the printed circuit board. Since this component placement greatly affects the ease of later wiring design, interactive layout design is performed using a graphic display.

前述のゲート割付けの段階ではICチップ(パッケージ
)の相対的な位置関係が決定されていないため、部品内
のゲートの割付けは決められていない。そこで86の部
品配置が終了した後に、各ICチップ(パッケージ)内
のゲート位置を決定して、ICチップ(パッケージ)内
のピン割付けを行なう (S6)。
At the gate allocation stage described above, the relative positional relationship of the IC chips (packages) has not been determined, so the allocation of gates within the component has not been determined. After 86 component placements are completed, gate positions within each IC chip (package) are determined and pin assignments within the IC chip (package) are performed (S6).

次に87において、配線設計を行なう。これの詳細な動
作は後で説明するため、ここではその配線動作の説明は
省略する。自動配線による設計に関する限りではほとん
ど配線ミスは生じないが、自動配線後にグラフィックデ
ィスプレイを用いて配線の修正(変更)を行なう際、人
手によるためミス混入の可能性がある。そのためS8に
おいて、例えば配線間の短絡、開放故障の検査、ならび
にパターン間の間隔チエツクを行なう。そして最後に8
9において、アートワークデータを作成し、これから論
理情報を抽出し、それと入力論理情報のつき合せを行な
う。
Next, in 87, wiring design is performed. Since the detailed operation will be explained later, the explanation of the wiring operation will be omitted here. As far as designing by automatic wiring is concerned, there are almost no wiring mistakes, but when wiring is corrected (changed) using a graphic display after automatic wiring, there is a possibility that mistakes may be made because it is done manually. For this reason, in S8, for example, inspection for short circuits and open failures between wirings, and checking the spacing between patterns are performed. and finally 8
In step 9, artwork data is created, logical information is extracted from it, and it is matched with input logical information.

次に自動配線方法の具体例について説明する。Next, a specific example of the automatic wiring method will be explained.

第3図は、配線しようとするプリント基板の回路図の一
例である。この図においてCNI、CN2はコネクタ、
ICI、IC2ならびにANDIはICチップで、各電
子部品の周囲に付した小さいアラビア数字は各素子のピ
ン番号を示している。
FIG. 3 is an example of a circuit diagram of a printed circuit board to which wiring is to be performed. In this figure, CNI and CN2 are connectors,
ICI, IC2, and ANDI are IC chips, and small Arabic numerals placed around each electronic component indicate the pin number of each element.

この紙に描かれた回路図を基にして、次のような結線情
報を作成する。
Based on the circuit diagram drawn on this paper, create the following wiring information.

r    CNI  (1)=IC1(1)CNI  
(2)=IC2(2) CNI  (3)=AND1  (2)IC1(11)
=IC2(1) ICI  (10)=AND1  (1)ANDI  
(3):IC2(3) IC2(11)=CN2  (1)J このように得られた結線情報をプリント基板の自動配線
装置に入力し、この配線装置では結線情報を基にして、
−層以上の配線層を使って配線する。なお、層間の配線
の接続は、スルーホールを使用して短絡しないように配
線する。前述の結線情報を基にして、第4図に示すよう
な結線図を作成する。図中の0印は各素子のピンの位置
を、・印はスルーホールの位置を、実線は表側配線を、
点線は裏側配線を、CNI、IC1などは配置される電
子部品の名称を、長方形の部分は電子部品の位置を、そ
れぞれ示している。この結線図を実寸または変倍寸で感
光性フィルムに描画して、顕像化したプリント基板の結
線図を得る。
r CNI (1) = IC1 (1) CNI
(2)=IC2(2) CNI (3)=AND1 (2)IC1(11)
=IC2(1) ICI(10)=AND1(1)ANDI
(3): IC2 (3) IC2 (11) = CN2 (1) J The wiring information obtained in this way is input to an automatic wiring device for printed circuit boards, and based on the wiring information, this wiring device
- Wire using wiring layers higher than the wiring layer. Note that wiring between layers is connected using through holes to avoid short circuits. Based on the above-mentioned wiring information, a wiring diagram as shown in FIG. 4 is created. The 0 mark in the figure indicates the position of the pin of each element, the mark ・ indicates the position of the through hole, and the solid line indicates the front side wiring.
The dotted lines indicate the backside wiring, CNI, IC1, etc. indicate the names of the electronic components to be placed, and the rectangular portions indicate the positions of the electronic components. This wiring diagram is drawn on a photosensitive film in actual size or variable magnification to obtain a visualized wiring diagram of the printed circuit board.

前述の結線情報に基づいて結線図を作成する際、プリン
ト基板の左方向から右方向、または上方向から下方向の
ように配線を進めていく方向を決める。そして、従来の
ように1本の配線を最初から最後まで配線するのではな
く、プリント基板上に搭載される例えばコネクタやIC
チップなどの電子部品(すでに電子部品の配置位置は決
められている)のピン(接続点)の配線方向における分
布をとる。次にピン(接続点)の分布の高い位置をター
ゲット位置として、配線開始位置から第1のターゲット
位置までの区間のそれぞれの配線をすべて行なう。つい
で第1の接続ターゲット位置から次の第2の接続ターゲ
ット位置までの区間のそれぞれの配線をすべて行ない、
この接続ターゲット位置間の接続を順次繰り返しながら
最終の接続終了点まで配線をする。
When creating a wiring diagram based on the above-mentioned wiring information, decide the direction in which the wiring should proceed, such as from the left to the right of the printed circuit board, or from the top to the bottom. And instead of wiring a single wire from beginning to end as in the past, for example, connectors and ICs mounted on printed circuit boards.
The distribution of pins (connection points) of electronic components such as chips (the placement positions of the electronic components have already been determined) in the wiring direction is taken. Next, all wiring in the section from the wiring start position to the first target position is performed, with the position where the distribution of pins (connection points) is high as the target position. Next, perform all wiring for each section from the first connection target position to the next second connection target position,
Wiring is carried out by sequentially repeating the connection between the connection target positions until the final connection end point.

なお1例えば第2の接続ターゲット位置には接続するピ
ンがなく、次の第3の接続ターゲット位置にピンがある
場合は、第2の接続ターゲット位置に仮ターゲットを設
け、第1の接続ターゲットからその仮ターゲットまでを
接続し2次の段階で仮ターゲットから第3の接続ターゲ
ットまでの間を配線する。もちろん、今回目標としてい
る接続ターゲット位置より手前に接続されるピン(ター
ゲット)があれば、そこまでを配線する。
Note 1: For example, if there is no pin to connect at the second connection target position, but there is a pin at the next third connection target position, a temporary target is provided at the second connection target position, and the connection is made from the first connection target. The temporary target is connected, and in the secondary stage, wiring is performed between the temporary target and the third connection target. Of course, if there is a pin (target) to be connected before the connection target position that we are aiming for this time, we will wire up to that point.

前述の仮ターゲットを含めて、所定のターゲット位置ま
で配線した後、ICチップなど電子部品を既に配線した
方向と反対方向にずらしうる場合は、ずらす方がよい。
After wiring including the above-mentioned temporary target to a predetermined target position, if it is possible to shift electronic components such as IC chips in the opposite direction to the direction in which they have already been wired, it is better to shift them.

これは0.1インチの間に2本配線する。所謂、ピン間
2本ロジックのときに特に有効であるが、0.1インチ
間の1本または3本以上配線する場合にも適用できる。
For this, two wires are wired between 0.1 inches. This is particularly effective in the case of so-called two-wire logic between pins, but it can also be applied to cases where one or three or more wires are wired between 0.1 inches.

もちろんプリント基板の大きさに余裕がある場合には、
寄せなくてもよい。
Of course, if there is enough space for the printed circuit board,
You don't have to send it.

次に第5図を用いて、ビン間2本ロジック配線の具体例
を説明する。
Next, a specific example of two logic wiring lines between bins will be explained using FIG.

通常のICチップの1本のピンAは、4つの仮想論理格
子領域イ、口、ハ、二からなる(ここで仮想論理格子と
は、プリント基板上に仮想的に作つた格子のことである
6同図に示すように、第n番目のターゲット位置にある
ピンAから次の第(n+1)番目のターゲット位置にあ
るピンBに配線する場合、予め決められた配線方向をX
とすると、ピンAの論理格子領域の右上部イから出て、
ピンBの論理格子領域の左下部二に入る(配線I)。こ
の第n番目のターゲット位置と第(n+1)番目のター
ゲット位置との区間を通り通る配線については、第n番
目のターゲット位置に仮ターゲットCを設け、第(n+
1)番目のターゲット位置に仮ターゲットDを設け、こ
れら仮ターゲットC,D間に配線する(配線■)。
One pin A of a normal IC chip consists of four virtual logic lattice areas A, 2, 2 (here, a virtual logic lattice is a lattice virtually created on a printed circuit board). 6 As shown in the figure, when wiring from pin A at the nth target position to pin B at the next (n+1)th target position, the predetermined wiring direction is
Then, it comes out from the upper right part A of the logic lattice area of pin A,
It enters the lower left corner of the logic grid area of pin B (wire I). Regarding the wiring that passes through the section between the n-th target position and the (n+1)-th target position, a temporary target C is provided at the n-th target position, and a temporary target C is provided at the n-th target position.
1) A temporary target D is provided at the th target position, and wiring is established between these temporary targets C and D (wiring ■).

このように仮ターゲットから次の仮ターゲットに配線す
るとき、同じY座標を維持するのか、または全体的に上
がるとか、あるいは反対に下がるとかという方向性をも
たせることもできる。
In this way, when wiring from one temporary target to the next temporary target, it is possible to have a directionality such as whether to maintain the same Y coordinate, or to go up as a whole, or to go down on the contrary.

第(n+1)番目のターゲット位置まで配線が終了する
と、第(n+1)番目のターゲット位置にあるピンを、
配線方向Xとは反対側にできるだけつめる。もちろん、
第n番目のターゲット位置と第(n+1)番目のターゲ
ット位置とにある電子部品のピンが同じ部品に属してい
る場合は、寄せることができない。その時は、第n番目
のターゲット位置にある電子部品のピンを配線方向と反
対側に寄せたとき、同時に第(n+1)番目のターゲッ
ト位置にある電子部品のピンも同じ寸法だけ配線方向と
反対側に寄せておく。
When the wiring is completed to the (n+1)th target position, the pin at the (n+1)th target position is
Pack it as much as possible on the side opposite to the wiring direction X. of course,
If the pins of electronic components at the n-th target position and the (n+1)-th target position belong to the same component, they cannot be brought together. At that time, when the pin of the electronic component at the nth target position is moved to the opposite side to the wiring direction, at the same time, the pin of the electronic component at the (n+1)th target position is also moved by the same dimension to the opposite side to the wiring direction. I'll leave it to you.

初期の電子部品の配置は、ゆったりと広げて大体の位置
に配置すればよい。
In the initial arrangement of electronic components, it is sufficient to spread them out loosely and place them in their approximate positions.

またスルーホールは、従来のものより小さいマイクロヴ
イアを使用することができる。
Through-holes also allow the use of smaller microvias than conventional ones.

第12図は、本発明の実施例に係るスタート点を含んだ
配線部分とスルーホールとの自動結線を説明するための
図である。
FIG. 12 is a diagram for explaining automatic connection between a wiring portion including a starting point and a through hole according to an embodiment of the present invention.

この第12図において30はスルーホール、31は配線
操作のために仮想的に作った論理格子、32は図に示す
ように仮想論理格子31上にのっていないスタート点、
33aはこのスタート点32を有する最初の配線セグメ
ントで、この最初の配線セグメント33aを形成すると
きそれのスタート点32とスルーホール30の中心点と
を接続する傾斜状短配線部分33bが同時に形成される
ような配線プログラムになっている。
In this FIG. 12, 30 is a through hole, 31 is a logical lattice virtually created for wiring operation, 32 is a starting point that is not on the virtual logical lattice 31 as shown in the figure,
33a is the first wiring segment having this starting point 32, and when forming this first wiring segment 33a, an inclined short wiring portion 33b connecting the starting point 32 and the center point of the through hole 30 is formed at the same time. The wiring program looks like this.

この傾斜状短配線部分33bの傾斜角度は、でき上がり
のきれいな配線にするためには例えば45度が適当であ
るが、必要に応じてこの傾斜角度を変更することは可能
である。
The appropriate inclination angle of the inclined short wiring portion 33b is, for example, 45 degrees in order to obtain a neatly finished wiring, but it is possible to change this inclination angle as necessary.

なお、第12図に示す実施例ではスタート点を有する最
初の配線セグメントの場合について説明したが、エンド
点を有する最後の配線セグメントとスルーホールなどの
接続点との結線の場合にも前述の結線方法が使用される
ことは説明するまでもない。
In addition, in the embodiment shown in FIG. 12, the case of the first wiring segment having a start point has been explained, but the above-mentioned wiring also applies in the case of connection between the last wiring segment having an end point and a connection point such as a through hole. The method used is self-explanatory.

次に配線の変更について具体的に第6図ないし第11図
を用いて説明する。
Next, changes in wiring will be specifically explained using FIGS. 6 to 11.

自動配線によって第6図の如き配線図が得られたとする
。同図において20は結線されるICチップ、21はそ
のICチップ20の接続ピン、22はICチップ20な
どの電子部品をそれぞれ接続する配線で1図面では複雑
な図示を避るため少数本しか記載していないが、実際に
は電子部品間には多数の配線22が引かれている。23
は、グラフィックディスプレイの表示面上にある交軸式
のカーソルである。
Assume that a wiring diagram as shown in FIG. 6 is obtained by automatic wiring. In the figure, 20 is an IC chip to be connected, 21 is a connection pin of the IC chip 20, and 22 is a wiring that connects each electronic component such as the IC chip 20. Only a few lines are shown in one drawing to avoid complicated illustrations. Although this is not the case, a large number of wires 22 are actually drawn between the electronic components. 23
is a cross-axis cursor on the display surface of a graphics display.

この第6図の配線図において、多数の配線22のなかで
配線22−1の線分22−1aの位置を変更する場合に
ついて説明する。
In the wiring diagram of FIG. 6, a case will be described in which the position of the line segment 22-1a of the wiring 22-1 among the many wirings 22 is changed.

この変更すべき線分22−1aは高密度配線領域内に位
置しており、他の配線の一部と近接した状態になってい
る。この線分をカーソル23で直接にホールドできれば
よいが、線分22−1aの付近が高密度配線領域である
から、誤操作によっであるいはカーソル23の位置精度
が悪いために、他の配線22をホールドしてしまう恐れ
がある。
This line segment 22-1a to be changed is located in a high-density wiring area and is in close proximity to a portion of other wiring. It would be fine if this line segment could be held directly with the cursor 23, but since the vicinity of the line segment 22-1a is a high-density wiring area, other wiring 22 may be held due to incorrect operation or poor positioning accuracy of the cursor 23. There is a risk of holding.

このように変更の必要がない配線22をホールドしてし
まい、そのまま変更すると誤った配線となり、またホー
ルドをしなおすのに時間がかかつてしまう。
In this way, if the wiring 22 that does not need to be changed is held and changed, the wiring becomes incorrect, and it takes time to hold the wiring again.

そこで本発明では、この高密度配線領域での線分22−
1aの直接のホールドは行なわず、第7図に示すように
第1のステップとして、配線変更の対象となっている配
線22−1のうちで、他の配線と離れている、換言すれ
ば配線密度の低い領域に位置している線分22−1b 
(易ホールド線分)を選択して、その線分(易ホールド
線分)22−1b上にカーソル23を移動し、線分22
−tbを仮ホールドする。このようにしてホールドされ
た線分22−1bは、表示色が他の線分より異なり(図
面では、ホールドされた状態を太線で描くことにより表
示色が異なることを示している。)、オペレータはこれ
によってホールドした線分の確認が容易にできる。
Therefore, in the present invention, the line segment 22-
1a is not directly held, and as a first step, as shown in FIG. Line segment 22-1b located in a low density area
(easy hold line segment), move the cursor 23 onto the line segment (easy hold line segment) 22-1b, and
-Temporarily hold tb. The line segment 22-1b held in this way has a different display color than other line segments (in the drawing, the held state is drawn with a thick line to indicate that the display color is different), and the operator This allows you to easily check the held line segment.

次に第2のステップとして、第8図に示すように、カー
ソル23を本来変更すべき線分22−1aの近くまたは
その線上に移動する。そうすれば前にホールドされた線
分22−1bの仮ホールド信号に基づいて、線分22−
1bと同一線上にある線分22−!−1aが自動的にホ
ールドされ、今度は当該線分22−1aの表示色が変わ
り(図面では、ホールドされた状態を太線で描いている
。)、本ホールドされたことが容易に確認できる。
Next, as a second step, as shown in FIG. 8, the cursor 23 is moved near or on the line segment 22-1a to be changed. Then, based on the temporary hold signal of the previously held line segment 22-1b, the line segment 22-
Line segment 22-! which is on the same line as 1b! -1a is automatically held, and this time the display color of the line segment 22-1a changes (in the drawing, the held state is drawn with a thick line), making it easy to confirm that the line segment 22-1a is actually held.

次に第3のステップとして、この本ホールドされた状態
で第9図に示すように、今度はカーソル23を他の配線
密度の低い領域に移動して、斜め線分22−1 cを引
き、ついで第10図に示すようにカーソル23の移動に
よって垂直線分22−1dを引き、しかる後に第11図
に示すように斜め線分1l−1eを引いて結線すること
によって所望の配線変更を終了する。
Next, as a third step, as shown in FIG. 9 in this held state, move the cursor 23 to another area with low wiring density and draw a diagonal line segment 22-1 c. Next, as shown in FIG. 10, by moving the cursor 23, a vertical line segment 22-1d is drawn, and then, as shown in FIG. 11, a diagonal line segment 1l-1e is drawn and connected to complete the desired wiring change. do.

なお、この変更例では同一平面上で配線を変更する場合
について説明したが、例えばプリント基板の一方の面か
ら他方の面に配線変更する場合にも適用することができ
る。
Although this modification example has been described with respect to the case where the wiring is changed on the same plane, the present invention can also be applied, for example, to the case where the wiring is changed from one side of the printed circuit board to the other side.

また、前述のようにスタート点を有する最初の配線セグ
メント、またはエンド点を有する最後の配線セグメント
の配線位置を変更する場合には、その配線セグメントを
ホールドすると傾斜状短配線部分も一諸にホールドされ
る方法をとれば、変更作業がより簡便でかつ正確に行な
われる。
Additionally, when changing the wiring position of the first wiring segment with a start point or the last wiring segment with an end point as described above, holding that wiring segment also holds the slanted short wiring part. If you use this method, the modification work will be easier and more accurate.

〔発明の効果) 本発明は前述のような構成になっているため、配線作業
が非常に簡便に行なわれ、配線状態がきれいで、しかも
配線作業の効率化、設計時間の短縮化が図れる。
[Effects of the Invention] Since the present invention has the above-described configuration, the wiring work can be performed very easily, the wiring state is clean, and the wiring work can be made more efficient and the design time can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係る自動配線装置のシステム
基本構成を説明するためのブロック図、第2図はその自
動配線装置の処理動作を説明するためのフローチャート
、第3図は一例のプリント基板の回路図、第4図はその
回路図に基づいて形成されたプリント基板の配線図、第
5図は自動配線の具体例を説明するための説明図、第6
図、第7図、第8図、第9図、第10図ならびに第11
図は配線の変更例を説明するための説明図、第12図は
最初の配線セグメントのスタート点とスルーホールとの
自動結線を説明するための図である。 メント、33b・・・・・・傾斜状短配線部分。 30・・・・・・スルーホール、31・・・・・・仮想
論理格子。 32・・・・・・スタート点、33a・・・・・・最初
の配線セグ第 図 第4 図 ND1 第 図 第 図 U 第 図 第 図 第 図 第11図 第10図 2゜ 2゜ 第12 図
FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment of the present invention, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example. A circuit diagram of a printed circuit board, FIG. 4 is a wiring diagram of a printed circuit board formed based on the circuit diagram, FIG. 5 is an explanatory diagram for explaining a specific example of automatic wiring, and FIG.
Figures 7, 8, 9, 10 and 11
The figure is an explanatory diagram for explaining an example of changing the wiring, and FIG. 12 is a diagram for explaining automatic connection between the starting point of the first wiring segment and the through hole. ment, 33b...Slanted short wiring part. 30...Through hole, 31...Virtual logical lattice. 32... Start point, 33a... First wiring segment Fig. 4 Fig. ND1 Fig. Fig. U Fig. Fig. Fig. 11 Fig. 10 Fig. 2゜2゜ No. 12 figure

Claims (1)

【特許請求の範囲】[Claims] 結線情報に基づいて作成されてディスプレイの表示面に
表示される配線パターンのうちで、配線のスタート点ま
たはエンド点が配線基板上の仮想論理格子上にのつてい
ない配線部分を配線基板の接続点と結線する際、前記ス
タート点またはエンド点とそれに対応する前記接続点と
を接続する傾斜状短配線部分を、前記配線部分の形成時
に自動的に一体に形成されるようになつていることを特
徴とするプリント基板の配線方法。
Among the wiring patterns created based on the connection information and displayed on the display surface of the display, the wiring part where the start point or end point of the wiring does not lie on the virtual logic grid on the wiring board can be connected to the wiring board. When connecting a point, an inclined short wiring portion connecting the start point or end point and the corresponding connection point is automatically formed integrally when forming the wiring portion. A printed circuit board wiring method characterized by:
JP63314920A 1988-12-15 1988-12-15 Method for wiring of printed board Pending JPH02161569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63314920A JPH02161569A (en) 1988-12-15 1988-12-15 Method for wiring of printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63314920A JPH02161569A (en) 1988-12-15 1988-12-15 Method for wiring of printed board

Publications (1)

Publication Number Publication Date
JPH02161569A true JPH02161569A (en) 1990-06-21

Family

ID=18059237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63314920A Pending JPH02161569A (en) 1988-12-15 1988-12-15 Method for wiring of printed board

Country Status (1)

Country Link
JP (1) JPH02161569A (en)

Similar Documents

Publication Publication Date Title
US5095511A (en) Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance
KR970063709A (en) Layout input device and method and layout verification device and method
JPH0245881A (en) Method for wiring printed wiring board
US5406498A (en) Floor-planning system for predetermining a layout for a PCB or an LSI based on a block diagram
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
JPH06149912A (en) Device and method for converting cad/cam data
JPH02161569A (en) Method for wiring of printed board
JPH11143917A (en) Check device and method for printed board
JPH01206465A (en) Method for wiring printed circuit board
JP3186667B2 (en) Inspection terminal position determination device, inspection terminal position determination method, and recording medium recording inspection terminal position determination program
JPH02222071A (en) Method and device for wiring of printed board
JP2593202B2 (en) Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
Nishioka et al. A minicomputerized automatic layout system for two-layer printed wiring boards
JP3087669B2 (en) Design support system for semiconductor integrated circuits
JPH01125669A (en) Automatic wiring device for printed board
Atiyah et al. Practical Layout of Printed Circuit Boards Using Inter-Active Graphics
JP3796815B2 (en) Inner layer substrate and design device thereof
JPH04138574A (en) Device for displaying circuit information
JPH087759B2 (en) Automatic component placement processing method
JP3961621B2 (en) Printed wiring board design CAD equipment for high-frequency analog circuits
JP2000155768A (en) Wiring route display method
JPS60218896A (en) Wiring crosstalk observing device
Caulcutt et al. CAD postprocessing-how to increase quality in board manufacturing
JPS63311576A (en) Parts arranging plan implementing device