JP3087669B2 - Design support system for semiconductor integrated circuits - Google Patents

Design support system for semiconductor integrated circuits

Info

Publication number
JP3087669B2
JP3087669B2 JP08330524A JP33052496A JP3087669B2 JP 3087669 B2 JP3087669 B2 JP 3087669B2 JP 08330524 A JP08330524 A JP 08330524A JP 33052496 A JP33052496 A JP 33052496A JP 3087669 B2 JP3087669 B2 JP 3087669B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit board
display
substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08330524A
Other languages
Japanese (ja)
Other versions
JPH10171856A (en
Inventor
薫 岡崎
康弘 田中
昌彦 豊永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP08330524A priority Critical patent/JP3087669B2/en
Publication of JPH10171856A publication Critical patent/JPH10171856A/en
Application granted granted Critical
Publication of JP3087669B2 publication Critical patent/JP3087669B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路の設
計を支援するための装置に関するものであり、特にフロ
アプラン設計やレイアウト設計に用いられる設計支援装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for supporting the design of a semiconductor integrated circuit, and more particularly to a design support device used for floor plan design and layout design.

【0002】[0002]

【従来の技術】まず、本発明の対象となる半導体集積回
路であるマルチチップモジュールに関する技術に関して
説明を行なう。
2. Description of the Related Art First, a technique related to a multichip module which is a semiconductor integrated circuit to which the present invention is applied will be described.

【0003】単一のLSIの構成による高密度、高性能
を目指す設計技術とは別に、高密度、高性能をLSI半
導体回路の実装方法で実現する先行技術が提案されてき
ている。特にマルチチップモジュールと称する半導体製
造技術は、小型実装、機器の軽量化、回路特性の改善の
面で従来のプリント基板に比べて優れた特徴を持ち、回
路性能の向上、実装密度の向上を計っている。現在主流
となる2つの実現方法について簡単に説明する。
[0003] In addition to a design technique aiming at high density and high performance by the configuration of a single LSI, there has been proposed a prior art which realizes high density and high performance by an LSI semiconductor circuit mounting method. In particular, semiconductor manufacturing technology called multi-chip modules has features that are superior to conventional printed circuit boards in terms of small packaging, lighter equipment, and improved circuit characteristics, and is intended to improve circuit performance and packaging density. ing. A brief description of the two mainstream realization methods will now be given.

【0004】(1)MCM−D(デポジット法):薄膜
基板を連続的にデポジットしていき、最終的には半導体
LSIチップがアセンブルされテストして完成する。
(1) MCM-D (deposit method): A thin-film substrate is continuously deposited, and finally, a semiconductor LSI chip is assembled and tested to be completed.

【0005】(2)MCM−L(積層法):薄膜基板を
並行してデポジットしていき、最終的には半導体LSI
チップがアセンブルされ、同基板を重ね合わせて完成す
る。しかしながら、上述したMCM技術には、次のよう
な問題がある。
(2) MCM-L (stacking method): A thin film substrate is deposited in parallel, and finally a semiconductor LSI
Chips are assembled, and the substrates are overlaid to complete. However, the above-mentioned MCM technology has the following problems.

【0006】(1)MCMの基板製造コストが高くな
る。 (2)回路の大規模化により、MCMの基板製造期間、
特定用途LSIの製造期間が長期化する。
(1) The substrate manufacturing cost of the MCM increases. (2) Due to the large scale of the circuit, the MCM substrate manufacturing period,
The manufacturing period of the special-purpose LSI is prolonged.

【0007】そこで近年、より低コスト化を計るため
に、プリント基板実装の微細加工技術が進み、MCM−
Lをさらに発展させた実装方法として、複数のLSIチ
ップのパッド上にボール状のはんだや金の端子を配して
面接触させる実装方法COC(チップオンチップ)法が
提案されている。これは、上述したMCM用の基板をL
SI上で行なうため、コストの低下に役立つ。
In recent years, in order to further reduce costs, fine processing technology for mounting on printed circuit boards has been advanced, and MCM-
As a mounting method that further develops L, a mounting method COC (chip-on-chip) method in which ball-shaped solder or gold terminals are arranged on pads of a plurality of LSI chips and brought into surface contact with each other has been proposed. This is because the above-mentioned substrate for MCM is L
Since it is performed on the SI, it helps to reduce the cost.

【0008】次に、半導体集積回路のフロアプラン設計
やレイアウト設計を対話的に行なうための設計支援装置
について説明する。従来の設計支援装置のハードウエア
構成の一例を図22に示す。記憶装置2202に半導体
集積回路を構成する各機能ブロックの形状情報や機能情
報などの情報と機能ブロック間の接続情報などが記憶さ
れており、制御装置2204によって表示装置2203
にフロアプラン図やレイアウト図等が表示される。設計
者はこの表示画面を見ながら入力装置2201からの作
業により機能ブロックの配置位置や形状、機能ブロック
間の配線の経路などを決定する。
Next, a design support apparatus for interactively performing a floor plan design and a layout design of a semiconductor integrated circuit will be described. FIG. 22 shows an example of a hardware configuration of a conventional design support apparatus. Information such as shape information and function information of each function block constituting the semiconductor integrated circuit and connection information between the function blocks are stored in the storage device 2202, and the control device 2204 displays the display device 2203.
, A floor plan diagram, a layout diagram, and the like are displayed. The designer determines the arrangement position and shape of the functional blocks, the wiring route between the functional blocks, and the like by working from the input device 2201 while looking at the display screen.

【0009】この従来の設計支援装置を用いて前記CO
C型の2個のLSIチップから成るマルチチップモジュ
ールを設計する方法は、これを構成する半導体集積回路
基板の各々を単独に設計した後これらを重ね合わせる
が、この際、設計制約や設計仕様に合わせるために、設
計者は試行錯誤的に各基板の設計を複数回繰り返してい
る。この設計の流れの例を図23に示す。
[0009] Using this conventional design support apparatus, the CO
A method of designing a multi-chip module composed of two C-type LSI chips is to design each of the semiconductor integrated circuit boards constituting the chip independently and then superimpose them. To match, the designer repeats the design of each board a plurality of times by trial and error. FIG. 23 shows an example of the flow of this design.

【0010】ステップ2301でマルチチップモジュー
ルを構成する第1の集積回路基板の設計を行い、ステッ
プ2302でその設計結果が、面積や速度、消費電力等
の設計制約条件に適合しているかを確認し、適合してい
なければ再度ステップ2301に戻る。ステップ230
3で第2の集積回路基板を設計し、ステップ2304で
その設計結果が設計制約条件に適合しているかを確認
し、適合していない場合、ステップ2305で先に設計
が完了している第1の設計回路基板の構成の変更も含ん
だ該マルチチップモジュールの機能ブロックの再配置を
行う必要性を検討し、この変更が必要である場合は、再
度2301から設計をやり直す。第2の集積回路基板の
みの修正で良い場合は、ステップ2303から再度実行
する。そして該両基板の設計が完了した後、ステップ2
306でこれらを張り合わせるための位置合わせの情報
を生成するが、この位置合わせで該基板間で配線遅延等
の設計制約条件に適合するかをステップ2307で判断
し、適合していなければステップ2308の判断でステ
ップ2306を再度やり直すか、あるいはステップ23
09の判断で、ステップ2303からやり直すか、もし
くはステップ2301からやり直す。
In step 2301, a first integrated circuit board constituting a multi-chip module is designed, and in step 2302, it is confirmed whether the design result conforms to design constraints such as area, speed, and power consumption. If not, the process returns to step 2301 again. Step 230
In step 3304, a second integrated circuit board is designed. In step 2304, it is checked whether the design result conforms to the design constraint conditions. If not, in step 2305, the first completed design is completed. The necessity of rearranging the functional blocks of the multi-chip module including the change of the configuration of the design circuit board is examined. If this change is necessary, the design is started again from 2301. If it is sufficient to correct only the second integrated circuit board, the process is repeated from step 2303. After the design of both substrates is completed, Step 2
In step 306, alignment information for bonding these is generated. In step 2307, it is determined whether the alignment satisfies design constraints such as wiring delay between the substrates. Step 2306 is re-performed according to the judgment of
In the judgment of 09, the processing is restarted from step 2303 or from step 2301.

【0011】この様に、マルチチップモジュールの設計
では、関連し合った2つの集積回路基板を相互に考慮し
ながら設計を進めて行かねばならないため、場合によっ
ては頻繁な設計のやり直しが発生する。これを効率的に
進めるためには、一方の集積回路基板の設計の際に、他
方の設計内容を即座に反映できる設計支援装置が不可欠
である。
As described above, in designing a multi-chip module, it is necessary to proceed with the design while considering two related integrated circuit boards with each other, so that frequent re-design may occur in some cases. In order to efficiently carry out this, a design support device that can immediately reflect the design details of the other integrated circuit board when designing it is indispensable.

【0012】尚、この例では前期設計回路基板同士を貼
り合わせる位置合わせを各々の設計後に行う例で示した
が、例えこの位置合わせを最初に決め、その後に前期各
設計回路基板の設計を行ったとしても、この設計の結果
に応じた機能ブロックの移動等を行えば基板サイズが変
わり、再度位置合わせからやり直すことになる。このよ
うに、位置合わせと個々の基板設計のいずれから行って
も頻繁な設計のやり直しは発生し得る。
In this example, an example has been described in which the positioning for bonding the designed circuit boards to each other is performed after each design. However, for example, this positioning is determined first, and thereafter, each designed circuit board is designed. Even if the function blocks are moved according to the result of this design, the board size changes, and the alignment is started again. As described above, frequent re-designing may occur regardless of the alignment or the individual substrate design.

【0013】複数の回路基板から構成される装置の設計
を効率化するための設計支援装置は、プリント基板設計
の分野で幾つか提案されている。例えば表示装置220
3上で2つの設計画面を重ね合わせる方法として、表示
装置2203上にタブレットの画面とそれに搭載される
図面の画面とを重ね合わせて表示させる方法(特開平4
−319775号公報)や、表示装置2203上の2つ
の画面(ウィンドウ)を重ね合わせる際、一方のウィン
ドウを透過的に表示する方法(特開平4−258995
号公報)等が提案されている。また表示装置2203上
に複数の画面を表示して設計する方法として、表示装置
2203上にプリント基板図と回路図を相互に関連付け
て同時に表示する方法(特開平4−175879号公
報)等が提案されている。また設計制約を評価する方法
として、回路基板内での配線等の設計ルールをチェック
する方法(特開平3−212769号公報,特開平5−
28211号公報)や表示装置2203上に回路基板を
表示する際、配線数等の制約に基づいて制約違反となる
配線の色を他と変えて表示する方法(特開平5−736
33号公報)、等が提案されている。
Several design support devices for improving the efficiency of designing a device composed of a plurality of circuit boards have been proposed in the field of printed circuit board design. For example, the display device 220
As a method of superimposing two design screens on the screen 3, a method of superimposing and displaying a screen of a tablet and a screen of a drawing mounted thereon on the display device 2203 (Japanese Patent Laid-Open No.
JP-A-319775) and a method of transparently displaying one window when two screens (windows) on the display device 2203 are overlapped (Japanese Patent Laid-Open No. 4-258959).
And the like have been proposed. As a method of displaying and designing a plurality of screens on the display device 2203, a method of simultaneously displaying a printed circuit board diagram and a circuit diagram on the display device 2203 in association with each other (Japanese Patent Application Laid-Open No. 4-175879) is proposed. Have been. As a method of evaluating design constraints, a method of checking design rules such as wiring in a circuit board (Japanese Patent Application Laid-Open Nos. 3-212770 and 5-205).
No. 28211) and a method of displaying a circuit board on the display device 2203 by changing the color of the wiring that violates the restriction based on the restriction on the number of wirings or the like (Japanese Patent Laid-Open No. 5-736).
No. 33), and the like.

【0014】しかしながら、こうした従来の設計支援装
置を用いても、構成が複雑な複数の集積回路基板の同時
設計が要求されるCOC型のマルチチップモジュールの
設計においては、効果的な適用ができない。例えば、特
開平4−258995号公報のような2つのウィンドウ
を単純に重ね合わせる方法も、全ての部品が透過的に表
示されるため却って視覚的に複雑となり、設計の効率化
は図れない。また、同じ種類の設計データを相互に関係
付けながら編集作業が行える装置については提案されて
いない。また、マルチチップモジュールに特徴的な基板
間の設計制約条件をチェックする装置についても提案さ
れていない。このため前記した設計支援装置を活用した
としても該マルチチップモジュールの設計の効率化は困
難である。
However, even if such a conventional design support apparatus is used, it cannot be effectively applied to the design of a COC type multi-chip module which requires simultaneous design of a plurality of integrated circuit boards having a complicated configuration. For example, a method of simply superimposing two windows as disclosed in Japanese Patent Application Laid-Open No. 4-258959 is rather visually complicated because all parts are displayed transparently, and the design efficiency cannot be improved. Further, there has not been proposed any device capable of performing an editing operation while associating design data of the same type with each other. Further, there is no proposal for an apparatus for checking design constraints between substrates characteristic of a multichip module. For this reason, even if the above-mentioned design support device is utilized, it is difficult to increase the efficiency of the design of the multi-chip module.

【0015】[0015]

【発明が解決しようとする課題】前記従来の設計支援装
置の殆んどは、単一の集積回路基板の設計や非常に構成
が単純な回路基板の設計に対してのみ適用できるもので
あり、基板構成部品が多数で複雑な集積回路を重ね合わ
せる該COC型のマルチチップモジュールの設計には適
用が困難である。例えば従来の技術では、COC型のマ
ルチチップモジュールを構成する2つの集積回路基板を
同時に、効率的に設計できる編集機能や表示機能は実現
できず、また該マルチチップモジュールに特徴的な基板
間の設計制約条件をチェックすることもできない。
Most of the conventional design support apparatuses can be applied only to the design of a single integrated circuit board or the design of a circuit board having a very simple structure. It is difficult to apply it to the design of the COC type multi-chip module in which complicated integrated circuits having a large number of substrate components are superposed. For example, according to the conventional technology, an editing function and a display function for efficiently designing two integrated circuit boards constituting a COC-type multi-chip module cannot be realized at the same time. Neither can design constraints be checked.

【0016】本発明は、上記問題点を解決するため、C
OC型のマルチチップモジュールのフロアプラン設計や
レイアウト設計を設計を効率的に行なえる編集機能や表
示機能、またマルチチップモジュールの特徴的な設計制
約条件をチェックする機能を備えた設計支援装置を提供
するものである。
The present invention solves the above problem by providing a C
Provide design support equipment with editing and display functions for efficiently designing floor plans and layout designs for OC-type multi-chip modules, and for checking characteristic design constraints of multi-chip modules. Is what you do.

【0017】[0017]

【課題を解決するための手段】上記課題を解決するため
に、請求項1に係る発明では、2つの集積回路基板から
構成される集積回路で、他の集積回路と端子接続可能な
構造を有する第1の集積回路基板、および同じく他の集
積回路と端子接続可能な構造を有する第2の集積回路基
板の2つの集積回路基板を端子接続して1つの集積回路
とする回路のフロアプランおよびレイアウトを決定する
ために、少くとも入力装置と記憶装置と表示装置と制御
装置を備えた設計支援装置であり、前記第1の集積回路
基板と前記第2の集積回路基板とで端子接続する位置関
係を管理しながら、前記制御装置が、前記入力装置から
の指定に応じた前記集積回路基板のフロアプラン図やレ
イアウト図を前記表示装置上に表示させることを特徴と
する半導体集積回路の設計支援装置を提供する。
According to a first aspect of the present invention, there is provided an integrated circuit comprising two integrated circuit boards, wherein the integrated circuit has a structure which can be connected to other integrated circuits by terminals. Floor plan and layout of a circuit in which two integrated circuit boards of a first integrated circuit board and a second integrated circuit board also having a structure connectable to another integrated circuit are connected to form one integrated circuit. A design support apparatus having at least an input device, a storage device, a display device, and a control device for determining a position relationship between terminals connected between the first integrated circuit board and the second integrated circuit board. Wherein the control device causes the display device to display a floor plan diagram or a layout diagram of the integrated circuit board in accordance with a designation from the input device while managing the integrated circuit. To provide a design support apparatus.

【0018】また、請求項2に係る発明では、前記請求
項1の半導体集積回路の設計支援装置において、前記第
1の集積回路基板と前記第2の集積回路基板との間で、
一方の集積回路基板を構成する機能ブロック群の中から
1つ以上の機能ブロックを選択できる前記入力装置と、
この選択された機能ブロックを、これの配置位置を管理
しながら他方の集積回路基板上に移動させる前記制御装
置と、を備えたことを特徴とする半導体集積回路の設計
支援装置を提供する。
According to a second aspect of the present invention, in the semiconductor integrated circuit design assisting apparatus of the first aspect, the first integrated circuit board and the second integrated circuit board are connected between the first integrated circuit board and the second integrated circuit board.
Said input device capable of selecting one or more functional blocks from a functional block group constituting one integrated circuit board;
A control device for moving the selected functional block onto the other integrated circuit board while managing the arrangement position of the functional block, and a design support device for a semiconductor integrated circuit.

【0019】また、請求項3に係る発明では、前記請求
項1の半導体集積回路の設計支援装置において、前記第
1の集積回路基板と前記第2の集積回路基板との間で、
一方の集積回路基板上の任意の機能ブロックの一辺と、
他方の集積回路基板上の任意の機能ブロックの一辺とを
選択できる前記入力装置と、前記選択された機能ブロッ
クの辺同士でそのX座標値またはY座標値が一致するよ
うに、該機能ブロックをそれが搭載されている集積回路
基板上で移動させる前記制御装置と、を備えたことを特
徴とする半導体集積回路の設計支援装置を提供する。
According to a third aspect of the present invention, in the semiconductor integrated circuit design support apparatus according to the first aspect, the first integrated circuit board and the second integrated circuit board are connected between the first integrated circuit board and the second integrated circuit board.
One side of an arbitrary functional block on one integrated circuit board;
The input device capable of selecting one side of an arbitrary functional block on the other integrated circuit board; and the function block such that the X coordinate value or the Y coordinate value of the selected functional block matches between the sides. A control device for moving the integrated device on an integrated circuit board on which the device is mounted, and a design support device for a semiconductor integrated circuit.

【0020】また、請求項4に係る発明では、2つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第1の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
2の集積回路基板の2つの集積回路基板を端子接続して
1つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するための設計支援装置であり、キーボード
やマウス等の入力装置と、前記集積回路の設計データや
前記各集積回路基板の基板データを記憶する記憶装置
と、CRT等の表示装置と、前記2つの集積回路基板同
士で前記端子接続するための論理的な位置の関係を付け
を行う関連付け装置と、前記入力装置からの指定に応じ
て獲得する前記基板データを切替える表示切替装置と、
これらの実行を制御する制御装置を備え、前記第1の集
積回路基板と前記第2の集積回路基板とで端子接続する
位置関係を記憶している前記記憶装置の内容に基づい
て、前記関連付け装置が該位置関係の変更に逐次対応し
た座標位置の管理を行うと共に、前記入力装置からの指
定に応じて前記表示切替装置が必要なデータの選択を行
うことで、前記集積回路基板のフロアプラン図やレイア
ウト図を前記位置関係に基づいて前記表示装置上に表示
させることを特徴とする半導体集積回路の設計支援装置
を提供する。
According to the fourth aspect of the present invention, there is provided an integrated circuit comprising two integrated circuit boards, the first integrated circuit board having a structure connectable to another integrated circuit and a terminal, and another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit and a terminal are connected to form a single integrated circuit, and a keyboard. An input device such as a mouse and a mouse, a storage device for storing design data of the integrated circuit and substrate data of each of the integrated circuit boards, and a display device such as a CRT, for connecting the terminals between the two integrated circuit boards. An associating device that assigns a logical positional relationship between the display device and a display switching device that switches the board data obtained in accordance with a designation from the input device.
A controller for controlling the execution of the association, based on the contents of the storage device that stores a positional relationship between the first integrated circuit board and the second integrated circuit board for terminal connection; Manages coordinate positions sequentially corresponding to the change of the positional relationship, and the display switching device selects necessary data in accordance with designation from the input device, thereby providing a floor plan diagram of the integrated circuit board. And a layout diagram for displaying a layout diagram on the display device based on the positional relationship.

【0021】また、請求項5に係る発明では、2つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第1の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
2の集積回路基板の2つの集積回路基板を端子接続して
1つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するために、少くとも入力装置と記憶装置と
表示装置と制御装置を備えた設計支援装置であり、前記
表示装置は少くとも2つの表示画面を有し、前記制御装
置が前記第1の集積回路基板と前記第2の集積回路基板
とで端子接続する位置関係を管理しながら、前記各集積
回路基板のフロアプラン図やレイアウト図の設計図面を
前記表示装置上の別々の表示画面に同時に表示させるこ
とを特徴とする半導体集積回路の設計支援装置を提供す
る。
According to a fifth aspect of the present invention, there is provided an integrated circuit comprising two integrated circuit boards, wherein the first integrated circuit board has a structure connectable to terminals of another integrated circuit, and the other integrated circuit board has the same structure. At least an input device and a memory for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit are integrated into a single integrated circuit. A design support device comprising a device, a display device, and a control device, wherein the display device has at least two display screens, and wherein the control device includes the first integrated circuit board and the second integrated circuit board. A design drawing of a floor plan diagram or a layout diagram of each of the integrated circuit boards is simultaneously displayed on separate display screens on the display device, while managing a positional relationship of connecting the terminals with each other. Provided is a design support device for a body integrated circuit.

【0022】また、請求項6に係る発明では、前記請求
項5の半導体集積回路の設計支援装置において、前記第
1の集積回路基板と前記第2の集積回路基板の前記設計
図面が前記表示装置の第1の表示画面及び第2の表示画面
に表示されている状態で、一方の表示画面に表示されて
いる設計図面を拡大表示もしくは縮小表示した時、他方
の表示画面に表示されている設計図面も連動して拡大表
示もしくは縮小表示させる機能を備えたことを特徴とす
る半導体集積回路の設計支援装置を提供する。
According to a sixth aspect of the present invention, in the semiconductor integrated circuit design assisting apparatus of the fifth aspect, the design drawings of the first integrated circuit board and the second integrated circuit board correspond to the display device. When the design drawing displayed on one display screen is enlarged or reduced in the state displayed on the first display screen and the second display screen, the design displayed on the other display screen A design support apparatus for a semiconductor integrated circuit, which has a function of enlarging or reducing a display in conjunction with a drawing.

【0023】また、請求項7に係る発明では、前記請求
項5の半導体集積回路の設計支援装置において、前記表
示画面に表示されている前記第1の集積回路基板と前記
第2の集積回路基板との設計図面の間で、この設計図面
を介して一方の集積回路基板を構成する機能ブロック群
の中から1つ以上の機能ブロックを選択できる前記入力
装置と、この選択された機能ブロックを、これの配置位
置を管理しながら他方の集積回路基板の設計図面上に移
動させる前記制御装置と、を備えたことを特徴とする半
導体集積回路の設計支援装置を提供する。
According to a seventh aspect of the present invention, in the semiconductor integrated circuit design support apparatus of the fifth aspect, the first integrated circuit board and the second integrated circuit board displayed on the display screen. Between the design drawing and the input device capable of selecting one or more function blocks from a group of function blocks constituting one integrated circuit board via the design drawing, and the selected function block, A control device for moving the other integrated circuit board onto a design drawing while managing the arrangement position of the other integrated circuit board.

【0024】また、請求項8に係る発明では、前記請求
項5の半導体集積回路の設計支援装置において、前記表
示画面に表示されている前記第1の集積回路基板と前記
第2の集積回路基板との設計図面の間で、この設計図面
を介して一方の集積回路基板上の任意の機能ブロックの
一辺と、他方の集積回路基板上の任意の機能ブロックの
一辺とを選択できる前記入力装置と、前記選択された機
能ブロックの辺同士でそのX座標値またはY座標値が一
致するように、該機能ブロックをそれが搭載されている
集積回路基板上で移動させる前記制御装置と、を備えた
ことを特徴とする半導体集積回路の設計支援装置を提供
する。
In the invention according to claim 8, in the semiconductor integrated circuit design support apparatus according to claim 5, the first integrated circuit board and the second integrated circuit board displayed on the display screen. Between the design drawing and the input device that can select one side of an arbitrary functional block on one integrated circuit board and one side of an arbitrary functional block on the other integrated circuit board through the design drawing The control device for moving the selected function block on an integrated circuit board on which the function block is mounted so that the X coordinate value or the Y coordinate value of the sides of the selected function block match. A design support device for a semiconductor integrated circuit is provided.

【0025】また、請求項9に係る発明では、2つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第1の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
2の集積回路基板の2つの集積回路基板を端子接続して
1つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するための設計支援装置であり、キーボード
やマウス等の入力装置と、前記集積回路の設計データや
前記各集積回路基板の基板データを記憶する記憶装置
と、CRT等上に個々に他と共通の座標系を持つ多画面
を表示できる多画面表示装置と、前記2つの集積回路基
板間に論理的な関係付けを行う関連付け装置と、前記多
画面表示装置上の各表示画面に予め設定された座標系に
基づいて、各集積回路基板の設計画面の表示位置を管理
する座標管理装置と、これらの実行を制御する制御装置
を備え、前記表示装置は少くとも2つの表示画面を有
し、前記制御装置が前記第1の集積回路基板と前記第2
の集積回路基板とで端子接続する位置関係を前記座標管
理装置が管理しながら、前記各集積回路基板のフロアプ
ラン図やレイアウト図の設計図面を前記多画面表示装置
上の別々の表示画面に同時に表示させることを特徴とす
る半導体集積回路の設計支援装置を提供する。
According to the ninth aspect of the present invention, there is provided an integrated circuit comprising two integrated circuit boards, the first integrated circuit board having a structure connectable to terminals of another integrated circuit, and the other integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit and a terminal are connected to form a single integrated circuit, and a keyboard. An input device such as a mouse or a mouse, a storage device for storing the design data of the integrated circuit and the substrate data of each integrated circuit board, and a multi-screen capable of displaying a multi-screen having a common coordinate system with others on a CRT or the like. A screen display device, an associating device for establishing a logical relationship between the two integrated circuit substrates, and an integrated circuit based on a coordinate system preset for each display screen on the multi-screen display device. A coordinate management device that manages a display position of a board design screen; and a control device that controls the execution of the coordinate management device. The display device has at least two display screens, and the control device includes the first integrated circuit. The substrate and the second
While the coordinate management device manages the positional relationship of the terminal connection with the integrated circuit board, the design plan of the floor plan diagram and the layout diagram of each integrated circuit board is simultaneously displayed on separate display screens on the multi-screen display device. Provided is a semiconductor integrated circuit design support device characterized by displaying.

【0026】また、請求項10に係る発明では、2つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第1の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第2の
集積回路基板の2つの集積回路基板を端子接続し、1つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少くとも入力装置と記憶装置と表示
装置と制御装置を備えた設計支援装置であり、前記第1
の集積回路基板および前記第2の集積回路基板を構成す
る機能ブロック間の接続関係を前記表示装置上で視覚的
に示す補助線を表示する時に、前記表示装置に表示され
ている一方の集積回路基板内の指定された機能ブロック
と論理的に直接接続関係をもつ他方の集積回路基板内の
機能ブロックを探し出し、前記探し出された機能ブロッ
クの形状と配置位置を管理しながら前記一方の集積回路
基板上に表示させ、この表示させた機能ブロックと前記
指定された機能ブロック間に前記補助線を表示させる機
能を備えたことを特徴とする半導体集積回路の設計支援
装置を提供する。
[0026] According to the tenth aspect of the present invention, there is provided an integrated circuit including two integrated circuit boards, wherein the first integrated circuit board has a structure connectable to another integrated circuit and a terminal, and the other integrated circuit includes At least an input device and a storage device are provided for connecting two integrated circuit boards of a second integrated circuit board having a terminal connectable structure and determining a floor plan and a layout of a circuit to be one integrated circuit. A design support device comprising a display device and a control device, wherein the first
One of the integrated circuits displayed on the display device when an auxiliary line that visually indicates the connection relationship between the integrated circuit substrate and the functional blocks constituting the second integrated circuit substrate is displayed on the display device A function block in the other integrated circuit board having a logically direct connection relationship with a specified function block in the board is searched for, and the one integrated circuit is managed while managing the shape and arrangement position of the searched function block. There is provided a semiconductor integrated circuit design support device characterized by having a function of displaying on a substrate and displaying the auxiliary line between the displayed function block and the designated function block.

【0027】また、請求項11に係る発明では、前記請
求項10の半導体集積回路の設計支援装置において、前
記第1の集積回路基板上の機能ブロックと前記第2の集
積回路基板を上の機能ブロックの間での接続関係を表す
前記補助線を前記表示装置に表示する際、この補助線
を、同じ前記集積回路基板内の機能ブロック間の接続関
係を表す前記補助線とは表示方法を変えて表示する機能
を備えたことを特徴とする半導体集積回路の設計支援装
置を提供する。
According to the eleventh aspect of the present invention, in the semiconductor integrated circuit design supporting apparatus of the tenth aspect, the function blocks on the first integrated circuit board and the functions of the second integrated circuit board are When displaying the auxiliary line representing the connection relationship between blocks on the display device, the display method of the auxiliary line is different from that of the auxiliary line representing the connection relationship between functional blocks in the same integrated circuit board. And providing a design support device for a semiconductor integrated circuit, which has a function of displaying the information.

【0028】また、請求項12に係る発明では、前記請
求項11の半導体集積回路の設計支援装置において、前
記異る集積回路基板上の機能ブロック間の接続関係を表
す補助線を、前記同じ前記集積回路基板内の機能ブロッ
ク間の接続関係を表す補助線とは色を変えて表示するこ
とを特徴とする半導体集積回路の設計支援装置を提供す
る。
According to a twelfth aspect of the present invention, in the semiconductor integrated circuit design support apparatus of the eleventh aspect, an auxiliary line representing a connection relationship between functional blocks on the different integrated circuit boards is provided with the same auxiliary line. A design support apparatus for a semiconductor integrated circuit, characterized in that a color is displayed differently from an auxiliary line indicating a connection relationship between functional blocks in an integrated circuit substrate.

【0029】また、請求項13に係る発明では、前記請
求項11の半導体集積回路の設計支援装置において、前
記異る集積回路基板上の機能ブロック間の接続関係を表
す補助線を、前記同じ前記集積回路基板内の機能ブロッ
ク間の接続関係を表す補助線とは太さや線種を変えて表
示することを特徴とする半導体集積回路の設計支援装置
を提供する。
According to a thirteenth aspect of the present invention, in the semiconductor integrated circuit design support device of the eleventh aspect, the auxiliary line indicating the connection relationship between the functional blocks on the different integrated circuit boards is the same as the auxiliary line. Provided is a design support apparatus for a semiconductor integrated circuit, characterized in that the thickness and the type of the auxiliary line indicating the connection relationship between the functional blocks in the integrated circuit board are changed and displayed.

【0030】また、請求項14に係る発明では、2つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第1の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第2の集積回路基板の2つの集積回路基板を端子接続し
て1つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、CRT等の表示装置と、指定された機能ブロックと
直接的な接続関係を持つ機能ブロック群を獲得する関係
ブロック抽出装置と、前記表示装置での前記両集積回路
基板の表示位置を管理する座標管理装置と、前記関係ブ
ロック抽出装置で獲得された前記機能ブロック群の中
の、前記指定された機能ブロックが存在する集積回路基
板上には存在しない他集積回路基板上の機能ブロックの
情報を獲得し、その情報に基づいて前記表示装置に表示
する他基板ブロック表示制御装置と、前記関係ブロック
抽出装置で獲得された機能ブロック群の中の、前記指定
された機能ブロックとこれが存在する集積回路基板上に
存在する機能ブロック群との間でラッツネストを生成し
表示する基板内ラッツネスト表示制御装置と、前記関係
ブロック抽出装置で獲得された機能ブロック群の中の、
前記指定された機能ブロックと、これが存在する集積回
路基板上には存在しない他集積回路基板上の機能ブロッ
ク群との間でラッツネストを生成し表示する基板間ラッ
ツネスト表示制御装置と、これらの実行を制御する制御
装置と、を備え、前記第1の集積回路基板および前記第
2の集積回路基板を構成する機能ブロック間の接続関係
を前記表示装置上で視覚的に示す補助線であるラッツネ
ストを表示する時に、前記表示装置に表示されている一
方の集積回路基板内の指定された機能ブロックと論理的
に直接接続関係をもつ他方の集積回路基板内の機能ブロ
ックを前記関係ブロック抽出装置が探し出し、前記探し
出された機能ブロックの形状と配置位置を前記座標管理
装置が管理しながら前記他基板ブロック表示制御装置が
前記一方の集積回路基板上に表示させ、この表示させた
機能ブロックと前記指定された機能ブロックとの間に基
板間ラッツネスト表示制御装置がラッツネストを表示さ
せ、前記一方の集積回路基板内の機能ブロックと前記指
定された機能ブロックとの間については前記基板内ラッ
ツネスト表示制御装置がラッツネストを表示させること
を特徴とする半導体集積回路の設計支援装置を提供す
る。
Further, in the invention according to claim 14, an integrated circuit composed of two integrated circuit substrates, the first integrated circuit substrate having a structure connectable to terminals of another integrated circuit, and another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit and a terminal are connected to form a single integrated circuit, and a keyboard. An input device such as a mouse or a mouse, a storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board, a display device such as a CRT, and a direct connection relationship with a designated functional block. A relational block extracting device for acquiring a functional block group, a coordinate managing device for managing display positions of the two integrated circuit boards on the display device, and a relational block extracting device. In the obtained functional block group, information of a functional block on another integrated circuit board that does not exist on the integrated circuit board on which the specified functional block exists is obtained, and the display device is displayed based on the information. Between the specified function block and the function block group present on the integrated circuit board in which the specified function block is present, among the function block groups obtained by the related block extraction device, A rat nest display control device for generating and displaying rats nest in the, and a functional block group obtained by the related block extracting device,
An inter-board ratsnest display control device that generates and displays a ratsnest between the designated function block and a function block group on another integrated circuit board that does not exist on the integrated circuit board on which the specified function block is present, and executes these. And a control device for controlling, and displays a rats nest as an auxiliary line that visually indicates on a display device a connection relationship between functional blocks constituting the first integrated circuit board and the second integrated circuit board. The related block extracting device searches for a functional block in the other integrated circuit board that has a logically direct connection relationship with a designated functional block in one integrated circuit board displayed on the display device, While the coordinate management device manages the shape and arrangement position of the found functional block, the other substrate block display control device controls the one integration circuit. A rat nest display control device between boards is displayed between the displayed function block and the designated function block, and a rats nest is displayed between the displayed function block and the designated function block, and the function block in the one integrated circuit board and the designated function block are displayed. The present invention provides a design support apparatus for a semiconductor integrated circuit, wherein the rat nest display control device in the substrate displays a rat nest between functional blocks.

【0031】また、請求項15に係る発明では、2つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第1の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第2の
集積回路基板の2つの集積回路基板を端子接続し、1つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少なくとも表示装置と入力装置と記
憶装置と制御装置とを備えた設計支援装置であり、前記
第1の集積回路基板と前記第2の集積回路基板との間の
基板間配線が存在する時に、前記各集積回路基板図上に
前記基板間配線の配線経路と基板上の配線端子を視覚的
に明示して表示する機能を備えることを特徴とする半導
体集積回路の設計支援装置を提供する。
Further, in the invention according to claim 15, an integrated circuit comprising two integrated circuit substrates, wherein the first integrated circuit substrate has a structure connectable to terminals of another integrated circuit, At least a display device, an input device, and a memory are provided to connect two integrated circuit boards of a second integrated circuit board having a terminal connectable structure and determine a floor plan and a layout of a circuit to be one integrated circuit. A design support device comprising a device and a control device, wherein when there is inter-substrate wiring between the first integrated circuit substrate and the second integrated circuit substrate, Provided is a design support apparatus for a semiconductor integrated circuit, which has a function of visually and clearly displaying a wiring route of an inter-substrate wiring and a wiring terminal on a substrate.

【0032】また、請求項16に係る発明では、前記請
求項15の半導体集積回路の設計支援装置において、前
記集積回路基板上に、前記基板間配線と前記各集積回路
基板の基板内だけで配線が完結する基板内配線とが共に
存在する時に、前記基板間配線と前記基板内配線を一緒
に表示する手段と、前記基板間配線のみを表示する手段
と、前記基板内配線のみを表示する手段とを備え、前記
入力装置からの前記表示の手段の指定に応じて、前記集
積回路基板図の配線の表示方法を変更することを特徴と
する半導体集積回路の設計支援装置を提供する。
According to a sixteenth aspect of the present invention, in the semiconductor integrated circuit design support apparatus according to the fifteenth aspect, the inter-substrate wiring and the wiring only within the substrate of each of the integrated circuit substrates are provided on the integrated circuit substrate. Means for displaying the inter-substrate wiring and the intra-substrate wiring together, means for displaying only the inter-substrate wiring, and means for displaying only the intra-substrate wiring when the in-substrate wiring is completed together. And a method for displaying wiring of the integrated circuit board diagram is changed in accordance with designation of the display means from the input device.

【0033】また、請求項17に係る発明では、2つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第1の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第2の集積回路基板の2つの集積回路基板を端子接続し
て1つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、CRT等の表示装置と、前記2つの集積回路基板の
機能ブロック間を基板上の端子を介して接続している配
線を洗い出す基板間配線抽出装置と、前記基板間配線抽
出装置で獲得された基板間配線を前記各集積回路基板図
上に表示する配線表示制御装置と、これらの実行を制御
する制御装置と、を備え、前記第1の集積回路基板と前
記第2の集積回路基板との間の基板間配線の全てを前記
基板間配線抽出装置が見つけ出し、この見つけ出された
基板間配線の配線経路と基板上の配線端子を、前記配線
表示制御装置が前記各集積回路基板図上に前記基板間配
線の視覚的に明示して表示することを特徴とする半導体
集積回路の設計支援装置を提供する。
According to the seventeenth aspect of the present invention, there is provided an integrated circuit comprising two integrated circuit boards, the first integrated circuit board having a structure connectable to terminals of another integrated circuit, and another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit and a terminal are connected to form a single integrated circuit, and a keyboard. An input device such as a mouse and a mouse, a storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board, a display device such as a CRT, and a functional block between the two integrated circuit boards. A board-to-board wiring extracting device for washing out wires connected through the terminals of the terminals, and a wire for displaying the board-to-board wiring obtained by the board-to-board wiring extracting device on each of the integrated circuit board diagrams Control device, and a control device for controlling the execution thereof, wherein the inter-board wiring extraction device performs all inter-board wiring between the first integrated circuit board and the second integrated circuit board. The wiring display control device visually identifies and displays the wiring path of the found inter-board wiring and the wiring terminal on the board on each integrated circuit board diagram. A design support apparatus for a semiconductor integrated circuit is provided.

【0034】また、請求項18に係る発明では、2つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第1の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第2の
集積回路基板の2つの集積回路基板を端子接続し、1つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少なくとも表示装置と入力装置と記
憶装置と制御装置とを備えた設計支援装置であり、前記
第1の集積回路基板と前記第2の集積回路基板との間で
の機能ブロックの移動等で、前記集積回路基板の構成や
形状を変更させた時、前記各集積回路基板への機能ブロ
ックの割り当てにより決まる基板間配線の数と、前記集
積回路基板の大きさにより決まる基板端子の数とを比較
して、設計制約の評価を行う手段を有することを特徴と
する半導体集積回路の設計支援装置を提供する。
[0034] In the invention according to claim 18, an integrated circuit comprising two integrated circuit boards, wherein the first integrated circuit board has a structure connectable to another integrated circuit and a terminal, and the integrated circuit is also connected to another integrated circuit. At least a display device, an input device, and a memory are provided to connect two integrated circuit boards of a second integrated circuit board having a terminal connectable structure and determine a floor plan and a layout of a circuit to be one integrated circuit. A design support device comprising a device and a control device, wherein a configuration and a shape of the integrated circuit board are changed by moving function blocks between the first integrated circuit board and the second integrated circuit board. When changed, the number of inter-substrate wiring determined by the assignment of functional blocks to each of the integrated circuit substrates is compared with the number of substrate terminals determined by the size of the integrated circuit substrate, and design constraints are reduced. Providing design support apparatus for a semiconductor integrated circuit, characterized in that it comprises means for performing valence.

【0035】また、請求項19に係る発明では、前記請
求項18の半導体集積回路の設計支援装置において、前
記基板間配線の数と前記基板端子の数を比較した結果を
前記表示装置に表示する手段を有することを特徴とする
半導体集積回路の設計支援装置を提供する。
According to a nineteenth aspect of the present invention, in the semiconductor integrated circuit design support apparatus of the eighteenth aspect, a result of comparing the number of the inter-substrate wirings with the number of the substrate terminals is displayed on the display device. The present invention provides a semiconductor integrated circuit design support device having means.

【0036】また、請求項20に係る発明では、2つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第1の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第2の集積回路基板の2つの集積回路基板を端子接続し
て1つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、CRT等の表示装置と、前記2つの集積回路基板間
の設計制約を評価する制約評価装置と、これらの実行を
制御する制御装置と、を備え、前記第1の集積回路基板
と前記第2の集積回路基板との間での機能ブロックの移
動等で、前記集積回路基板の構成や形状を変更させた
時、前記制御装置は前記制約評価装置に、前記各集積回
路基板への機能ブロックの割り当てにより決まる基板間
配線の数と、前記集積回路基板の大きさにより決まる基
板端子の数とを計算させてその計算結果を比較させるこ
とで、設計制約の評価を行う手段を有することを特徴と
する半導体集積回路の設計支援装置を提供する。
Further, in the invention according to claim 20, an integrated circuit composed of two integrated circuit substrates, the first integrated circuit substrate having a structure connectable to terminals of another integrated circuit, and another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit in which two integrated circuit boards of a second integrated circuit board having a structure connectable to a circuit and a terminal are connected to form a single integrated circuit, and a keyboard. An input device such as a mouse or a mouse, a storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board, a display device such as a CRT, and a design constraint between the two integrated circuit boards are evaluated. A constraint evaluation device; and a control device for controlling the execution of the constraint evaluation device. The integration is performed by moving a functional block between the first integrated circuit board and the second integrated circuit board. When the configuration or the shape of the circuit board is changed, the control device instructs the constraint evaluation device to determine the number of inter-board wirings determined by the assignment of the functional blocks to each of the integrated circuit boards, and the size of the integrated circuit board. A design support apparatus for a semiconductor integrated circuit, characterized in that the design support apparatus has means for evaluating design constraints by calculating the determined number of substrate terminals and comparing the calculation results.

【0037】[0037]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0038】(実施の形態1)本発明の第1の実施の形
態では請求項1、請求項2、請求項3、請求項4に係る
発明に関して説明をする。
(Embodiment 1) In a first embodiment of the present invention, the inventions according to claims 1, 2, 3, and 4 will be described.

【0039】図1は本発明の第1の実施の形態における
ハードウエア構成図である。図1において101はキー
ボードやマウス等の入力装置、102はマルチチップモ
ジュール回路(MCM回路)の接続情報等を記憶する主
記憶装置、103、104は各集積回路基板毎の基板情
報を記憶する副記憶装置、105はCRT等の表示装
置、106は2つの集積回路基板間に論理的な関係付け
を行う関連付け装置、107は第1副記憶装置103と
第2副記憶装置104のいずれかを選択し、その記憶内
容を獲得する表示切替装置、108は表示装置105へ
の前記集積回路基板の表示制御や表示情報の獲得、及び
上記各構成装置の動作を制御する制御装置、である。
FIG. 1 is a hardware configuration diagram according to the first embodiment of the present invention. In FIG. 1, 101 is an input device such as a keyboard or a mouse, 102 is a main storage device for storing connection information of a multi-chip module circuit (MCM circuit), and 103 and 104 are sub-devices for storing board information for each integrated circuit board. A storage device, 105 is a display device such as a CRT, 106 is an associating device for establishing a logical relationship between two integrated circuit boards, and 107 is one of the first secondary storage device 103 and the second secondary storage device 104. A display switching device 108 for acquiring the stored contents is a control device for controlling the display of the integrated circuit board on the display device 105, acquiring the display information, and controlling the operation of each of the constituent devices.

【0040】本発明の設計支援装置の対象となる半導体
集積回路装置(MCM回路)205は、図2のように2
つの集積回路基板を端子接続することによってできるも
のである。図2において、201は第1の集積回路基
板、202は第2の集積回路基板であり、それぞれ対面
接続するパッド構造を有する。203は201と202
を接続するボール、204は外部との接続を行なう外部
端子である。以上をパッケージ化して装置205として
実現する。
As shown in FIG. 2, a semiconductor integrated circuit device (MCM circuit) 205 which is a target of the design
This is achieved by connecting two integrated circuit boards to terminals. In FIG. 2, reference numeral 201 denotes a first integrated circuit substrate, and 202 denotes a second integrated circuit substrate, each having a pad structure for face-to-face connection. 203 is 201 and 202
And 204 are external terminals for connection to the outside. The above is packaged and implemented as the device 205.

【0041】図3に本発明の設計支援装置の対象となる
半導体集積回路装置(MCM回路)の各集積回路基板の
設計フローの一例を示す。図3において、301は機能
設計であり、半導体集積回路装置の機能を決定する。本
発明の対象となる半導体集積回路装置は1つ以上の機能
ブロックと機能ブロックの配線情報から成っている。3
02はフロアプラン設計であり、301で決定した機能
ブロックをそれが置かれる基板と基板中の配置位置や機
能ブロックの形状を決定する。303は論理設計であ
り、各機能ブロック内およびブロック間の機能を実現す
るための論理回路レベルでの設計を行なう。304はレ
イアウト設計であり、各機能ブロック内、集積回路基板
内のマスクレイアウト設計を行なう。
FIG. 3 shows an example of a design flow of each integrated circuit board of a semiconductor integrated circuit device (MCM circuit) which is a target of the design support apparatus of the present invention. In FIG. 3, reference numeral 301 denotes a function design, which determines a function of the semiconductor integrated circuit device. A semiconductor integrated circuit device to which the present invention is applied comprises one or more functional blocks and wiring information of the functional blocks. 3
Reference numeral 02 denotes a floor plan design, which determines the board on which the functional block determined in 301 is placed, the arrangement position in the board, and the shape of the functional block. Reference numeral 303 denotes a logic design, which performs a design at a logic circuit level for realizing functions in each functional block and between blocks. Reference numeral 304 denotes a layout design for designing a mask layout in each functional block and an integrated circuit substrate.

【0042】図19は主記憶装置102に記憶されてい
るMCM回路のデータの構造例である。図19におい
て、1910は設計対象となるMCM回路のデータの名
称等の情報が記憶されるヘッダー部、1920は前記M
CM回路の論理的な接続情報(ネットリスト)が記憶さ
れる論理情報部、1930は前記MCM回路の各集積回
路基板を構成するブロックの形状情報を記憶するブロッ
ク情報部であり、このブロック情報部1930は、19
31のブロック名と1932の例えば2点の座標値で表
される形状情報とを単位データとして、該MCM回路の
全ての機能ブロックの該単位データから構成される。1
940は該MCM回路を構成する配線の経路情報を記憶
する配線情報部であり、この配線情報部1940は、1
941の配線名と1942の、該配線を構成する線分で
表された配線成分の識別名の集合の情報とを単位データ
として、該MCM回路の全ての配線の該単位データから
構成される。1950は該配線成分の形状情報を記憶す
る配線成分情報部であり、この配線成分情報部1950
は、1951の配線成分の識別名と例えば始点・終点の
2点の座標値で表される形状情報1952とを単位デー
タとして、該MCM回路上の全ての配線成分の該単位デ
ータから構成される。ここで、1932や1952の形
状情報を構成する座標位置は、予め設定された該各基板
の基板基準点、例えば該各基板の中心点と、これを原点
とする座標系から決められた座標値で表される。また、
同一の設計環境では該座標系のX軸、Y軸方向や単位長
の幅の大きさは、基板の種類に関わらず同じものが使用
されることを前提とする。
FIG. 19 shows an example of the structure of data of the MCM circuit stored in the main storage device 102. In FIG. 19, reference numeral 1910 denotes a header section in which information such as the name of data of an MCM circuit to be designed is stored, and 1920 denotes the M
A logical information unit 1930 stores logical connection information (net list) of the CM circuit. A block information unit 1930 stores shape information of blocks constituting each integrated circuit board of the MCM circuit. 1930 is 19
The block data of 31 and the shape information represented by, for example, two coordinate values of 1932 are used as unit data, and are configured from the unit data of all the functional blocks of the MCM circuit. 1
Reference numeral 940 denotes a wiring information unit that stores path information of wiring configuring the MCM circuit.
The unit data is composed of the unit data of all the wirings of the MCM circuit, using the wiring name 941 and the information of the set of the identification names of the wiring components 1942 represented by the line segments constituting the wiring as unit data. Reference numeral 1950 denotes a wiring component information section for storing shape information of the wiring component.
Is composed of the unit data of all the wiring components on the MCM circuit, using the identification name of the wiring component of 1951 and the shape information 1952 represented by, for example, the coordinate values of the two points of the start point and the end point as unit data. . Here, the coordinate position constituting the shape information of 1932 or 1952 is a preset substrate reference point of each substrate, for example, a center point of each substrate, and a coordinate value determined from a coordinate system having this as an origin. It is represented by Also,
In the same design environment, it is assumed that the same X-axis and Y-axis directions and the width of the unit length of the coordinate system are the same regardless of the type of the substrate.

【0043】図20はMCM回路を構成する2つの集積
回路基板の各々の情報を記憶する第1副記憶装置103
および第2副記憶装置104のデータ記憶構造の例であ
る。2010は該集積回路基板の識別名等の情報が記憶
されているヘッダー部、2020は該集積回路基板を構
成しているブロック名の集合の情報が記憶されているブ
ロック情報部、2030は該集積回路基板上に存在する
配線成分の識別名の集合の情報が記憶されている配線成
分情報部、2040は表示装置105の表示基準点、例
えば表示画面の中心点、から該各集積回路基板の前記基
板基準点までのベクトル値が記憶されている位置合わせ
情報部である。この位置合わせ情報部2040には、初
期値として例えばベクトル値(0,0)、即ち前記表示
基準点と前記基板基準点が一致する値、を設定しておい
ても良い。2050は該各集積回路基板の大きさを、例
えば2点の座標値で記憶した基板サイズ情報部である。
ここで、表示装置105は、前記表示基準点を原点とし
たXY座標系が予め設定されているものとする。
FIG. 20 shows a first secondary storage device 103 for storing information of each of the two integrated circuit boards constituting the MCM circuit.
4 illustrates an example of a data storage structure of the second secondary storage device 104. 2010, a header section storing information such as the identification name of the integrated circuit board; 2020, a block information section storing information of a set of block names constituting the integrated circuit board; 2040 is a wiring component information section in which information of a set of identification names of wiring components existing on the circuit board is stored, and 2040 is a display reference point of the display device 105, for example, a center point of the display screen. This is an alignment information section in which vector values up to a substrate reference point are stored. In the positioning information section 2040, for example, a vector value (0, 0), that is, a value at which the display reference point matches the substrate reference point may be set as an initial value. Reference numeral 2050 denotes a board size information section which stores the size of each integrated circuit board as, for example, two coordinate values.
Here, it is assumed that the display device 105 has an XY coordinate system whose origin is set at the display reference point.

【0044】以下、図1、図2、図19、図20、を用
いて、本発明の請求項1および請求項4に係る設計支援
装置の実施形態の動作の例を説明する。
Hereinafter, an example of the operation of the embodiment of the design support apparatus according to claims 1 and 4 of the present invention will be described with reference to FIGS. 1, 2, 19, and 20.

【0045】今、第1の集積回路基板201と第2の集
積回路基板202の2つの基板から構成されるMCM回
路のデータが図19に示す形式で主記憶装置102に記
憶され、前記各集積回路基板201と202の基板デー
タが図20に示す形式で、各々第1副記憶装置103、
第2副記憶装置104に記憶されている場合を考える。
Now, data of an MCM circuit composed of two substrates, a first integrated circuit substrate 201 and a second integrated circuit substrate 202, is stored in the main storage device 102 in the format shown in FIG. The board data of the circuit boards 201 and 202 are in the format shown in FIG.
Consider a case where the data is stored in the second secondary storage device 104.

【0046】入力装置101から、例えば集積回路基板
201のフロアプラン図の表示が指定されると、制御装
置108は表示切替装置107に集積回路基板201の
識別名を指定する。表示切替装置107は、この指定に
基づいて第1副記憶装置103と第2副記憶装置104
の各々のヘッダー2010の内容を確認して前記指定に
合致した第1副記憶装置103の記憶内容を獲得する。
制御装置108は、表示切替装置107により獲得され
た第1副記憶装置103の記憶内容と主記憶装置102
の記憶内容に基づいて、表示装置105上に集積回路基
板201のフロアプラン図を表示するが、この時、制御
装置108は表示装置105の表示基準点から位置合わ
せ情報2040に記憶されている該ベクトル値だけ離れ
た位置に集積回路基板201の前記基板基準点がくるよ
うに該フロアプラン図を表示する。
When, for example, the display of the floor plan diagram of the integrated circuit board 201 is designated from the input device 101, the control device 108 designates the identification name of the integrated circuit board 201 to the display switching device 107. The display switching device 107 performs the first secondary storage device 103 and the second secondary storage device 104 based on the designation.
Then, the contents of each header 2010 are confirmed to obtain the storage contents of the first secondary storage device 103 that match the specification.
The control device 108 controls the storage contents of the first secondary storage device 103 acquired by the display switching device 107 and the main storage device 102
Is displayed on the display device 105 on the basis of the stored contents of the display device 105. At this time, the control device 108 displays the floor plan diagram of the integrated circuit substrate 201 from the display reference point of the display device 105 in the alignment information 2040. The floor plan diagram is displayed such that the substrate reference point of the integrated circuit substrate 201 is located at a position separated by a vector value.

【0047】続いて入力装置101から集積回路基板2
02の表示の指定が入力されると、制御装置108は表
示切替装置107から上記と同様の処理で第2副記憶装
置104の記憶内容を獲得し、集積回路基板202のフ
ロアプラン図を位置合わせ情報2040で決まる表示装
置105上の位置に表示する。この時、先に表示されて
いた図面は消去されても良い。
Subsequently, from the input device 101 to the integrated circuit board 2
When the display designation of 02 is input, the control device 108 acquires the storage contents of the second sub-storage device 104 from the display switching device 107 by the same processing as described above, and aligns the floor plan diagram of the integrated circuit board 202. The information is displayed at a position on the display device 105 determined by the information 2040. At this time, the previously displayed drawing may be deleted.

【0048】今、前記2つの集積回路基板の重ね合わせ
の位置を決めるために入力装置101からの作業によ
り、表示装置105上に表示中のフロアプラン図の位置
を変更すると、制御装置108は表示装置105上での
前記基板基準点の変更位置を関連付け装置106に通知
する。関連付け装置106は、この通知された基板基準
点の変更位置を表すベクトル値に、位置合わせ情報20
40の値を書き換える。
Now, when the position of the floor plan diagram being displayed on the display device 105 is changed by the operation from the input device 101 in order to determine the position of superposition of the two integrated circuit boards, the control device 108 displays The change position of the substrate reference point on the device 105 is notified to the associating device 106. The associating device 106 adds the vector information representing the notified change position of the substrate reference point to the alignment information 20.
Rewrite the value of 40.

【0049】上記装置により、集積回路基板の表示画面
の切替時に、基板の重ね合わせ位置に適合した表示場所
に該各基板図が表示されるため、設計作業者は基板相互
間の関係が容易に理解できるようになる。
With the above-described apparatus, when the display screen of the integrated circuit board is switched, each board drawing is displayed at a display position suitable for the overlapping position of the boards, so that the designer can easily understand the relationship between the boards. Be able to understand.

【0050】なお、上記説明ではMCM回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、図1で示した
設計支援装置は、主記憶装置102と第1副記憶装置1
03、104を備えているが、これらの代わりに、これ
らに記憶する内容をまとめて記憶する1つの記憶装置の
みを備えても実現できる。また、上記説明では2つの集
積回路基板から構成されるMCM回路を前提としたが、
第1の集積回路基板上に複数の集積回路基板が搭載され
る設計にも、該搭載される複数の集積回路基板の各々を
第2の集積回路基板として個別に取り扱うことにより、
本発明が適用できる。
In the above description, the floor plan diagram of each integrated circuit board constituting the MCM circuit is displayed.
The layout diagram may be targeted. The design support apparatus shown in FIG. 1 includes a main storage device 102 and a first secondary storage device 1.
However, instead of these, it is also possible to provide only one storage device that collectively stores the contents stored therein. In the above description, an MCM circuit composed of two integrated circuit boards is assumed, but
In a design in which a plurality of integrated circuit boards are mounted on the first integrated circuit board, by treating each of the plurality of integrated circuit boards individually as a second integrated circuit board,
The present invention is applicable.

【0051】図3に基づいた設計フローで装置205の
設計を進める際、フロアプラン設計302やレイアウト
設計304では、例えば、装置205の機能を実現する
機能ブロックを前記2つの集積回路基板201と202
のどちらに置くかの決定や、各々の該集積回路基板に置
かれる機能ブロックの配置位置や形状、該機能ブロック
間を接続する端子の位置、配線経路、等の決定が必要と
なる。
When proceeding with the design of the device 205 according to the design flow based on FIG. 3, in the floor plan design 302 and the layout design 304, for example, the functional blocks for realizing the functions of the device 205 are defined by the two integrated circuit boards 201 and 202.
It is necessary to determine which of them is to be placed, the arrangement position and shape of the functional blocks placed on each of the integrated circuit boards, the positions of the terminals connecting the functional blocks, the wiring routes, and the like.

【0052】特に、前記した各機能ブロックについてこ
れらを配置する集積回路基板を決める方法について言え
ば、該各集積回路基板のフロアプラン図等の表示画面を
見ながら対話的に該機能ブロックを基板間で移動させる
ための機能が必要である。
In particular, regarding the method of determining the integrated circuit board on which these are to be arranged for each of the functional blocks described above, the functional blocks can be interactively connected to each other while looking at a display screen such as a floor plan diagram of each of the integrated circuit boards. The function to move by is required.

【0053】図4は一方の該集積回路基板上の機能ブロ
ックを他方の該集積回路基板に移動させた例である。図
4(a)は該機能ブロックの移動処理前の該一方の集積
回路基板のフロアプラン図であり、図4(b)は該機能
ブロックの移動処理後の他方の集積回路基板のフロアプ
ラン図である。図4(a)において、401は表示装置
105に現在表示されている一方の集積回路基板の表示
図、402と403は基板401上に配置されている機
能ブロックであり、特に機能ブロック402は、他方の
集積回路基板に移動される対象の機能ブロックである。
図4(b)において、404は表示装置105に表示さ
れた該他方の集積回路基板の表示図、405は基板40
4上に配置されている機能ブロック図である。
FIG. 4 shows an example in which a functional block on one integrated circuit board is moved to the other integrated circuit board. FIG. 4A is a floor plan diagram of the one integrated circuit substrate before the function block moving process, and FIG. 4B is a floor plan diagram of the other integrated circuit substrate after the function block moving process. It is. 4A, reference numeral 401 denotes a display diagram of one integrated circuit substrate currently displayed on the display device 105, and reference numerals 402 and 403 denote functional blocks arranged on the substrate 401. In particular, the functional block 402 The functional block to be moved to the other integrated circuit substrate.
In FIG. 4B, reference numeral 404 denotes a display diagram of the other integrated circuit substrate displayed on the display device 105, and reference numeral 405 denotes a substrate 40
FIG. 4 is a functional block diagram disposed on FIG.

【0054】以下、図1、図2、図19、図20、図4
を用いて、本発明の請求項2に係る設計支援装置の実施
形態の動作の例を説明する。
Hereinafter, FIGS. 1, 2, 19, 20, and 4 will be described.
An example of the operation of the embodiment of the design support apparatus according to claim 2 of the present invention will be described with reference to FIG.

【0055】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第1の集
積回路基板201と第2の集積回路基板202の2つの
基板から構成されるMCM回路のデータが図19に示す
形式で主記憶装置102に記憶され、前記各集積回路基
板201と202の構成データが図20に示す形式で、
各々第1副記憶装置103、第2副記憶装置104に記
憶されており、表示装置105には第1の集積回路基板
201のフロアプラン図401が表示されている場合を
考える。
Now, some functional blocks are arranged on each of the integrated circuit boards by an arbitrary method, and are composed of two substrates, a first integrated circuit board 201 and a second integrated circuit board 202. The data of the MCM circuit is stored in the main storage device 102 in the format shown in FIG. 19, and the configuration data of each of the integrated circuit boards 201 and 202 is stored in the format shown in FIG.
Consider a case in which a floor plan diagram 401 of the first integrated circuit board 201 is displayed on the display device 105 stored in the first secondary storage device 103 and the second secondary storage device 104, respectively.

【0056】入力装置101により機能ブロック402
が選択されて集積回路基板202のフロアプラン図(元
フロアプラン図)への移動が指示されると、制御装置1
08を介して関連付け装置106は、第1副記憶装置1
03と第2副記憶装置104の各々の位置合わせ情報2
040の情報と、主記憶装置102に記憶されているフ
ロアプラン図401における機能ブロック402の位置
座標とから、この機能ブロック402の前記元フロアプ
ラン図上での位置座標を計算し、この計算結果を主記憶
装置102の機能ブロック402に対応する形状情報1
932に上書きする。更に、関連付け装置106は、第
1副記憶装置103のブロック情報部2020のブロッ
ク名の集合の中から機能ブロック402のブロック名を
削除すると共に、第2副記憶装置104のブロック情報
部2020のブロック名の集合の中に機能ブロック40
2のブロック名を追加する。なお、上記処理の過程の途
中で、制御装置108は、現在表示されているフロアプ
ラン図401から機能ブロック402の表示を削除して
も良い。
The function block 402 is operated by the input device 101.
Is selected and an instruction to move the integrated circuit board 202 to the floor plan diagram (original floor plan diagram) is issued.
08, the associating device 106 becomes the first secondary storage device 1
03 and the respective alignment information 2 of the second secondary storage device 104
040 and the position coordinates of the function block 402 in the floor plan diagram 401 stored in the main storage device 102, the position coordinates of the function block 402 on the original floor plan diagram are calculated, and the calculation result is obtained. Is the shape information 1 corresponding to the functional block 402 of the main storage device 102.
932 is overwritten. Further, the associating device 106
(1) The function block 402 is deleted from the set of block names of the block information section 2020 of the secondary storage device 103, and the function block is included in the set of block names of the block information section 2020 of the second storage device 104. 40
Add the block name of 2. In the course of the above process, the control device 108 may delete the display of the functional block 402 from the currently displayed floor plan diagram 401.

【0057】続いて、入力装置101により他方の集積
回路基板202の表示が指示されると、制御装置108
は、上記処理により記憶内容が変更された主記憶装置1
02と第2副記憶装置104に基づいて表示するため、
結果として図4(b)に示す様に、機能ブロック402
がフロアプラン図401から前記元フロアプラン図の上
に移動されたフロアプラン図404が表示されることに
なる。
Subsequently, when display of the other integrated circuit board 202 is instructed by the input device 101, the control device 108
Is the main storage device 1 whose storage contents have been changed by the above processing.
02 and the second secondary storage device 104,
As a result, as shown in FIG.
Is moved from the floor plan diagram 401 to the original floor plan diagram, and the floor plan diagram 404 is displayed.

【0058】上記装置により、一方の集積回路基板のフ
ロアプラン図から他方の集積回路基板への機能ブロック
の移動処理を容易に行うことが可能となる。また、機能
ブロックの絶対位置が保持されたまま移動されるため、
移動された機能ブロックの識別が明確になり、また移動
前のフロアプラン図の復元も容易となる。
With the above-described apparatus, it is possible to easily perform a process of moving a functional block from a floor plan diagram of one integrated circuit board to another integrated circuit board. In addition, since the function block is moved while maintaining the absolute position,
The identification of the moved functional block becomes clear, and the floor plan diagram before the movement is easily restored.

【0059】なお、上記説明ではMCM回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、今回の例では
1つの機能ブロックの移動のみについて述べたが、複数
個の機能ブロックを一度に選択し、これらを該集積回路
基板間で一括して移動させてもよい。
In the above description, the floor plan diagram of each integrated circuit board constituting the MCM circuit is displayed.
The layout diagram may be targeted. In this example, only the movement of one function block has been described. However, a plurality of function blocks may be selected at a time, and may be collectively moved between the integrated circuit boards.

【0060】次に、図3に基づいた設計フローで装置2
05の設計を進める際の、各集積回路基板上への機能ブ
ロックや配線の配置位置について考える。MCM回路を
構成する集積回路基板間で、そのフロアプラン設計やレ
イアウト設計時に機能ブロック同士の辺の位置を合わせ
ると配線が単純で短くなり、レイアウト面積が小さくな
ることがある。
Next, the apparatus 2 is designed according to the design flow based on FIG.
Consider the layout positions of functional blocks and wirings on each integrated circuit board when proceeding with the design of 05. If the positions of the sides of the functional blocks are matched between the integrated circuit boards constituting the MCM circuit during floor plan design or layout design, the wiring becomes simple and short, and the layout area may be reduced.

【0061】図5は該各集積回路基板の機能ブロック同
士の辺を合わせる例である。図5(a)は前記辺合わせ
を行う前の図であり、図5(b)は前記辺合わせを行っ
た後の図である。図5において、501は現在表示装置
に表示されている一方の集積回路基板、502は辺合わ
せを行なう機能ブロック、503は機能ブロック502
の1辺、504は他方の集積回路基板、505は集積回
路基板504上に存在する機能ブロックの1辺である。
FIG. 5 shows an example in which the sides of the functional blocks of each integrated circuit board are aligned. FIG. 5A is a diagram before the edge alignment is performed, and FIG. 5B is a diagram after the edge alignment is performed. In FIG. 5, reference numeral 501 denotes one integrated circuit board currently displayed on the display device, 502 denotes a functional block for performing edge alignment, and 503 denotes a functional block 502
504 is the other integrated circuit board, and 505 is one side of a functional block existing on the integrated circuit board 504.

【0062】以下、図1、図2、図19、図20、図5
を用いて、本発明の請求項3に係る設計支援装置の実施
形態の動作の例を説明する。
Hereinafter, FIGS. 1, 2, 19, 20, and 5 will be described.
An example of the operation of the embodiment of the design support apparatus according to claim 3 of the present invention will be described with reference to FIG.

【0063】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第1の集
積回路基板201と第2の集積回路基板202の2つの
基板から構成されるMCM回路のデータが図19に示す
形式で主記憶装置102に記憶され、前記各集積回路基
板201と202の構成データが図20に示す形式で、
各々第1副記憶装置103、第2副記憶装置104に記
憶されており、表示装置105には第1の集積回路基板
201のフロアプラン図が表示されている場合を考え
る。
Now, some functional blocks are arranged on each of the integrated circuit boards by an arbitrary method, and are composed of two boards, a first integrated circuit board 201 and a second integrated circuit board 202. The data of the MCM circuit is stored in the main storage device 102 in the format shown in FIG. 19, and the configuration data of each of the integrated circuit boards 201 and 202 is stored in the format shown in FIG.
It is assumed that the first integrated circuit substrate 201 is stored in the first secondary storage device 103 and the second secondary storage device 104, and the display device 105 displays a floor plan diagram of the first integrated circuit board 201.

【0064】今、表示装置105上に集積回路基板50
1が表示されている時、入力装置101から辺合わせ処
理の実行が指定され、機能ブロック502の1辺503
が選択されると、続けて制御装置108は表示切替装置
107を介して集積回路基板504を表示装置105上
に表示する。この後、入力装置101から1辺505が
指定されると、関連付け装置106は、制御装置108
からの指示に基づき、主記憶装置102から辺505の
第1のX座標値と辺503の第2のX座標値を読みとる
と共に、機能ブロック502の形状情報1932の2つ
の座標位置の各X座標値を、(前記第1のX座標値)−
(前記第2のX座標値)だけずらした値に置き換える。
この処理が終了した後、制御装置108は変更された主
記憶装置102の内容に基づいて、表示装置105に集
積回路基板501を表示し直してもよい。この時、集積
回路基板501は図4(b)に示すように、辺503が
辺505にX座標が一致するように機能ブロック502
が移動されて表示される。
Now, the integrated circuit board 50 is placed on the display device 105.
When “1” is displayed, execution of edge alignment processing is designated from the input device 101, and one side 503 of the function block 502 is specified.
Is selected, the control device 108 displays the integrated circuit board 504 on the display device 105 via the display switching device 107. Thereafter, when one side 505 is designated from the input device 101, the association device 106
The first X coordinate value of the side 505 and the second X coordinate value of the side 503 are read from the main storage device 102 based on the instruction from the main storage device 102, and each X coordinate of the two coordinate positions of the shape information 1932 of the functional block 502 is read. Value is (the first X coordinate value) −
(The second X coordinate value).
After this processing is completed, the control device 108 may redisplay the integrated circuit substrate 501 on the display device 105 based on the changed contents of the main storage device 102. At this time, as shown in FIG. 4B, the integrated circuit board 501 has the function block 502 such that the X coordinate of the side 503 coincides with the side 505.
Is moved and displayed.

【0065】上記装置により、集積回路基板間で関連す
る機能ブロック同士の辺合わせが可能となるため、例え
ばクリティカルパス等の配線長を短くすることができた
り、基板面積全体を小さくできる可能性がある。
With the above-described apparatus, it is possible to align the sides of the related functional blocks between the integrated circuit boards, so that, for example, the wiring length of a critical path or the like can be shortened, and the entire substrate area can be reduced. is there.

【0066】なお今回の例ではX座標を合わせたが、辺
合わせの対象とする辺の方向に応じてY座標を合わせる
ことも可能である。また、一度に複数の機能ブロックの
辺を選択し、これら辺を一度に合わせることも可能であ
る。また、今回の例では先に選択した辺503を有する
機能ブロック502を移動させて辺505に合わせたが
たが、後から選択した辺505を有するブロックが移動
して辺503に合わせる様に実現しても構わない。
In this example, the X coordinate is matched, but the Y coordinate can be matched according to the direction of the side to be aligned. It is also possible to select sides of a plurality of functional blocks at a time and match these sides at once. In this example, the function block 502 having the side 503 selected earlier is moved to match the side 505. However, the block having the side 505 selected later is moved to match the side 503. It does not matter.

【0067】以上説明したように本発明の請求項1およ
び請求項4に係る発明によれば、2つの集積回路基板を
端子接続することによってできる半導体集積回路装置の
フロアプラン設計およびレイアウト設計において2つの
画面を入力装置からの信号の入力によって1つの表示画
面に切替えて表示することによって2つの集積回路基板
を並行して設計することが可能となる。また、請求項2
に係る発明によれば、機能ブロックの集積回路基板間の
移動が可能となり、最適なフロアプランを行なうのに有
用な機能を提供できる。また、請求項3に係る発明によ
れば、異なる基板間の機能ブロックの辺の座標を合わせ
ることができ、配線を短くすることが可能となる。
As described above, according to the first and fourth aspects of the present invention, a floor plan design and a layout design of a semiconductor integrated circuit device which can be realized by connecting two integrated circuit boards to terminals are performed. By switching one screen to one display screen by inputting a signal from the input device and displaying the two screens, it becomes possible to design two integrated circuit boards in parallel. Claim 2
According to the invention, the function blocks can be moved between the integrated circuit boards, and a function useful for performing an optimal floor plan can be provided. According to the third aspect of the present invention, the coordinates of the sides of the functional block between different substrates can be matched, and the wiring can be shortened.

【0068】(実施の形態2)本発明の第2の実施の形
態では請求項5、請求項6、請求項7、請求項8、請求
項9に係る発明に関して説明する。
(Embodiment 2) In the second embodiment of the present invention, the invention according to claim 5, claim 6, claim 7, claim 8, or claim 9 will be described.

【0069】図6は本発明の第2の実施の形態における
ハードウエア構成図である。図6において601はキー
ボードやマウス等の入力装置、602はマルチチップモ
ジュール回路(MCM回路)の接続情報等を記憶する主
記憶装置、603、604は各集積回路基板毎の基板情
報を記憶する副記憶装置、605はCRT等上に個々に
他と共通の座標系を持つ多画面を表示できる多画面表示
装置、606は2つの集積回路基板間に論理的な関係付
けを行う関連付け装置、607は多画面表示装置605
上に表示される各集積回路基板の表示位置を、第1副記
憶装置603、第2副記憶装置604の記憶内容にアク
セスして管理する座標管理装置、608は多画面表示装
置605への前記集積回路基板の表示制御や表示情報の
獲得、及び上記各構成装置の動作を制御する制御装置、
である。
FIG. 6 is a hardware configuration diagram according to the second embodiment of the present invention. 6, reference numeral 601 denotes an input device such as a keyboard or a mouse; 602, a main storage device for storing connection information of a multi-chip module circuit (MCM circuit); and 603, 604, sub-devices for storing board information for each integrated circuit board. A storage device, 605 is a multi-screen display device capable of displaying a multi-screen having a common coordinate system with others on a CRT or the like, 606 is an associating device for establishing a logical relationship between two integrated circuit boards, and 607 is Multi-screen display device 605
A coordinate management device for accessing and managing the display position of each integrated circuit board displayed on the first sub-storage device 603 and the storage content of the second sub-storage device 604. A control device for controlling the display of the integrated circuit board and acquiring the display information, and controlling the operation of each of the above-described components;
It is.

【0070】図21はMCM回路を構成する2つの集積
回路基板の各々の情報を記憶する第1副記憶装置603
および第2副記憶装置604のデータ記憶構造の例であ
る。2110は該集積回路基板の識別名等の情報が記憶
されているヘッダー部、2120は該集積回路基板を構
成しているブロック名の集合の情報が記憶されているブ
ロック情報部、2130は該集積回路基板上に存在する
配線成分の識別名の集合の情報が記憶されている配線成
分情報部、2140は多画面表示装置605の表示基準
点、例えば各表示画面の中心点、からそこに表示される
該集積回路基板の基板基準点、例えば該集積回路基板の
中心点、までのベクトル値が記憶されている基準位置情
報部である。この基準位置情報部2140には、初期値
として例えばベクトル値(0,0)、即ち前記各表示基
準点と各々に対応する前記各基板基準点が一致する値、
を設定しておいても良い。2150は該各集積回路基板
の大きさを、例えば2点の座標値で記憶した基板サイズ
情報部である。ここで、多画面表示装置605は、前記
各表示画面毎に、各々の表示基準点を原点としたXY座
標系が予め設定されており、これらXY座標系は、X
軸、Y軸の方向や単位長の幅の大きさが全て同じ座標を
用いることを前提とする。
FIG. 21 shows a first secondary storage device 603 for storing information of each of two integrated circuit boards constituting an MCM circuit.
4 illustrates an example of a data storage structure of a second secondary storage device 604. Reference numeral 2110 denotes a header section in which information such as the identification name of the integrated circuit board is stored; 2120, a block information section in which information of a set of block names constituting the integrated circuit board is stored; A wiring component information section 2140 in which information of a set of identification names of wiring components existing on the circuit board is stored is displayed from a display reference point of the multi-screen display device 605, for example, a center point of each display screen. The reference position information section stores vector values up to a substrate reference point of the integrated circuit substrate, for example, a center point of the integrated circuit substrate. The reference position information unit 2140 includes, for example, a vector value (0, 0) as an initial value, that is, a value at which each of the display reference points and each of the substrate reference points corresponding to the display reference points match.
May be set. Reference numeral 2150 denotes a board size information section which stores the size of each integrated circuit board as, for example, two coordinate values. Here, in the multi-screen display device 605, an XY coordinate system whose origin is each display reference point is set in advance for each of the display screens.
It is assumed that the coordinates of the axis, the direction of the Y axis, and the width of the unit length are all the same.

【0071】以下、図2、図6、図19、図21、を用
いて、本発明の請求項5および請求項9に係る設計支援
装置の実施形態の動作の例を説明する。
Hereinafter, an example of the operation of the embodiment of the design support apparatus according to the fifth and ninth aspects of the present invention will be described with reference to FIGS. 2, 6, 19, and 21.

【0072】今、第1の集積回路基板201と第2の集
積回路基板202の2つの基板から構成されるMCM回
路のデータが図19に示す形式で主記憶装置102に記
憶され、前記各集積回路基板201と202の基板デー
タが図21に示す形式で、各々第1副記憶装置603、
第2副記憶装置604に記憶されている場合を考える。
Now, data of an MCM circuit composed of two substrates, a first integrated circuit substrate 201 and a second integrated circuit substrate 202, is stored in the main storage device 102 in the format shown in FIG. The board data of the circuit boards 201 and 202 are in the format shown in FIG.
Consider the case where the data is stored in the second secondary storage device 604.

【0073】入力装置601から、集積回路基板201
および202の例えばフロアプラン図の表示が指定され
ると、制御装置608は主記憶装置602と、座標管理
装置607を介して獲得できる第1副記憶装置603、
第2副記憶装置604の記憶内容に基づいて、多画面表
示装置605上の第1の画面に例えば集積回路基板20
1のフロアプラン図を、第2の画面に集積回路基板20
2のフロアプラン図を表示する。この時、多画面表示装
置605の前記第1の画面および前記第2の画面には、
各々第1副記憶装置603と第2副記憶装置604に記
憶されている各基準位置情報部2140の座標位置に各
々の基板基準点が重なるようにして各フロアプラン図が
表示される。
The integrated circuit board 201 is input from the input device 601.
For example, when the display of the floor plan diagram is designated, the control device 608 stores the main storage device 602 and the first secondary storage device 603 which can be obtained via the coordinate management device 607.
Based on the storage contents of the second sub-storage device 604, for example, the integrated circuit board 20 is displayed on the first screen on the multi-screen display device 605.
1 is displayed on the second screen with the integrated circuit board 20.
2 is displayed. At this time, the first screen and the second screen of the multi-screen display device 605 include:
Each floor plan diagram is displayed such that each board reference point overlaps the coordinate position of each reference position information section 2140 stored in the first sub-storage device 603 and the second sub-storage device 604, respectively.

【0074】例えば、前記第1の画面と前記第2の画面
の表示基準点を各々の画面の中心点とし、かつ集積回路
基板201と集積回路基板202の基板基準点を各々の
基板の中心点とした時、第1副記憶装置603と第2副
記憶装置604の各基準位置情報部の値が、共に座標値
(0,0)であれば、前記各基板のフロアプラン図は、
この各基板に対応する前記第1と第2の画面の真中に表
示されることになる。
For example, the display reference points of the first screen and the second screen are set as the center points of the respective screens, and the substrate reference points of the integrated circuit boards 201 and 202 are set as the center points of the respective boards. When the values of the respective reference position information sections of the first sub-storage device 603 and the second sub-storage device 604 are both coordinate values (0, 0), the floor plan diagram of each substrate is as follows.
It will be displayed in the middle of the first and second screens corresponding to each substrate.

【0075】上記表示状態で、続いて入力装置601か
らの入力で、例えば前記第2の画面上の集積回路基板2
02のフロアプラン図が移動された場合を考える。制御
装置608は第2の画面の表示基準点から集積回路基板
202の基板基準点までのずれに相当するベクトル値を
認識し、この値を座標管理装置607に通知する。座標
管理装置607は、第2副記憶装置604の基準位置情
報部2140の値を、このベクトル値に更新する。集積
回路基板202を再表示させると、この変更された値に
基づいて集積回路基板202のフロアプラン図が表示さ
れるため、前記移動処理した結果が次回からの表示にも
反映されることになる。
In the above display state, the input from the input device 601, for example, the integrated circuit board 2 on the second screen
Consider a case where the floor plan diagram of No. 02 has been moved. The control device 608 recognizes a vector value corresponding to a shift from the display reference point on the second screen to the substrate reference point of the integrated circuit board 202, and notifies the coordinate management device 607 of this value. The coordinate management device 607 updates the value of the reference position information section 2140 of the second sub storage device 604 to this vector value. When the integrated circuit board 202 is redisplayed, the floor plan diagram of the integrated circuit board 202 is displayed based on the changed value, so that the result of the movement processing is reflected in the next display. .

【0076】上記装置により、例えば集積回路基板20
1と集積回路基板202をの重ね合わせを意図した図面
の移動を対話的に行うことができ、また、その編集結果
も逐次的に反映されるため、設計作業者は複数基板の設
計を同時に、断続的に実施することが可能となる。
With the above-described apparatus, for example, the integrated circuit board 20
1 and the integrated circuit board 202 can be interactively moved, and the editing result is sequentially reflected, so that the design operator can simultaneously design a plurality of boards. It can be implemented intermittently.

【0077】なお、上記説明ではMCM回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、図1で示した
設計支援装置は、主記憶装置602と第1副記憶装置6
03、第2副記憶装置604を備えているが、これらの
代わりに、これらに記憶する内容をまとめて記憶する1
つの記憶装置のみを備えても実現できる。また、上記説
明では2つの集積回路基板から構成されるMCM回路を
前提としたが、第1の集積回路基板上に複数の集積回路
基板が搭載される設計にも、該搭載される複数の集積回
路基板の各々を第2の集積回路基板として個別に取り扱
うことにより、本発明が適用できる。
In the above description, the floor plan diagram of each integrated circuit substrate constituting the MCM circuit is displayed.
The layout diagram may be targeted. The design support device shown in FIG. 1 includes a main storage device 602 and a first secondary storage device 6.
03, a second secondary storage device 604 is provided, but instead of these, the contents stored in these are collectively stored.
This can be realized even if only one storage device is provided. Although the above description has been made on the premise that the MCM circuit is composed of two integrated circuit boards, the design in which a plurality of integrated circuit boards are mounted on the first integrated circuit board also requires a plurality of integrated circuits mounted on the first integrated circuit board. The present invention can be applied by treating each of the circuit boards individually as a second integrated circuit board.

【0078】図7は、前記第1の画面、第2の画面に表
示されている表示図の指定領域を拡大表示した時の図で
ある。図7において、701、711は前記第1の画
面、第2の画面であり、それぞれに集積回路基板201
と集積回路基板202のフロアプラン図またはレイアウ
ト図が表示されている。702は第1の画面701上で
入力装置601から指定された領域、712は領域70
2の座標位置に相当する第2の画面711上の領域(以
降、対応領域と呼ぶ)、703は指定領域702上の任
意の位置A点、713はA点703の座標位置に相当す
る対応領域712上の位置A’点、704は指定領域7
02が第1の画面701の大きさに合わせて拡大表示さ
れた結果、714は対応領域712が第2の画面711
の大きさに合わせて拡大表示された結果である。
FIG. 7 is an enlarged view of the designated area of the display diagram displayed on the first screen and the second screen. In FIG. 7, reference numerals 701 and 711 denote the first screen and the second screen, respectively.
And a floor plan diagram or a layout diagram of the integrated circuit board 202 are displayed. Reference numeral 702 denotes an area specified by the input device 601 on the first screen 701, and reference numeral 712 denotes an area 70.
An area on the second screen 711 corresponding to the coordinate position of No. 2 (hereinafter referred to as a corresponding area), 703 is an arbitrary position A on the designated area 702, and 713 is a corresponding area corresponding to the coordinate position of the A point 703 A point A 'on 712, designated area 704 is designated area 7
02 is enlarged and displayed according to the size of the first screen 701, and the corresponding area 712 is displayed in the second screen 711.
The result is enlarged and displayed according to the size of.

【0079】以下、図2、図6、図7、を用いて、本発
明の請求項6に係る設計支援装置の実施形態の動作の例
を説明する。
Hereinafter, an example of the operation of the embodiment of the design support apparatus according to claim 6 of the present invention will be described with reference to FIG. 2, FIG. 6, and FIG.

【0080】図6の半導体集積回路の設計支援装置によ
り、多画面表示装置605上の第1の画面701と第2
の画面711にそれぞれ集積回路基板201と集積回路
基板202のフロアプラン図またはレイアウト図が表示
されている場合を考える。今、入力装置601により第
1の画面701上に表示されている集積回路基板201
のフロアプラン図の任意の領域703が指定されたとす
ると、制御装置608はこの指定領域の中心の座標値を
獲得すると共に、前記指定領域702の大きさと第1の
画面701の大きさに基づいて第1の画面701の座標
系の尺度を拡大し、続いて主記憶装置602と、座標管
理装置607を介して獲得した第1副記憶装置603の
記憶内容に基づいて、第1の画面701の中心点に前記
指定領域の中心座標が重なるようにブロックの形状情報
1932や配線成分の形状情報1952の値を前記指定
領域の中心座標の値だけずらして、集積回路基板201
のフロアプラン図を前記第1の画面上に拡大表示する。
この時、主記憶装置602の内容の更新は行われない。
更に、第2の画面711の座標系を前記拡大尺度で拡大
し、前記と同様の方法で、主記憶装置602と第2副記
憶装置604の記憶内容に基づいて、対応領域712の
中心座標が第2の画面711の中心点に重なるようにし
て、集積回路基板202のフロアプラン図を第2の画面
711に拡大表示させる。この時、第1の画面701お
よび第2の画面711の大きさを越える部分については
表示しなくてもよい。こうして拡大表示された画面70
4と画面714は、点Aと点A’との対応でも分かるよ
うに、基板間の重ね合わせ位置に対応した場所の拡大図
が表示されることになる。
The first screen 701 and the second screen 701 on the multi-screen display 605 are provided by the semiconductor integrated circuit design support apparatus of FIG.
A screen 711 displays a floor plan diagram or a layout diagram of the integrated circuit board 201 and the integrated circuit board 202, respectively. Now, the integrated circuit board 201 displayed on the first screen 701 by the input device 601
If an arbitrary area 703 of the floor plan diagram is designated, the control device 608 obtains the coordinate value of the center of the designated area, and based on the size of the designated area 702 and the size of the first screen 701. The scale of the coordinate system of the first screen 701 is enlarged, and then, based on the storage contents of the main storage device 602 and the first sub-storage device 603 obtained via the coordinate management device 607, the first screen 701 is displayed. The values of the block shape information 1932 and the wiring component shape information 1952 are shifted by the value of the center coordinates of the specified area so that the center coordinates of the specified area overlap the center point.
Is enlarged and displayed on the first screen.
At this time, the content of the main storage device 602 is not updated.
Further, the coordinate system of the second screen 711 is enlarged by the enlargement scale, and the center coordinates of the corresponding area 712 are changed based on the storage contents of the main storage device 602 and the second sub storage device 604 in the same manner as described above. The floor plan of the integrated circuit board 202 is enlarged and displayed on the second screen 711 so as to overlap the center point of the second screen 711. At this time, the portion exceeding the size of the first screen 701 and the second screen 711 may not be displayed. Screen 70 thus enlarged and displayed
4 and the screen 714, as can be seen from the correspondence between the point A and the point A ', an enlarged view of a place corresponding to the overlapping position between the substrates is displayed.

【0081】上記装置により、集積回路基板201と前
記集積回路基板202のレイアウト図またはフロアプラ
ン図の表示画面を連動させて指定領域を拡大表示させる
ことが可能となる。
With the above-mentioned apparatus, it becomes possible to enlarge and display the designated area by linking the display screens of the layout diagram or floor plan diagram of the integrated circuit board 201 and the integrated circuit board 202.

【0082】なお、拡大尺度は、第1の画面701の大
きさと指定領域702の大きさとから求まるX軸とY軸
のそれぞれの拡大率の内、拡大率の小さい方に合わせて
両軸を同率で拡大してもよい。また、本実施例では入力
装置601から拡大表示する領域を指定したが、予め拡
大率あるいは縮小率を設定しておき、入力装置601か
ら直接倍率指定してもよい。また、本実施例では拡大表
示の場合について述べたが、縮小表示の場合も同様の方
法で実施することも可能である。
The scale of the enlargement is the same as that of the X-axis and the Y-axis obtained from the size of the first screen 701 and the size of the designated area 702 in accordance with the smaller one of the scales. May be enlarged. In the present embodiment, the area to be enlarged and displayed is specified from the input device 601. However, the enlargement ratio or the reduction ratio may be set in advance, and the magnification may be directly specified from the input device 601. In the present embodiment, the case of enlarged display has been described. However, the case of reduced display can also be implemented by the same method.

【0083】図8は、上記本発明の設計支援装置を用い
て、前記2つの集積回路基板間でこれらを構成する機能
ブロックを移動する方法の説明図である。図8(a)は
機能ブロックの移動前の図であり、801、802は前
記第1の画面と第2の画面、803は移動対象の機能ブ
ロックである。図8(b)は機能ブロックの移動後の図
である。
FIG. 8 is an explanatory diagram of a method for moving the functional blocks constituting the two integrated circuit boards between the two integrated circuit boards by using the design support apparatus of the present invention. FIG. 8A is a diagram before the function block is moved, 801 and 802 are the first screen and the second screen, and 803 is a function block to be moved. FIG. 8B is a diagram after the function block has been moved.

【0084】以下、図2、図6、図8、図19、図21
を用いて、本発明の請求項7に係る設計支援装置の実施
形態の動作の例を説明する。
Hereinafter, FIGS. 2, 6, 8, 19, and 21 will be described.
An example of the operation of the embodiment of the design support apparatus according to claim 7 of the present invention will be described with reference to FIG.

【0085】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第1の集
積回路基板201と第2の集積回路基板202の2つの
基板から構成されるMCM回路のデータが図19に示す
形式で主記憶装置602に記憶され、前記各集積回路基
板201と202の各基板情報が図21に示す形式で、
各々第1副記憶装置603、第2副記憶装置604に記
憶されており、多画面表示装置605上の前記第1の画
面には集積回路基板201が、前記第2の画面には集積
回路基板202のフロアプラン図が表示されている場合
を考える。
Now, several functional blocks are arranged on each of the integrated circuit boards by an arbitrary method, and are composed of two substrates, a first integrated circuit board 201 and a second integrated circuit board 202. The data of the MCM circuit to be executed is stored in the main storage device 602 in the format shown in FIG. 19, and the board information of the integrated circuit boards 201 and 202 is stored in the format shown in FIG.
An integrated circuit board 201 is stored in the first screen on the multi-screen display device 605, and an integrated circuit board 201 is stored in the second screen, respectively, in the first sub-storage device 603 and the second sub-storage device 604. Consider a case where the floor plan diagram 202 is displayed.

【0086】入力装置601により機能ブロック803
が選択されて集積回路基板201の移動先フロアプラン
図への移動が指示されると、制御装置608は座標管理
装置606を介して得られる第1副記憶装置603と第
2副記憶装置604の各々の基準位置情報2140の情
報と、主記憶装置602に記憶されている集積回路基板
202の移動元フロアプラン図における機能ブロック8
03の位置座標とから、この機能ブロック803の前記
移動先フロアプラン図上での位置座標を計算し、前記移
動先フロアプラン図上の前記計算した位置に機能ブロッ
ク803を配置すると共に、前記移動元フロアプラン図
から機能ブロック803を削除する。更に制御装置60
8は関連付け装置606を介して、前記計算された位置
座標値を主記憶装置602の機能ブロック803に対応
する形状情報1932に上書きすると共に、第2副記憶
装置604のブロック情報部2120のブロック名の集
合の中から機能ブロック803のブロック名を削除し、
第1副記憶装置603のブロック情報部2120のブロ
ック名の集合の中に機能ブロック803のブロック名を
追加する。この処理により集積回路基板間で機能ブロッ
クの移動を行なうことが可能となる。
The input device 601 causes the function block 803 to be used.
Is selected and the movement of the integrated circuit board 201 to the destination floor plan diagram is instructed, the control device 608 stores the first sub-storage device 603 and the second sub-storage device 604 obtained via the coordinate management device 606. The information of each reference position information 2140 and the function block 8 in the source floor plan diagram of the integrated circuit board 202 stored in the main storage device 602
The position coordinates of the functional block 803 on the destination floor plan diagram are calculated from the position coordinates of the functional block 803, and the functional block 803 is arranged at the calculated position on the destination floor plan diagram, and the movement is performed. The function block 803 is deleted from the original floor plan diagram. Further, the control device 60
8 overwrites the calculated position coordinate value with the shape information 1932 corresponding to the functional block 803 of the main storage device 602 via the associating device 606, and also stores the block name of the block information section 2120 of the second sub-storage device 604. Delete the block name of the function block 803 from the set of
The block name of the function block 803 is added to the set of block names in the block information section 2120 of the first secondary storage device 603. This processing makes it possible to move the functional blocks between the integrated circuit boards.

【0087】なお、本実施例では機能ブロックの移動を
座標位置に基づいて行ったが、例えば選択した移動対象
の機能ブロックをマウス等の入力装置601の動きに合
わせて移動先の表示領域802上の任意の場所まで移動
させるような、対話的な方法で実施してもよい。また、
この対話的な方法を行っている時、入力装置601の動
きに合わせて、移動対象の機能ブロック803の形状が
仮想的に表示され続けてもよい。
In this embodiment, the movement of the function block is performed based on the coordinate position. For example, the selected function block to be moved is displayed on the display area 802 of the movement destination according to the movement of the input device 601 such as a mouse. May be implemented in an interactive manner, such as moving to any location of the. Also,
When this interactive method is performed, the shape of the functional block 803 to be moved may be virtually displayed in accordance with the movement of the input device 601.

【0088】図9は、互いに異なる前記集積回路基板に
存在する機能ブロック同志の位置を合わせる方法の説明
図である。図9(a)は前記機能ブロック同志の位置を
合わせる前の図であり、901、911は表示領域、9
02は表示領域901に表示されている集積回路基板の
中の機能ブロック、912は表示領域911に表示され
ている集積回路基板の中の機能ブロック、903は機能
ブロック902の1辺、913は機能ブロック912の
1辺である。図9(b)は前記機能ブロック同志の位置
を合わせた後の図である。
FIG. 9 is an explanatory diagram of a method of aligning positions of functional blocks existing on different integrated circuit substrates. FIG. 9A is a diagram before the positions of the functional blocks are adjusted, and reference numerals 901 and 911 denote a display area and 9.
02 is a functional block in the integrated circuit board displayed in the display area 901, 912 is a functional block in the integrated circuit board displayed in the display area 911, 903 is one side of the functional block 902, and 913 is a function One side of the block 912. FIG. 9B is a diagram after the positions of the functional blocks have been adjusted.

【0089】以下、図2、図6、図9、図19、図21
を用いて、本発明の請求項8に係る設計支援装置の実施
形態の動作の例を説明する。
Hereinafter, FIGS. 2, 6, 9, 19, and 21 will be described.
An example of the operation of the embodiment of the design support apparatus according to claim 8 of the present invention will be described with reference to FIG.

【0090】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第1の集
積回路基板201と第2の集積回路基板202の2つの
基板から構成されるMCM回路のデータが図19に示す
形式で主記憶装置602に記憶され、前記各集積回路基
板201と202の構成データが図21に示す形式で、
各々第1副記憶装置603、第2副記憶装置604に記
憶されており、多画面表示装置605上の前記第1の画
面には集積回路基板201が、前記第2の画面には集積
回路基板202のフロアプラン図が表示されている場合
を考える。
Now, some functional blocks are arranged on each of the integrated circuit boards by an arbitrary method, and are constituted by two boards, a first integrated circuit board 201 and a second integrated circuit board 202. The data of the MCM circuit to be executed is stored in the main storage device 602 in the format shown in FIG. 19, and the configuration data of each of the integrated circuit boards 201 and 202 is stored in the format shown in FIG.
An integrated circuit board 201 is stored in the first screen on the multi-screen display device 605, and an integrated circuit board 201 is stored in the second screen, respectively, in the first sub-storage device 603 and the second sub-storage device 604. Consider a case where the floor plan diagram 202 is displayed.

【0091】今、入力装置601から辺合わせ処理の実
行が指定され、機能ブロック902の1辺903が選択
され、続けて辺913が指定されると、関連付け装置6
06は、制御装置608からの指示に基づき、主記憶装
置602から辺913の第1のX座標値と辺903の第
2のX座標値を読みとると共に、機能ブロック902の
形状情報2132の2つの座標位置の各X座標値を、
(前記第1のX座標値)−(前記第2のX座標値)だけ
ずらした値に置き換えると共に、機能ブロック902の
表示位置がこの値に合致するように第1の画面901上
を移動して表示させる。この処理により、図9(b)に
示すように、辺903が辺913にX座標が一致するこ
とになる。
Now, the execution of the edge matching process is designated from the input device 601, one side 903 of the function block 902 is selected, and subsequently the side 913 is designated.
06 reads the first X coordinate value of the side 913 and the second X coordinate value of the side 903 from the main storage device 602 based on an instruction from the control device 608, and reads the two pieces of shape information 2132 of the function block 902. Each X coordinate value of the coordinate position is
Replace with a value shifted by (the first X coordinate value)-(the second X coordinate value), and move on the first screen 901 so that the display position of the function block 902 matches this value. To display. By this processing, the X coordinate of the side 903 matches the side 913 as shown in FIG. 9B.

【0092】なお、本実施例では、先に選択した機能ブ
ロック902の辺903を、後で選択した機能ブロック
912の辺913に合わせる例を説明したが、逆に、先
に選択した機能ブロックの辺を位置合わせの基準とし
て、後で選択した機能ブロックをずらすようにしてもよ
い。また、本実施例では、機能ブロックをX軸方向にず
らして位置合わせを行ったが、選択する辺により機能ブ
ロックをY軸方向にずらして位置合わせしてもよい。ま
た、本実施例では、1辺同志の位置合わせの説明を行っ
たが、位置をずらす対象となる機能ブロックと位置合わ
せの辺を一度に複数指定して、これらを位置合わせの基
準となる辺の位置に同時に合わせてもよい。また、本実
施例では機能ブロックの1辺を位置合わせの基準とした
が、入力装置601により位置合わせの基準線となる位
置を任意に設定し、この基準線に両表示領域901、9
02上で選択された機能ブロックの辺が合うようにして
もよい。
In this embodiment, an example has been described in which the side 903 of the function block 902 selected earlier is matched with the side 913 of the function block 912 selected later. The function block selected later may be shifted using the side as a reference for alignment. Further, in the present embodiment, the functional blocks are shifted in the X-axis direction for alignment, but the functional blocks may be shifted in the Y-axis direction depending on the side to be selected. Further, in the present embodiment, the description has been given of the alignment of one side. However, a plurality of functional blocks to be shifted and the side of the alignment are designated at a time, and these are designated as the alignment reference sides. At the same time. In this embodiment, one side of the functional block is used as a reference for positioning. However, a position serving as a reference line for positioning is arbitrarily set by the input device 601 and both display areas 901 and 9 are set to this reference line.
The sides of the functional block selected on 02 may be matched.

【0093】以上説明したように本発明の請求項5およ
び請求項9に係る発明では、2つの集積回路基板のフロ
アプラン図またはレイアウト図が関連付けられて同時に
表示されるため、対話的なフロアプラン設計あるいはレ
イアウト設計が非常に容易に行うことが可能となる。ま
た、請求項6に係る発明では、2つの集積回路基板のフ
ロアプラン図またはレイアウト図が連動して拡大表示や
縮小表示が行われるため、前記集積回路基板間の対応関
係が容易に理解できることになり、対話的なフロアプラ
ン設計あるいはレイアウト設計が非常に効率的に行うこ
とが可能となる。また、請求項7に係る発明では、2つ
の集積回路基板間で機能ブロックの移動が容易に行える
ため、例えばフロアプラン設計等で頻繁に発生する試行
錯誤的な設計を短時間で行うことが可能となる。また、
請求項8に係る発明では、集積回路基板間でそれぞれに
存在する機能ブロック同志の位置を容易に合わせること
ができ、集積回路基板間の配線を短くすることが可能と
なる。
As described above, according to the fifth and ninth aspects of the present invention, since the floor plan diagrams or the layout diagrams of the two integrated circuit boards are simultaneously displayed in association with each other, an interactive floor plan is provided. Design or layout design can be performed very easily. In the invention according to claim 6, since the enlarged display and the reduced display are performed in conjunction with the floor plan diagram or the layout diagram of the two integrated circuit boards, the correspondence between the integrated circuit boards can be easily understood. Thus, interactive floor plan design or layout design can be performed very efficiently. Further, in the invention according to claim 7, since the functional blocks can be easily moved between the two integrated circuit boards, it is possible to perform a trial and error design which frequently occurs in a floor plan design or the like in a short time. Becomes Also,
In the invention according to claim 8, the positions of the functional blocks existing in the integrated circuit boards can be easily adjusted, and the wiring between the integrated circuit boards can be shortened.

【0094】(実施の形態3)本発明の第3の実施の形
態では請求項10、請求項11、請求項12、請求項1
3、請求項14に係る発明に関して説明をする。
(Embodiment 3) In the third embodiment of the present invention, claim 10, claim 11, claim 12, and claim 1
Third, the invention according to claim 14 will be described.

【0095】本発明の設計支援装置の対象となる半導体
集積回路装置は図2のように2つの集積回路基板を端子
接続することによってできるものである。MCM回路の
フロアプラン設計およびレイアウト設計を行なうために
は、2つの集積回路基板のそれぞれに置かれる機能ブロ
ックの配置位置や形状とその間を接続する端子の位置及
び配線経路を決定する必要がある。
A semiconductor integrated circuit device to which the design support apparatus of the present invention is applied can be obtained by connecting two integrated circuit boards to terminals as shown in FIG. In order to perform the floor plan design and the layout design of the MCM circuit, it is necessary to determine the arrangement position and shape of the functional blocks placed on each of the two integrated circuit boards, the positions of the terminals connecting between them, and the wiring paths.

【0096】図10は本発明の第3の実施の形態におけ
るハードウェア構成図である。図10において1001
はキーボードやマウス等の入力装置、1002はMCM
回路の接続情報等を記憶する主記憶装置、1003、1
004は前記各集積回路基板毎の基板情報を記憶する副
記憶装置、1005はCRT等の表示装置、1006は
指定された機能ブロックと直接的な接続関係を持つ機能
ブロック群を獲得する関係ブロック抽出装置、1007
は前記両集積回路基板の表示装置1005での表示座標
位置を管理する座標管理装置、1008は関係ブロック
抽出装置1006で獲得された前記機能ブロック群の中
の、前記指定された機能ブロックが存在する集積回路基
板上には存在しない他集積回路基板上の機能ブロックの
情報を獲得し、その情報に基づいて表示装置1005に
表示する他基板ブロック表示制御装置、1009は関係
ブロック抽出装置1006で獲得された機能ブロック群
の中の、前記指定された機能ブロックとこれが存在する
集積回路基板上に存在する機能ブロック群との間でラッ
ツネストを生成し表示する基板内ラッツネスト表示制御
装置、1010は関係ブロック抽出装置1006で獲得
された機能ブロック群の中の、前記指定された機能ブロ
ックとこれが存在する集積回路基板上には存在しない他
集積回路基板上の機能ブロック群との間でラッツネスト
を生成し表示する基板間ラッツネスト表示制御装置、1
011は表示装置1005への前記集積回路基板の表示
制御や表示情報の獲得、及び上記各構成装置の動作を制
御する制御装置である。ここでラッツネストとは、機能
ブロック間の接続関係を視覚的に表したものであり、機
能ブロックの配置位置を設計作業者が対話的に決定する
ために用いられたり、機能ブロック間の配線長や配線複
雑さの予想に用いられるものである。
FIG. 10 is a hardware configuration diagram according to the third embodiment of the present invention. In FIG. 10, 1001
Is an input device such as a keyboard and a mouse, and 1002 is an MCM
A main storage device for storing circuit connection information and the like;
004 is a sub-storage device for storing board information for each integrated circuit board, 1005 is a display device such as a CRT, and 1006 is related block extraction for acquiring a functional block group having a direct connection relationship with a designated functional block. Device, 1007
Is a coordinate management device that manages the display coordinate positions of both integrated circuit boards on the display device 1005, and 1008 is the specified function block in the function block group obtained by the related block extraction device 1006. Other board block display controller 1009, which acquires information of functional blocks on other integrated circuit boards that are not present on the integrated circuit board and displays it on display 1005 based on the information, is acquired by related block extracting apparatus 1006. A rat nest display control device for generating and displaying a rats nest between the designated functional block and the functional block group present on the integrated circuit board in which the designated functional block exists, and a related block extraction controller 1010 The designated function block and its existence in the group of function blocks acquired by the device 1006 That the integrated circuit board between ratsnest display control device generates ratsnest display between the functional blocks of the other integrated circuit substrate which is not present on the substrate, 1
Reference numeral 011 denotes a control device that controls the display of the integrated circuit board on the display device 1005, obtains display information, and controls the operation of each of the above components. Here, the ratsnest is a visual representation of the connection relationship between the functional blocks, and is used by a designer to interactively determine the arrangement position of the functional blocks. It is used for estimating wiring complexity.

【0097】図11はラッツネストの表示例を示す図で
ある。図11において1101は集積回路基板、110
2、1103は集積回路基板1101上の機能ブロッ
ク、1104は他の集積回路基板上の機能ブロック、1
105は機能ブロック1102とこれが存在する集積回
路基板1101上の他の機能ブロックとの間のラッツネ
スト、1106は機能ブロック1102とこれが存在す
る集積回路基板1101上には存在しない他の集積回路
基板上の機能ブロックとの間のラッツネストである。
FIG. 11 is a diagram showing a display example of ratsnest. In FIG. 11, reference numeral 1101 denotes an integrated circuit board;
Reference numerals 2 and 1103 denote functional blocks on the integrated circuit substrate 1101, 1104 denotes functional blocks on another integrated circuit substrate,
Reference numeral 105 denotes a ratsnest between the functional block 1102 and another functional block on the integrated circuit board 1101 on which the functional block 1102 exists, and 1106 denotes a ratsnest on the integrated circuit board 1101 on which the functional block 1102 does not exist. It is a ratsnest between function blocks.

【0098】以下、図2、図10、図11、図19、図
20を用いて、本発明の請求項10、請求項11、請求
項12、請求項13、請求項14に係る設計支援装置の
実施形態の動作の例を説明する。
Hereinafter, the design support apparatus according to claims 10, 11, 12, 13, and 14 of the present invention will be described with reference to FIGS. 2, 10, 11, 19, and 20. An example of the operation of the embodiment will be described.

【0099】今、第1の集積回路基板201と第2の集
積回路基板202の2つの基板から構成されるMCM回
路のデータが図19に示す形式で主記憶装置に記憶さ
れ、集積回路基板201と203の基板情報が図20に
示す形式で、各々第1副記憶装置1003と第2副記憶
装置1004に記憶されている場合を考える。また、集
積回路基板1101がこのMCM回路の集積回路基板2
01であるとする。
Now, data of an MCM circuit composed of two substrates, a first integrated circuit substrate 201 and a second integrated circuit substrate 202, is stored in the main memory in the format shown in FIG. 20 is stored in the first secondary storage device 1003 and the second secondary storage device 1004 in the format shown in FIG. Also, the integrated circuit board 1101 is an integrated circuit board 2 of this MCM circuit.
01 is assumed.

【0100】今、入力装置1001から、機能ブロック
1102が選択され、ラッツネストの表示が指定される
と、制御装置1011からの制御により、関係ブロック
抽出装置1006は、主記憶装置1002のネットリス
トを参照して、機能ブロック1102と直接的に接続関
係がある機能ブロック群を獲得する。続いて関係ブロッ
ク抽出装置1006は、第1副記憶装置1003と第2
副記憶装置1004の各々のブロック情報部2020に
記憶されているブロック名の集合を参照し、前記獲得し
た機能ブロック群を、集積回路基板201上の同基板上
の機能ブロック群と集積回路基板202上の他基板上の
機能ブロック群に分類する。
Now, when the function block 1102 is selected from the input device 1001 and the display of the ratsnest is designated, the control block 1011 controls the relation block extraction device 1006 to refer to the netlist in the main storage device 1002. Then, a function block group directly connected to the function block 1102 is obtained. Subsequently, the related block extraction device 1006 stores the first secondary storage device 1003 and the second
By referring to the set of block names stored in each block information section 2020 of the secondary storage device 1004, the obtained functional block group is referred to as a functional block group on the integrated circuit board 201 and an integrated circuit board 202. It is classified into a functional block group on the other substrate above.

【0101】また、制御装置1011からの制御によ
り、座標管理装置1007は、第1副記憶装置1003
と第2副記憶装置1004の位置合わせ情報部2040
に記憶されている各ベクトル値に基づいて集積回路基板
202の座標系を集積回路基板201の座標系に変換す
るベクトル値を計算する。例えば、第1副記憶装置10
03の位置合わせ情報部2040の値が(2,3)であ
り、第2副記憶装置1004の位置合わせ情報部204
0の値が(5,10)であった場合、前記変換ベクトル
値は(3,7)となる。即ち、集積回路基板202上の
位置座標のX座標値、Y座標値に各々3と7を加えると
集積回路基板201の座標系での位置になる。
Also, under the control of the control device 1011, the coordinate management device 1007 stores the first secondary storage device 1003
And the alignment information unit 2040 of the second secondary storage device 1004
The vector values for converting the coordinate system of the integrated circuit board 202 into the coordinate system of the integrated circuit board 201 are calculated based on the respective vector values stored in. For example, the first secondary storage device 10
03, the value of the alignment information unit 2040 is (2, 3), and the alignment information unit 204 of the second secondary storage device 1004
When the value of 0 is (5, 10), the conversion vector value is (3, 7). That is, when 3 and 7 are added to the X coordinate value and the Y coordinate value of the position coordinates on the integrated circuit board 202, respectively, the position of the integrated circuit board 201 in the coordinate system is obtained.

【0102】他基板ブロック表示制御装置1008は、
関係ブロック抽出装置1006で分類された前記他基板
上の機能ブロック群の情報と前記座標管理装置1007
で計算された前記変換ベクトル値に基づいて、主記憶装
置1002に記憶されている前記他基板上の機能ブロッ
ク群の形状情報1932の座標値を前記変換ベクトル値
で座標変換して集積回路基板201の表示図上に重ねて
表示する。この時、集積回路基板201に存在する機能
ブロック群とこの処理で表示される集積回路基板202
上の機能ブロック群とを区別するために、後者の機能ブ
ロック群をブロックの形状枠だけを表示し、内部を透過
的に表示しても良い。また、前記ブロックの形状枠を破
線等の線種で表示しても良い。
The other substrate block display control device 1008
Information on functional blocks on the other board classified by the related block extracting device 1006 and the coordinate managing device 1007
The coordinate value of the shape information 1932 of the functional block group on the other substrate stored in the main storage device 1002 is coordinate-converted with the conversion vector value based on the conversion vector value calculated in Is superimposed on the display diagram of. At this time, the functional block group existing on the integrated circuit board 201 and the integrated circuit board 202 displayed in this processing are displayed.
In order to distinguish the above functional block group from the above functional block group, the latter functional block group may be displayed only in the shape frame of the block and the inside may be displayed transparently. Further, the shape frame of the block may be displayed by a line type such as a broken line.

【0103】続いて基板内ラッツネスト表示制御装置
は、関係ブロック抽出装置1006で分類された前記同
基板上の機能ブロック群の各々と機能ブロック1102
との接続関係の深さを主記憶装置1002のネットリス
ト情報を参照して獲得し、この関係の深さに応じたラッ
ツネスト1105を表示させる。また基板間ラッツネス
ト表示制御装置1010は、関係ブロック抽出装置10
06で分類された前記他基板上の機能ブロック群の各々
と機能ブロック1102との接続関係の深さを主記憶装
置1002のネットリスト情報を参照して獲得し、この
関係の深さに応じたラッツネスト1106を表示させ
る。この時、基板内ラッツネスト表示制御装置1009
と基板間ラッツネスト表示制御装置1010の各々が表
示させるラッツネストを視覚的に区別させるため、ラッ
ツネスト1105とラッツネスト1106とで、色や太
さや線種を変えて表示させても良い。
Subsequently, the ratsnest display control device in the board performs the function block 1102 with each of the functional blocks on the same board classified by the related block extracting device 1006.
With reference to the netlist information in the main storage device 1002, the depth of the connection relationship is acquired, and a ratsnest 1105 corresponding to the depth of the relationship is displayed. The inter-substrate ratsnest display control device 1010 includes a related block extracting device 10.
06, the depth of the connection relationship between each of the functional blocks on the other board and the functional block 1102 is obtained with reference to the netlist information of the main storage device 1002, and the depth is determined according to the depth of this relationship. The rats nest 1106 is displayed. At this time, the intra-substrate ratsnest display control device 1009
The ratsnest 1105 and the ratsnest 1106 may be displayed in different colors, thicknesses, and line types in order to visually distinguish the ratsnests displayed by each of the inter-substrate ratsnest display control devices 1010.

【0104】上記一連の処理中に主記憶装置1002及
び第1副記憶装置1003、第2副記憶装置1004の記
憶内容は変更されない。こうして図11に示すような、
任意の機能ブロックに対する集積回路基板内、及び集積
回路基板間で関係する機能ブロック群とラッツネストが
表示される。
During the above series of processing, the storage contents of the main storage device 1002, the first secondary storage device 1003, and the second secondary storage device 1004 are not changed. Thus, as shown in FIG.
A function block group and ratsnest related to and within the integrated circuit board for an arbitrary function block are displayed.

【0105】上記した設計支援装置により、異なる集積
回路基板に存在する機能ブロック間の配線長20や配線
の複雑さを視覚的にとらえることが可能となる。また、
指定した機能ブロックに関与する機能ブロック群、及び
ラッツネスト群のみを表示するため、単純に2つの基板
全体を重ね表示する場合に比べ、視覚的に非常に見やす
い。また、基板内、基板間でラッツネストや機能ブロッ
クの色や太さの表示方法を変えることにより、1つの基
板内での配線の混雑度や複雑さを容易に確認することが
できる。
With the above-described design support apparatus, it is possible to visually grasp the wiring length 20 and the complexity of wiring between functional blocks existing on different integrated circuit boards. Also,
Since only the function block group and ratsnest group related to the specified function block are displayed, it is very easy to visually recognize as compared with the case where the entire two substrates are simply displayed in a superimposed manner. Also, by changing the method of displaying the colors and thickness of rats nests and functional blocks between and between substrates, the degree of congestion and complexity of wiring within one substrate can be easily confirmed.

【0106】なお、上記集積回路基板間のラッツネスト
や他の集積回路基板の機能ブロックの表示位置が、表示
可能な画面の領域を越える場合でも、該領域を越えた位
置に該ラッツネストや機能ブロックが論理的に存在する
ものとして表示しても良い。また、上記実施例では第1
副記憶装置1003や第2副記憶装置1004の記憶構
造として図20を用いたが、図21に示す記憶構造でも
実現できる。
Even if the rats nest between the integrated circuit boards or the display position of the function block of another integrated circuit board exceeds the displayable area of the screen, the rats nest or the function block is located at a position beyond the display area. You may display as what exists logically. In the above embodiment, the first
Although FIG. 20 is used as the storage structure of the secondary storage device 1003 and the second secondary storage device 1004, the storage structure shown in FIG. 21 can also be realized.

【0107】以上説明したように本発明の請求項10、
請求項14に係る発明によれば、ある機能ブロックの接
続情報を得るためにラッツネストを表示する際に、異な
る基板内にあり、接続関係のある機能ブロックを表示す
ることにより、異なる基板に存在する機能ブロック間の
配線長や配線の複雑さを視覚的にとらえることができ
る。また、請求項11、請求項12、請求項13に係る
発明によれば、同じ基板内にある機能ブロック間のラッ
ツネストと、異なる基板にある機能ブロック間のラッツ
ネストの色や太さを変えることにより、1つの基板内で
の配線の混雑度や複雑さ、および基板間の端子数などを
視覚的にとらえることが可能となる。
As described above, according to the tenth aspect of the present invention,
According to the fourteenth aspect of the present invention, when the ratsnest is displayed to obtain connection information of a certain functional block, it is present on a different board by displaying the functional blocks having a connection relationship on different boards. The wiring length between the functional blocks and the complexity of the wiring can be visually grasped. According to the eleventh, twelfth, and thirteenth aspects of the present invention, the colors and thickness of ratsnests between functional blocks on the same substrate and ratsnests between functional blocks on different substrates are changed. (1) The degree of congestion and complexity of wiring within one substrate, the number of terminals between substrates, and the like can be visually grasped.

【0108】(実施の形態4)本発明の第4の実施の形
態では請求項15、請求項16、請求項17に係る発明
に関して説明する。
(Embodiment 4) In the fourth embodiment of the present invention, the inventions according to claims 15, 16 and 17 will be described.

【0109】図12は、本発明の第4の実施の形態にお
けるハードウェア構成図である。図12において120
1はキーボードやマウス等の入力装置、1202はMC
M回路の接続情報等を記憶する主記憶装置、1203、
1204は各集積回路基板の基板情報を記憶する副記憶
装置、1205はCRT等の表示装置、1206は2つ
の集積回路基板を渡る配線を抽出する基板間配線抽出装
置、1207は基板間配線抽出装置で獲得された配線を
各集積回路基板上に表示する配線表示制御装置、120
8は表示装置1205への前記集積回路基板の表示制御
や表示情報の獲得、及び上記各構成装置の動作を制御す
る制御装置である。
FIG. 12 is a hardware configuration diagram according to the fourth embodiment of the present invention. In FIG.
1 is an input device such as a keyboard and a mouse, and 1202 is an MC
A main storage device for storing connection information of the M circuit, etc., 1203;
Reference numeral 1204 denotes a sub-storage device for storing substrate information of each integrated circuit substrate; 1205, a display device such as a CRT; 1206, an inter-substrate wiring extraction device for extracting wiring extending between two integrated circuit substrates; A wiring display control device for displaying the wiring obtained in the above on each integrated circuit substrate, 120
A control device 8 controls display of the integrated circuit board on the display device 1205, obtains display information, and controls the operation of each of the above components.

【0110】図13は、集積回路基板間の配線が存在す
る時に、表示装置1205に表示される集積回路基板の
レイアウト図を示したものである。図13において13
01〜1305は機能ブロック、1311〜1316は
該集積回路基板内で終始する配線(以降、基板内配線と
呼ぶ)、1321〜1322は集積回路基板間にまたが
る配線の該集積回路基板側の配線(以降、基板間配線と
呼ぶ)、1331〜1332はそれぞれ基板間配線13
21〜1322が他集積回路基板に端子接続する時の接
続点(以降、基板端子と呼ぶ)である。
FIG. 13 is a layout diagram of the integrated circuit board displayed on the display device 1205 when the wiring between the integrated circuit boards exists. In FIG. 13, 13
Reference numerals 01 to 1305 denote functional blocks, reference numerals 1311 to 1316 denote wirings (hereinafter referred to as wirings within the substrate) throughout the integrated circuit board, and reference numerals 1321 to 1322 denote wirings extending between the integrated circuit substrates on the integrated circuit substrate side Hereinafter, these are referred to as inter-substrate wirings.
Reference numerals 21 to 1322 denote connection points (hereinafter referred to as substrate terminals) when terminals are connected to other integrated circuit boards.

【0111】以下、図2、図12、図13、図19、図
20を用いて、本発明の請求項15および請求項17に
係る設計支援装置の実施形態の動作の例を説明する。
Hereinafter, an example of the operation of the embodiment of the design support apparatus according to claims 15 and 17 of the present invention will be described with reference to FIGS. 2, 12, 13, 19, and 20.

【0112】今、第1の集積回路基板201と第2の集
積回路基板202の2つの基板から構成されるMCM回
路のデータが図19で示す形式で主記憶装置1202に
記憶され、各集積回路基板201と202の基板情報が
図20に示す形式で、各々第1副記憶装置1203、第
2副記憶装置1204に記憶されている場合を考える。
Now, data of an MCM circuit composed of two substrates, a first integrated circuit substrate 201 and a second integrated circuit substrate 202, is stored in the main storage device 1202 in the format shown in FIG. It is assumed that the board information of the boards 201 and 202 is stored in the first secondary storage device 1203 and the second secondary storage device 1204 in the format shown in FIG.

【0113】入力装置1201から、例えば集積回路基
板201のレイアウト図の表示が指定されると、制御装
置1208はまず、主記憶装置1202及び第1副記憶
装置1203の記憶内容に基づいて表示装置1205上
に、機能ブロック1301〜1305と基板内配線13
11〜1316を表示させると共に、1321や132
2の集積回路基板201と集積回路基板202の間で配
線される配線の一部を、1311〜1316と同じ表示
方法で表示する。この時、基板間の接続端子部は表示的
には断線しているように見える。
When a display of a layout diagram of the integrated circuit board 201 is designated from the input device 1201, for example, the control device 1208 firstly displays the display device 1205 based on the storage contents of the main storage device 1202 and the first sub storage device 1203. The functional blocks 1301 to 1305 and the wiring 13 in the board
11-1316, and 1321 and 132
Part of the wiring routed between the second integrated circuit substrate 201 and the second integrated circuit substrate 202 is displayed by the same display method as 1311 to 1316. At this time, the connection terminal portion between the substrates appears to be broken in display.

【0114】続いて、制御装置1208の制御に基づ
き、基板間配線抽出装置1206は、主記憶装置120
2の配線情報部の配線成分名の集合1942と、第1副
記憶装置1203の配線成分情報部2030から、集積
回路基板201と202の基板間に跨る配線名を洗い出
す。具体的には、例えば、配線成分情報部2030の構
成要素である配線成分名が少くとも1つ含まれる配線成
分名の集合1942で構成される配線群の中から、該配
線成分名の集合1942の構成要素の全てが前記配線成
分情報部2030にあるわけではない配線群のみを獲得
する。
Subsequently, based on the control of the control device 1208, the inter-board wiring extracting device 1206 operates the main storage device 120.
From the set 1942 of the wiring component names of the wiring information section 2 and the wiring component information section 2030 of the first secondary storage device 1203, the names of the wirings extending between the integrated circuit boards 201 and 202 are identified. Specifically, for example, from a wiring group consisting of a wiring component name set 1942 including at least one wiring component name which is a component of the wiring component information unit 2030, the wiring component name set 1942 is set. Not all of the constituent elements in the wiring component information unit 2030 are obtained.

【0115】続いて、配線表示制御装置1207は、基
板間配線抽出装置1206で獲得された基板間配線群に
中から、第1副記憶装置1203の配線成分情報部20
30に記憶されている配線成分についてのみ、集積回路
基板201の基板内で終始する基板内配線と表示方法を
変えて表示させる。例えば、1331や1332に示す
ような白抜きの○印等の記号や図形を全ての基板端子に
付加して表示させたり、1321や1322に示すよう
に、該配線成分のみを前記基板内配線と太さを変えて表
示させる。この処理により、基板間配線を基板内配線と
区別して明示的に表示することが可能である。
Subsequently, the wiring display control device 1207 extracts the wiring component information section 20 of the first sub-storage device 1203 from among the wirings between the substrates obtained by the wiring extraction device 1206 between the substrates.
Only the wiring components stored in 30 are displayed by changing the display method from the wiring within the substrate of the integrated circuit substrate 201 and the display method. For example, symbols or graphics such as white circles 1333 or 1332 may be added to all the board terminals and displayed, or only the wiring components may be connected to the in-board wirings 1321 or 1322. Change the thickness to display. By this processing, it is possible to explicitly display the wiring between the substrates in distinction from the wiring in the substrate.

【0116】なお、基板内配線との区別を容易にするた
め、基板間配線の太さや色を基板内配線と違わせて表示
してもよい。また、本実施例では一方の集積回路基板の
表示方法のみを示したが、他方の集積回路基板も同様の
方法で表示してもよい。
Note that the thickness and color of the inter-substrate wiring may be displayed differently from the intra-substrate wiring in order to facilitate distinction from the intra-substrate wiring. In this embodiment, only the display method for one integrated circuit board is described, but the other integrated circuit board may be displayed in a similar manner.

【0117】請求項16に係る発明は、表示装置120
5に表示される前記基板内配線と前記基板間配線の表示
切り替えを行うものである。具体的な実現方法は、例え
ば、制御装置1208が集積回路基板201のレイアウ
ト図の表示の際に、主記憶装置1202及び第1副記憶
装置1203の記憶内容に基づいて前記基板内配線のデ
ータと前記基板間配線のデータとを区別して表示制御を
させれば良い。例えば、入力装置1201からの表示切
替指定により、基板内配線のみの表示が指定された場合
は、前記区別された基板内配線のみを表示し、基板間配
線抽出装置1206は実行させない。また、基板間配線
のみの表示が指定された場合は、機能ブロックの表示の
みを表示させ、続いて基板間配線抽出装置1206を実
行させれば良い。この処理により、基板間配線と基板内
配線の区別をより明示的に表示することが可能となる。
The invention according to claim 16 provides the display device 120
The display switching between the intra-substrate wiring and the inter-substrate wiring displayed in 5 is performed. Specifically, for example, when the control device 1208 displays the layout diagram of the integrated circuit board 201, the data of the wiring in the board is determined based on the storage contents of the main storage device 1202 and the first sub storage device 1203. Display control may be performed separately from the data of the inter-substrate wiring. For example, when the display switching designation from the input device 1201 designates the display of only the in-board wiring, only the distinguished in-board wiring is displayed, and the inter-board wiring extracting device 1206 is not executed. When the display of only the wiring between boards is designated, only the display of the functional block may be displayed, and then the wiring extracting apparatus 1206 may be executed. With this processing, it is possible to more clearly display the distinction between the wiring between the boards and the wiring within the board.

【0118】以上説明したように本発明の請求項15お
よび請求項17に係る発明によれば、基板間配線の検索
や修正が容易化される。特に手作業による前記作業工程
の設計効率は飛躍的に向上する。また、本発明の請求項
16に係る発明によれば、必要な種類の配線のみを表示
できるため、表示図面の煩雑性が緩和され、配線の選択
ミス等によるトラブルを減少させることが可能である。
また、配線端子を表示することにより、配線端子の混雑
度が視覚的にわかり、設計者が基板端子を分散させて置
くための指標となる。
As described above, according to the fifteenth and seventeenth aspects of the present invention, search and correction of the wiring between the substrates are facilitated. In particular, the design efficiency of the above-mentioned work process by hand is dramatically improved. Further, according to the invention of claim 16 of the present invention, since only necessary types of wiring can be displayed, the complexity of the display drawing is reduced, and troubles due to wiring selection mistakes and the like can be reduced. .
Further, by displaying the wiring terminals, the congestion degree of the wiring terminals can be visually recognized, and can be used as an index for the designer to place the board terminals in a dispersed manner.

【0119】(実施の形態5)本発明の第5の実施の形
態では請求項18、請求項19、及び請求項20に係る
発明に関して説明を行う。
(Embodiment 5) In a fifth embodiment of the present invention, the invention according to claims 18, 19 and 20 will be described.

【0120】本発明の設計支援装置の対象となる半導体
集積回路装置は図2のように2つの集積回路基板を端子
接続することによって実現できるものである。この半導
体集積回路装置のフロアプラン設計やレイアウト設計を
行うためには、該2つの集積回路基板の各々についての
設計制約を満足させる必要がある他、更に該集積回路基
板間の設計制約を満足させなければならない。前者につ
いては従来の単基板の半導体集積回路装置における課題
と同一視できるが、後者については複数基板で構成され
る半導体集積回路装置に特有の課題である。本発明は、
該後者の課題を解決することを目的としている。
A semiconductor integrated circuit device to which the design support apparatus of the present invention is applicable can be realized by connecting two integrated circuit boards with terminals as shown in FIG. In order to design a floor plan or a layout of this semiconductor integrated circuit device, it is necessary to satisfy design constraints for each of the two integrated circuit boards, and further to satisfy design constraints between the integrated circuit boards. There must be. The former can be identified with the problem in the conventional single-substrate semiconductor integrated circuit device, but the latter is a problem specific to a semiconductor integrated circuit device composed of a plurality of substrates. The present invention
It is intended to solve the latter problem.

【0121】図14(a)は本発明の第5の実施の形態
におけるハードウェア構成図である。図14(a)にお
いて1401はキーボードやマウス等の入力装置、14
02はMCM回路の接続情報等を記憶する主記憶装置、
1403、1404は各集積回路基板の基板情報を記憶
する副記憶装置、1405はCRT等の表示装置、14
06は2つの集積回路基板間の設計制約を評価する制約
評価装置、1407は表示装置1405への前記集積回
路基板の表示制御や表示情報の獲得、及び上記各構成装
置の動作を制御する制御装置である。
FIG. 14A is a hardware configuration diagram according to the fifth embodiment of the present invention. In FIG. 14A, reference numeral 1401 denotes an input device such as a keyboard and a mouse;
02 is a main storage device for storing connection information and the like of the MCM circuit,
Reference numerals 1403 and 1404 denote secondary storage devices for storing substrate information of each integrated circuit substrate, 1405 a display device such as a CRT,
Reference numeral 06 denotes a constraint evaluation device that evaluates design constraints between two integrated circuit boards, and reference numeral 1407 denotes a control device that controls display of the integrated circuit substrate on a display device 1405, obtains display information, and controls the operation of each of the constituent devices. It is.

【0122】図14(b)は、制約評価装置1406が
上記集積回路基板間の設計制約を評価する処理フローで
ある。図14(b)において、1411〜1415は処
理ステップである。
FIG. 14B is a processing flow in which the constraint evaluation device 1406 evaluates the design constraint between the integrated circuit boards. In FIG. 14B, reference numerals 1411 to 1415 denote processing steps.

【0123】今、前記設計制約とは、ここでは前記集積
回路基板間を接続する端子(以降、基板端子と呼ぶ)の
数と該2つの集積回路基板に跨る配線数との関係により
決められるものとする。即ち、該半導体集積回路装置を
構成する集積回路基板の内、他の集積回路基板に搭載さ
れる方の集積回路基板の大きさに依存して決まる使用可
能な基板端子の最大数は、該半導体集積回路装置を構成
する回路の論理的な接続関係と該集積回路基板への機能
ブロック群の割り当てによって決まる該集積回路基板間
の配線数よりも大きくなければならない。更に、同一配
線であっても該集積回路基板間を行ききするような配線
が存在する場合も想定すると、前記基板端子の最大数が
該集積回路基板上の配線成分数よりも大きくなければな
らない。
Here, the design constraint is determined by the relationship between the number of terminals (hereinafter referred to as substrate terminals) connecting the integrated circuit boards and the number of wirings extending over the two integrated circuit boards. And That is, among the integrated circuit boards constituting the semiconductor integrated circuit device, the maximum number of usable substrate terminals determined depending on the size of the integrated circuit board mounted on another integrated circuit board is the semiconductor integrated circuit device. It must be larger than the number of wires between the integrated circuit boards, which is determined by the logical connection relationship of the circuits constituting the integrated circuit device and the assignment of the functional block groups to the integrated circuit boards. Furthermore, assuming that there is a wiring that goes between the integrated circuit boards even with the same wiring, the maximum number of the substrate terminals must be larger than the number of wiring components on the integrated circuit board. .

【0124】以下、図2、図14(a)、図14
(b)、図19、図20を用いて、本発明の請求項1
8、請求項19、及び請求項20に係る設計支援装置の
実施形態の動作の例を説明する。
FIG. 2, FIG. 14 (a), FIG.
(B), FIG. 19 and FIG. 20, claim 1 of the present invention.
An example of the operation of the embodiment of the design support apparatus according to claim 8, claim 19, and claim 20 will be described.

【0125】今、第1の集積回路基板201と第2の集
積回路基板202の2つの基板から構成されるMCM回
路のデータが図19で示す形式で主記憶装置1402に
記憶され、各集積回路基板201と202の基板情報が
図20に示す形式で、各々第1副記憶装置1403、第
2副記憶装置1404に記憶されている場合を考える。
また集積回路基板201が集積回路基板202に搭載さ
れるものとする。
Now, data of an MCM circuit composed of two substrates, a first integrated circuit substrate 201 and a second integrated circuit substrate 202, is stored in the main storage device 1402 in the format shown in FIG. It is assumed that the board information of the boards 201 and 202 is stored in the first secondary storage device 1403 and the second secondary storage device 1404 in the format shown in FIG.
It is also assumed that the integrated circuit board 201 is mounted on the integrated circuit board 202.

【0126】制御装置1407は、表示装置1405に
表示されている例えば集積回路基板201が入力装置1
401からの作業により編集された時、その編集結果に
応じて主記憶装置1402、及び第1副記憶装置140
3、第2副記憶装置1404の内容を書き換える。続け
て、制約評価装置1406を実行させる。
The control device 1407 operates, for example, when the integrated circuit board 201 displayed on the display device 1405 is the input device 1.
When edited by the operation from 401, the main storage device 1402 and the first sub storage device 140
3. Rewrite the contents of the second secondary storage device 1404. Subsequently, the constraint evaluation device 1406 is executed.

【0127】制約評価装置1406は、まず、基板サイ
ズ情報部2050から獲得できる集積回路基板201の
基板の大きさから使用可能な基板端子の数を計算する
(処理ステップ1411)。次に、論理的な集積回路基
板間の配線数を計算する(処理ステップ1412)。こ
の方法は設計工程の違いにより2つある。1つの方法
は、論理情報部1920に記憶されているネットリスト
と、第1副記憶装置1403と第2副記憶装置1404
の各々のブロック情報部2020に記憶されているにブ
ロック名の集合に基づいて、基板間の配線数を求める方
法である。この方法は、該半導体集積回路装置の未だ詳
細な配線経路が決定されていないフロアプラン設計時等
に使用する。
First, the constraint evaluation device 1406 calculates the number of available board terminals from the size of the integrated circuit board 201 that can be obtained from the board size information section 2050 (processing step 1411). Next, the number of wirings between logical integrated circuit boards is calculated (processing step 1412). There are two methods depending on the design process. One method is to use a net list stored in the logical information section 1920, a first secondary storage device 1403, and a second secondary storage device 1404.
Is a method of obtaining the number of wirings between boards based on a set of block names stored in each block information unit 2020. This method is used when designing a floor plan or the like for which a detailed wiring route of the semiconductor integrated circuit device has not yet been determined.

【0128】別の方法は詳細な配線経路が決定されてい
るレイアウト設計時等に使用するもので、配線情報部1
940と配線成分情報部2030とに基づいて、集積回
路基板201上に存在する配線成分の数を考慮する方法
である。具体的には、集積回路基板201上の各配線成
分について、この両端が集積回路基板201上の構成部
品である機能ブロックの端子や他の配線成分に継ってい
るものについては0、一端のみが前記構成部品に継って
いるものについては1、両端とも前記構成部品に継って
いないものについては2、という各々の値を割り当て、
その総和値を前記集積回路基板間の配線数とする。
Another method is used at the time of layout design or the like in which a detailed wiring route is determined.
In this method, the number of wiring components existing on the integrated circuit board 201 is considered based on the 940 and the wiring component information unit 2030. More specifically, for each wiring component on the integrated circuit board 201, both ends are 0 for those connected to a terminal of a functional block which is a component on the integrated circuit board 201 or another wiring component, and only one end. Is assigned to each value of 1 for those connected to the component, and 2 for those not connected to the component at both ends,
The sum is defined as the number of wires between the integrated circuit boards.

【0129】続いて、前記使用可能な基板端子数と前記
基板間の配線数を比較し、前者の基板端子数より後者の
配線数が小さければこの実行を終了し、逆に大きければ
次処理ステップ1414に進む(処理ステップ141
3)。処理ステップ1414では、制御装置1407に
制約違反があった旨を通知して実行を終了する。この
後、制御装置1407が設計作業者に対し、設計変更を
促す注意や修正の助言を表示装置1405等を介して伝
えても良い。このことにより、該集積回路基板が修正さ
れる度に、前記基板間の設計制約条件を評価させること
ができる。
Subsequently, the number of usable board terminals is compared with the number of wires between the boards. If the number of wires of the latter is smaller than the number of board terminals of the former, the execution is terminated. Proceed to 1414 (processing step 141
3). In processing step 1414, the control device 1407 is notified of the constraint violation and the execution is terminated. After that, the control device 1407 may notify the design worker of a caution for urging a design change or advice of correction via the display device 1405 or the like. Thus, every time the integrated circuit board is modified, the design constraint between the boards can be evaluated.

【0130】以上説明したように本発明の請求項18、
請求項19、及び請求項20に係る発明によれば、フロ
アプラン設計やレイアウト設計の際に機能ブロックをど
ちらの基板上に配置するかを決定する時等に発生する設
計変更に連動して、基板間の配線数が使用可能な基板端
子数の制約を満足しているかを評価するため、早期に製
造可能性を確認することが可能となる。また、設計作業
者に表示装置等を通じて即時的に通知を行うことも可能
である。
As described above, according to the eighteenth aspect of the present invention,
According to the invention according to claim 19 and claim 20, in conjunction with a design change that occurs when deciding on which substrate the functional block is to be arranged during floor plan design or layout design, Since it is evaluated whether the number of wires between the boards satisfies the restriction on the number of usable board terminals, manufacturability can be confirmed at an early stage. It is also possible to immediately notify the design worker via a display device or the like.

【0131】(実施の形態6)本発明の第6の実施の形
態では、請求項1〜請求項20までの発明を組み合わせ
て、2つの集積回路基板からなるCOC型のマルチチップモ
ジュール構成の半導体集積回路を設計する方法、特に、
機能ブロックを前記2つの集積回路基板に振り分け、そ
れらの配置位置を決定する方法、の例について示す。
(Embodiment 6) In a sixth embodiment of the present invention, a COC-type multi-chip module composed of two integrated circuit substrates is obtained by combining the inventions of claims 1 to 20. How to design integrated circuits, especially
An example of a method of allocating functional blocks to the two integrated circuit boards and determining their arrangement positions will be described.

【0132】図15は前記半導体集積回路の例である。
図15において1501は第1の集積回路基板、150
2は第2の集積回路基板、1503〜1509は機能ブ
ロックである。今、各機能ブロックは初期配置として集
積回路基板1501、1502に振り分けられて置かれ
ているものとする。
FIG. 15 shows an example of the semiconductor integrated circuit.
In FIG. 15, reference numeral 1501 denotes a first integrated circuit substrate;
Reference numeral 2 denotes a second integrated circuit board, and reference numerals 1503 to 1509 denote functional blocks. Now, it is assumed that the respective functional blocks are distributed and placed on the integrated circuit boards 1501 and 1502 as an initial arrangement.

【0133】今、基板1501上の機能ブロックと基板1502
上の機能ブロックとの間で直接的な接続関係がある時、
請求項10〜請求項14係る発明を用いると、例えば、図1
6に示すような画面が表示できる。図16(a)は、機能ブ
ロック1503に関わるラッツネストを表示させた例であ
り、1601は集積回路基板1501上の機能ブロック1504
や1506との間のラッツネスト、1602は集積回路基板
1502上の機能ブロック1509との間のラッツネストであ
る。同時に、集積回路基板1502上での配置位置や形状が
同じ機能ブロック1509のダミーブロック1510が、こ
の集積回路基板1501上に表示される。同様に、図16
(b)は、機能ブロック1508に関わるラッツネストを表示
させた例であり、1603は集積回路基板1502上の機能ブロ
ック1507や1509との間のラッツネスト、1604は集積回路
基板1501上の機能ブロック1506との間のラッツネストで
ある。1511は機能ブロック1506のダミーブロックであ
る。この時、ラッツネスト1601や1603とラッツネスト16
02や1604との色を変えることで、設計作業者は視覚的に
機能ブロック間の関係を即座に理解することができる。
Now, the functional blocks on the substrate 1501 and the substrate 1502
When there is a direct connection relationship with the above function block,
By using the invention according to claims 10 to 14, for example, FIG.
A screen as shown in FIG. 6 can be displayed. FIG. 16A is an example in which ratsnest related to the function block 1503 is displayed, and reference numeral 1601 denotes a function block 1504 on the integrated circuit board 1501.
Rats nest between 1 and 1506, 1602 is an integrated circuit board
Rat nest between the function block 1509 on 1502. At the same time, a dummy block 1510 of the functional block 1509 having the same arrangement position and shape on the integrated circuit board 1502 is displayed on the integrated circuit board 1501. Similarly, FIG.
(b) is an example in which ratsnest related to the function block 1508 is displayed, 1603 is a ratsnest between the function blocks 1507 and 1509 on the integrated circuit board 1502, and 1604 is a function block 1506 on the integrated circuit board 1501. It is ratsnest between. Reference numeral 1511 denotes a dummy block of the functional block 1506. At this time, ratsnest 1601 and 1603 and ratsnest 16
By changing the color between 02 and 1604, the designer can immediately visually understand the relationship between the functional blocks.

【0134】この前記基板間、基板内のラッツネストの
表示結果から、例えば基板間の配線の数やクリティカル
パスの長さ、等から判断して、各集積回路基板1501、15
02への機能ブロックの振り分けを変更する必要があり、
機能ブロック1506と1509を各々他の集積回路基板に移動
する場合を考える。
From the display results of the ratsnests between the substrates and in the substrates, for example, the number of wirings between the substrates, the length of the critical path, and the like are used to judge each integrated circuit substrate 1501, 15
It is necessary to change the distribution of functional blocks to 02,
Consider the case where the function blocks 1506 and 1509 are moved to another integrated circuit board, respectively.

【0135】この時、請求項2や請求項7に係る発明を
用いてこれら機能ブロックを集積回路基板間で移動を行
なった結果が図17である。この直後に、請求項18〜請
求項20に係る発明を用いて、前記機能ブロックの集積回
路基板間の移動結果が、集積回路基板間の設計制約条件
に違反していないことを確認する。
At this time, FIG. 17 shows the result of moving these functional blocks between the integrated circuit boards by using the invention according to claim 2 or claim 7. Immediately thereafter, using the invention according to claims 18 to 20, it is confirmed that the result of the movement of the functional blocks between the integrated circuit boards does not violate the design constraint conditions between the integrated circuit boards.

【0136】続いて、従来の設計支援装置等を用いて各
集積回路基板内の機能ブロックを適当に配置し直した
後、請求項3や請求項8に係る発明を用いると、基板間
での機能ブロックの位置合わせを行なうことができるた
め、他方の集積回路基板の機能ブロックの配置位置を考
慮した、機能ブロックの最終配置が決定できる。図18
に配置決定後の各集積回路基板を示す。
Subsequently, after the functional blocks in each integrated circuit board are appropriately rearranged by using a conventional design support device or the like, if the invention according to claim 3 or 8 is used, the inter-board Since the functional blocks can be aligned, the final arrangement of the functional blocks can be determined in consideration of the arrangement positions of the functional blocks on the other integrated circuit board. FIG.
Shows each integrated circuit board after the arrangement is determined.

【0137】以上説明したように、請求項1〜請求項2
0までの本発明を組み合わせて用いることで、前記集積
回路装置を円滑に、対話的に、そして正確に設計するこ
とが可能となる。
As described above, claims 1 and 2
The use of up to zero combinations of the present invention allows the integrated circuit device to be designed smoothly, interactively and accurately.

【0138】[0138]

【発明の効果】本発明によると、2つの集積回路基板か
らなるCOC型のマルチチップモジュールの集積回路を設
計する際、これら集積回路基板を端子接続する場所を考
慮して、そのフロアプラン図やレイアウト図を表示する
ため、視覚的にこれら基板間の関係が容易に理解でき
る。
According to the present invention, when designing an integrated circuit of a COC type multi-chip module including two integrated circuit boards, the floor plan diagram and Since the layout diagram is displayed, the relationship between these boards can be easily understood visually.

【0139】また、基板間での機能ブロックの移動や機
能ブロック同士の位置合わせ、基板間ラッツネストの表
示、、基板間で連動した表示図の拡大、縮小表示、基板
間配線経路の表示、等の編集機能を提供するため、前記
2つの基板の並行設計が可能となり、その設計作業や修
正作業も容易化、効率化できる。
[0139] In addition, movement of functional blocks between boards, positioning of functional blocks, display of ratsnest between boards, enlargement and reduction of display figures interlocked between boards, display of wiring paths between boards, etc. To provide editing functions,
The parallel design of two substrates becomes possible, and the design work and repair work can be simplified and made more efficient.

【0140】また、基板間の設計制約への適合性の評価
を上記編集作業を行っている過程で確認できるため、早
期に前記集積回路の実現可能性が判断でき、結果として
設計手戻りの回数が減り、設計期間の短期化が可能とな
る。
Further, since the evaluation of the conformity to the design constraint between the boards can be confirmed in the process of performing the editing work, the feasibility of the integrated circuit can be determined at an early stage, and as a result, the number of design reworks And the design period can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体集積回路の設計支援装置の実施
の形態1のハードウエア構成図の例を示す図
FIG. 1 is a diagram showing an example of a hardware configuration diagram of a first embodiment of a semiconductor integrated circuit design support apparatus according to the present invention;

【図2】半導体集積回路装置の例を示す図FIG. 2 illustrates an example of a semiconductor integrated circuit device.

【図3】半導体集積回路装置の設計フローの例を示す図FIG. 3 is a diagram showing an example of a design flow of a semiconductor integrated circuit device;

【図4】実施の形態1における機能ブロックの移動処理
の実行例を示す図
FIG. 4 is a diagram showing an example of execution of processing for moving a functional block according to the first embodiment;

【図5】実施の形態1における機能ブロックの辺合わせ
処理の実行例を示す図
FIG. 5 is a diagram showing an example of execution of a side-by-side processing of functional blocks according to the first embodiment;

【図6】本発明の半導体集積回路の設計支援装置の実施
の形態2のハードウェア構成図の例を示す図
FIG. 6 is a diagram showing an example of a hardware configuration diagram of a semiconductor integrated circuit design support apparatus according to a second embodiment of the present invention;

【図7】実施の形態2における表示図の拡大処理の実行
例を示す図
FIG. 7 is a diagram showing an example of execution of a process for enlarging a display diagram in the second embodiment.

【図8】実施の形態2における機能ブロックの移動処理
の実行例を示す図
FIG. 8 is a diagram showing an execution example of a function block moving process according to the second embodiment;

【図9】実施の形態2における機能ブロックの辺合わせ
処理の実行例を示す図
FIG. 9 is a diagram showing an execution example of a side-by-side alignment process of functional blocks according to the second embodiment;

【図10】本発明の半導体集積回路の設計支援装置の実
施の形態3のハードウエア構成図の例を示す図
FIG. 10 is a diagram showing an example of a hardware configuration diagram of a third embodiment of a semiconductor integrated circuit design support apparatus according to the present invention;

【図11】実施の形態3における基板間ラッツネストの
表示例を示す図
FIG. 11 is a diagram showing a display example of ratsnest between substrates according to the third embodiment.

【図12】本発明の半導体集積回路の設計支援装置の実
施の形態4のハードウェア構成図の例を示す図
FIG. 12 is a diagram illustrating an example of a hardware configuration diagram of a semiconductor integrated circuit design support apparatus according to a fourth embodiment of the present invention;

【図13】実施の形態4における基板間配線経路の表示
例を示す図
FIG. 13 is a diagram showing a display example of a wiring path between substrates in the fourth embodiment.

【図14】(a)本発明の半導体集積回路の設計支援装
置の実施の形態5のハードウエア構成図の例を示す図 (b)実施の形態5における制約評価装置の処理フロー
の例を示す図
14A is a diagram illustrating an example of a hardware configuration diagram of a fifth embodiment of a semiconductor integrated circuit design support device according to the present invention. FIG. 14B is a diagram illustrating an example of a processing flow of a constraint evaluation device according to a fifth embodiment. Figure

【図15】実施の形態6における半導体集積回路装置の
例を示す図
FIG. 15 illustrates an example of a semiconductor integrated circuit device in Embodiment 6.

【図16】実施の形態6におけるラッツネストの表示処
理の実行例を示す図
FIG. 16 is a diagram illustrating an example of execution of a rats nest display process according to the sixth embodiment.

【図17】実施の形態6における移動処理の実行例を示
す図
FIG. 17 is a diagram illustrating an example of execution of a movement process according to the sixth embodiment.

【図18】実施の形態6における半導体集積回路装置の
編集結果の例を示す図
FIG. 18 is a diagram illustrating an example of an editing result of the semiconductor integrated circuit device according to the sixth embodiment.

【図19】主記憶装置の構成例を示す図FIG. 19 illustrates a configuration example of a main storage device.

【図20】実施の形態1における副記憶装置の構成例を
示す図
FIG. 20 illustrates a configuration example of a secondary storage device according to the first embodiment.

【図21】実施の形態2における副記憶装置の構成例を
示す図
FIG. 21 illustrates a configuration example of a secondary storage device according to the second embodiment.

【図22】従来の半導体集積回路の設計支援装置のハー
ドウエア構成図の例を示す図
FIG. 22 is a diagram showing an example of a hardware configuration diagram of a conventional semiconductor integrated circuit design support apparatus.

【図23】従来の半導体集積回路の設計フローの例を示
す図
FIG. 23 is a diagram showing an example of a conventional design flow of a semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

101 入力装置 102 主記憶装置 103 第1副記憶装置 104 第2副記憶装置 105 表示装置 106 関連付け装置 107 表示切替装置 108 制御装置 601 入力装置 602 主記憶装置 603 第1副記憶装置 604 第2副記憶装置 605 多画面表示装置 606 関連付け装置 607 座標管理装置 608 制御装置 1001 入力装置 1002 主記憶装置 1003 第1副記憶装置 1004 第2副記憶装置 1005 表示装置 1006 関連ブロック抽出装置 1007 座標管理装置 1008 他基板ブロック表示制御装置 1009 基板内ラッツネスト表示制御装置 1010 基板間ラッツネスト表示制御装置 1011 制御装置 1201 入力装置 1202 主記憶装置 1203 第1副記憶装置 1204 第2副記憶装置 1205 表示装置 1206 基板間配線抽出装置 1207 配線表示制御装置 1208 制御装置 1401 入力装置 1402 主記憶装置 1403 第1副記憶装置 1404 第2副記憶装置 1405 表示装置 1406 制約評価装置 1407 制御装置 Reference Signs List 101 input device 102 main storage device 103 first secondary storage device 104 second secondary storage device 105 display device 106 associating device 107 display switching device 108 control device 601 input device 602 main storage device 603 first secondary storage device 604 second secondary storage Device 605 Multi-screen display device 606 Association device 607 Coordinate management device 608 Control device 1001 Input device 1002 Main storage device 1003 First secondary storage device 1004 Second secondary storage device 1005 Display device 1006 Related block extraction device 1007 Coordinate management device 1008 Other substrate Block display control device 1009 Rats nest display control device in substrate 1010 Rats nest display control device between substrates 1011 Control device 1201 Input device 1202 Main storage device 1203 First secondary storage device 1204 Second secondary storage device 12 5 display 1206 inter-substrate wire extractor 1207 lines display control unit 1208 control unit 1401 input unit 1402 main memory 1403 first secondary storage device 1404 second secondary storage device 1405 display device 1406 constraint evaluation device 1407 controller

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−106053(JP,A) 特開 平7−271843(JP,A) 特開 平7−44591(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 23/52 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-106053 (JP, A) JP-A-7-271843 (JP, A) JP-A-7-44591 (JP, A) (58) Field (Int.Cl. 7 , DB name) G06F 17/50 H01L 23/52

Claims (20)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 2つの集積回路基板から構成される集積
回路で、他の集積回路と端子接続可能な構造を有する第
1の集積回路基板、および同じく他の集積回路と端子接
続可能な構造を有する第2の集積回路基板の2つの集積
回路基板を端子接続して1つの集積回路とする回路のフ
ロアプランおよびレイアウトを決定するために、少くと
も入力装置と記憶装置と表示装置と制御装置を備えた設
計支援装置であり、 前記第1の集積回路基板と前記第2の集積回路基板とで
端子接続する位置関係を管理しながら、前記制御装置
が、前記入力装置からの指定に応じた前記集積回路基板
のフロアプラン図やレイアウト図を前記表示装置上に表
示させることを特徴とする半導体集積回路の設計支援装
置。
1. An integrated circuit comprising two integrated circuit boards, comprising: a first integrated circuit board having a structure capable of terminal connection with another integrated circuit; and a structure capable of terminal connection with another integrated circuit. At least an input device, a storage device, a display device, and a control device are provided in order to determine a floor plan and a layout of a circuit in which two integrated circuit substrates of a second integrated circuit substrate are connected to form a single integrated circuit. A design support apparatus provided, wherein the control device controls a positional relationship of terminal connection between the first integrated circuit board and the second integrated circuit board, and the control apparatus responds to a designation from the input device. A design support apparatus for a semiconductor integrated circuit, wherein a floor plan diagram and a layout diagram of an integrated circuit substrate are displayed on the display device.
【請求項2】 前記第1の集積回路基板と前記第2の集
積回路基板との間で、一方の集積回路基板を構成する機
能ブロック群の中から1つ以上の機能ブロックを選択で
きる前記入力装置と、この選択された機能ブロックを、
これの配置位置を管理しながら他方の集積回路基板上に
移動させる前記制御装置と、を備えたことを特徴とする
請求項1に記載の半導体集積回路の設計支援装置。
2. The input for selecting one or more functional blocks from a group of functional blocks constituting one integrated circuit board between the first integrated circuit board and the second integrated circuit board. Device and this selected function block
2. The semiconductor integrated circuit design support device according to claim 1, further comprising: the control device for moving the device onto the other integrated circuit board while managing the arrangement position thereof.
【請求項3】 前記第1の集積回路基板と前記第2の集
積回路基板との間で、一方の集積回路基板上の任意の機
能ブロックの一辺と、他方の集積回路基板上の任意の機
能ブロックの一辺とを選択できる前記入力装置と、前記
選択された機能ブロックの辺同士でそのX座標値または
Y座標値が一致するように、該機能ブロックをそれが搭
載されている集積回路基板上で移動させる前記制御装置
と、を備えたことを特徴とする請求項1に記載の半導体
集積回路の設計支援装置。
3. An arbitrary function block on one of the integrated circuit boards and an arbitrary function on the other integrated circuit board between the first integrated circuit board and the second integrated circuit board. The input device capable of selecting one side of the block; and the function block being mounted on an integrated circuit board on which the selected function block is mounted so that the X coordinate value or the Y coordinate value of the selected function block coincides with each other. 2. The design support apparatus for a semiconductor integrated circuit according to claim 1, further comprising: the control unit configured to move the semiconductor integrated circuit.
【請求項4】 2つの集積回路基板から構成される集積
回路で、他の集積回路と端子接続可能な構造を有する第
1の集積回路基板、および同じく他の集積回路と端子接
続可能な構造を有する第2の集積回路基板の2つの集積
回路基板を端子接続して1つの集積回路とする回路のフ
ロアプランおよびレイアウトを決定するための設計支援
装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
データを記憶する記憶装置と、 CRT等の表示装置と、 前記2つの集積回路基板同士で前記端子接続するための
論理的な位置の関係を付けを行う関連付け装置と、 前記入力装置からの指定に応じて獲得する前記基板デー
タを切替える表示切替装置と、 これらの実行を制御する制御装置を備え、 前記第1の集積回路基板と前記第2の集積回路基板とで
端子接続する位置関係を記憶している前記記憶装置の内
容に基づいて、前記関連付け装置が該位置関係の変更に
逐次対応した座標位置の管理を行うと共に、前記入力装
置からの指定に応じて前記表示切替装置が必要なデータ
の選択を行うことで、前記集積回路基板のフロアプラン
図やレイアウト図を前記位置関係に基づいて前記表示装
置上に表示させることを特徴とする半導体集積回路の設
計支援装置。
4. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit that connects two integrated circuit boards of a second integrated circuit board to form an integrated circuit, and an input device such as a keyboard and a mouse; A storage device for storing design data of the integrated circuit and substrate data of each of the integrated circuit boards; a display device such as a CRT; and a logical position relationship for connecting the terminals between the two integrated circuit substrates. An association device for performing attachment, a display switching device for switching the board data acquired in accordance with a designation from the input device, and a control device for controlling the execution of these. Based on the contents of the storage device that stores the positional relationship of terminal connection between the first integrated circuit substrate and the second integrated circuit substrate, the associating device sets the coordinate positions sequentially corresponding to the change in the positional relationship. While performing management, the display switching device selects necessary data in accordance with the designation from the input device, so that a floor plan diagram or a layout diagram of the integrated circuit board can be displayed on the display device based on the positional relationship. A design support device for a semiconductor integrated circuit, which is displayed above.
【請求項5】 2つの集積回路基板から構成される集積
回路で、他の集積回路と端子接続可能な構造を有する第
1の集積回路基板、および同じく他の集積回路と端子接
続可能な構造を有する第2の集積回路基板の2つの集積
回路基板を端子接続して1つの集積回路とする回路のフ
ロアプランおよびレイアウトを決定するために、少くと
も入力装置と記憶装置と表示装置と制御装置を備えた設
計支援装置であり、 前記表示装置は少くとも2つの表示画面を有し、前記制
御装置が前記第1の集積回路基板と前記第2の集積回路
基板とで端子接続する位置関係を管理しながら、前記各
集積回路基板のフロアプラン図やレイアウト図の設計図
面を前記表示装置上の別々の表示画面に同時に表示させ
ることを特徴とする半導体集積回路の設計支援装置。
5. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. At least an input device, a storage device, a display device, and a control device are used to determine a floor plan and a layout of a circuit in which two integrated circuit substrates of a second integrated circuit substrate are connected to each other to form one integrated circuit. A design support device comprising: a display device having at least two display screens, wherein the control device manages a positional relationship where terminals are connected between the first integrated circuit board and the second integrated circuit board. A design support apparatus for a semiconductor integrated circuit, wherein design drawings of a floor plan diagram and a layout diagram of each of the integrated circuit boards are simultaneously displayed on separate display screens on the display device.
【請求項6】 前記第1の集積回路基板と前記第2の集
積回路基板の前記設計図面が前記表示装置の第1の表示
画面及び第2の表示画面に表示されている状態で、一方
の表示画面に表示されている設計図面を拡大表示もしく
は縮小表示した時、他方の表示画面に表示されている設
計図面も連動して拡大表示もしくは縮小表示させる機能
を備えたことを特徴とする請求項5に記載の半導体集積
回路の設計支援装置。
6. A state in which the design drawings of the first integrated circuit board and the second integrated circuit board are displayed on a first display screen and a second display screen of the display device, and When the design drawing displayed on the display screen is enlarged or reduced, the design drawing displayed on the other display screen is interlocked with the function to enlarge or reduce the display. 6. A design support apparatus for a semiconductor integrated circuit according to claim 5.
【請求項7】 前記表示画面に表示されている前記第1
の集積回路基板と前記第2の集積回路基板との設計図面
の間で、この設計図面を介して一方の集積回路基板を構
成する機能ブロック群の中から1つ以上の機能ブロック
を選択できる前記入力装置と、この選択された機能ブロ
ックを、これの配置位置を管理しながら他方の集積回路
基板の設計図面上に移動させる前記制御装置と、を備え
たことを特徴とする請求項5に記載の半導体集積回路の
設計支援装置。
7. The method according to claim 1, wherein the first screen is displayed on the display screen.
Between the design drawings of the integrated circuit board and the second integrated circuit board, one or more function blocks can be selected from a group of function blocks constituting one integrated circuit board via the design drawing. 6. The input device according to claim 5, further comprising: an input device; and the control device configured to move the selected functional block onto a design drawing of the other integrated circuit board while managing its arrangement position. Semiconductor integrated circuit design support device.
【請求項8】 前記表示画面に表示されている前記第1
の集積回路基板と前記第2の集積回路基板との設計図面
の間で、この設計図面を介して一方の集積回路基板上の
任意の機能ブロックの一辺と、他方の集積回路基板上の
任意の機能ブロックの一辺とを選択できる前記入力装置
と、前記選択された機能ブロックの辺同士でそのX座標
値またはY座標値が一致するように、該機能ブロックを
それが搭載されている集積回路基板上で移動させる前記
制御装置と、を備えたことを特徴とする請求項5に記載
の半導体集積回路の設計支援装置。
8. The first screen displayed on the display screen.
Between the design drawings of the integrated circuit board and the second integrated circuit board, one side of an arbitrary functional block on one integrated circuit board and an arbitrary side on the other integrated circuit board via the design drawing. An input device that can select one side of a functional block; and an integrated circuit board on which the functional block is mounted so that the X-coordinate value or the Y-coordinate value of the selected functional block matches each other. 6. The apparatus according to claim 5, further comprising: the control device configured to move the control device.
【請求項9】 2つの集積回路基板から構成される集積
回路で、他の集積回路と端子接続可能な構造を有する第
1の集積回路基板、および同じく他の集積回路と端子接
続可能な構造を有する第2の集積回路基板の2つの集積
回路基板を端子接続して1つの集積回路とする回路のフ
ロアプランおよびレイアウトを決定するための設計支援
装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
データを記憶する記憶装置と、 CRT等上に個々に他と共通の座標系を持つ多画面を表
示できる多画面表示装置と、 前記2つの集積回路基板間に論理的な関係付けを行う関
連付け装置と、 前記多画面表示装置上の各表示画面に予め設定された座
標系に基づいて、各集積回路基板の設計画面の表示位置
を管理する座標管理装置と、 これらの実行を制御する制御装置を備え、 前記表示装置は少くとも2つの表示画面を有し、前記制
御装置が前記第1の集積回路基板と前記第2の集積回路
基板とで端子接続する位置関係を前記座標管理装置が管
理しながら、前記各集積回路基板のフロアプラン図やレ
イアウト図の設計図面を前記多画面表示装置上の別々の
表示画面に同時に表示させることを特徴とする半導体集
積回路の設計支援装置。
9. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit that connects two integrated circuit boards of a second integrated circuit board to form an integrated circuit, and an input device such as a keyboard and a mouse; A storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board; a multi-screen display device capable of displaying a multi-screen having a common coordinate system with others on a CRT or the like; An associating device for performing a logical association between the integrated circuit boards, and a display position of a design screen of each integrated circuit board based on a coordinate system preset on each display screen on the multi-screen display device. A coordinate management device for managing the first integrated circuit board and the second integrated circuit, wherein the display device has at least two display screens; The coordinate management device manages the positional relationship of terminal connection with the substrate, and simultaneously displays the design drawings of the floor plan diagram and the layout diagram of each of the integrated circuit substrates on separate display screens on the multi-screen display device. A design support apparatus for a semiconductor integrated circuit, comprising:
【請求項10】 2つの集積回路基板からなる集積回路
で、他の集積回路と端子接続可能な構造を有する第1の
集積回路基板、および同じく他の集積回路と端子接続可
能な構造を有する第2の集積回路基板の2つの集積回路
基板を端子接続し、1つの集積回路とする回路のフロア
プランおよびレイアウトを決定するために、少くとも入
力装置と記憶装置と表示装置と制御装置を備えた設計支
援装置であり、 前記第1の集積回路基板および前記第2の集積回路基板
を構成する機能ブロック間の接続関係を前記表示装置上
で視覚的に示す補助線を表示する時に、前記表示装置に
表示されている一方の集積回路基板内の指定された機能
ブロックと論理的に直接接続関係をもつ他方の集積回路
基板内の機能ブロックを探し出し、前記探し出された機
能ブロックの形状と配置位置を管理しながら前記一方の
集積回路基板上に表示させ、この表示させた機能ブロッ
クと前記指定された機能ブロック間に前記補助線を表示
させる機能を備えたことを特徴とする半導体集積回路の
設計支援装置。
10. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure connectable to another integrated circuit and a terminal having a structure connectable to another integrated circuit. At least an input device, a storage device, a display device, and a control device are provided for connecting two integrated circuit substrates of the two integrated circuit terminals to terminals and determining a floor plan and a layout of a circuit as one integrated circuit. A design support device, wherein the display device displays an auxiliary line visually indicating a connection relationship between functional blocks constituting the first integrated circuit board and the second integrated circuit board on the display device. Searching for a function block in the other integrated circuit board which has a logically direct connection relationship with a designated function block in one of the integrated circuit boards indicated by A function of displaying on the one integrated circuit board while managing the shape and arrangement position of the lock, and displaying the auxiliary line between the displayed function block and the specified function block. Support device for designing semiconductor integrated circuits.
【請求項11】 前記第1の集積回路基板上の機能ブロ
ックと前記第2の集積回路基板を上の機能ブロックの間
での接続関係を表す前記補助線を前記表示装置に表示す
る際、この補助線を、同じ前記集積回路基板内の機能ブ
ロック間の接続関係を表す前記補助線とは表示方法を変
えて表示する機能を備えたことを特徴とする請求項10
に記載の半導体集積回路の設計支援装置。
11. When the auxiliary line indicating the connection relationship between the function block on the first integrated circuit board and the function block on the second integrated circuit board is displayed on the display device, 11. The display apparatus according to claim 10, further comprising a function of displaying the auxiliary line by changing a display method from the auxiliary line indicating a connection relationship between functional blocks in the same integrated circuit board.
3. A design support device for a semiconductor integrated circuit according to claim 1.
【請求項12】 前記異る集積回路基板上の機能ブロッ
ク間の接続関係を表す補助線を、前記同じ前記集積回路
基板内の機能ブロック間の接続関係を表す補助線とは色
を変えて表示することを特徴とする請求項11に記載の
半導体集積回路の設計支援装置。
12. An auxiliary line representing a connection relationship between functional blocks on the different integrated circuit substrate is displayed in a different color from an auxiliary line representing a connection relationship between functional blocks on the same integrated circuit substrate. The design support apparatus for a semiconductor integrated circuit according to claim 11, wherein:
【請求項13】 前記異る集積回路基板上の機能ブロッ
ク間の接続関係を表す補助線を、前記同じ前記集積回路
基板内の機能ブロック間の接続関係を表す補助線とは太
さや線種を変えて表示することを特徴とする請求項11
に記載の半導体集積回路の設計支援装置。
13. An auxiliary line representing a connection relationship between functional blocks on the different integrated circuit boards is referred to as an auxiliary line representing a connection relationship between functional blocks on the same integrated circuit board. The display is changed and displayed.
3. A design support device for a semiconductor integrated circuit according to claim 1.
【請求項14】 2つの集積回路基板から構成される集
積回路で、他の集積回路と端子接続可能な構造を有する
第1の集積回路基板、および同じく他の集積回路と端子
接続可能な構造を有する第2の集積回路基板の2つの集
積回路基板を端子接続して1つの集積回路とする回路の
フロアプランおよびレイアウトを決定するための設計支
援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
データを記憶する記憶装置と、 CRT等の表示装置と、 指定された機能ブロックと直接的な接続関係を持つ機能
ブロック群を獲得する関係ブロック抽出装置と、 前記表示装置での前記両集積回路基板の表示位置を管理
する座標管理装置と、 前記関係ブロック抽出装置で獲得された前記機能ブロッ
ク群の中の、前記指定された機能ブロックが存在する集
積回路基板上には存在しない他集積回路基板上の機能ブ
ロックの情報を獲得し、その情報に基づいて前記表示装
置に表示する他基板ブロック表示制御装置と、 前記関係ブロック抽出装置で獲得された機能ブロック群
の中の、前記指定された機能ブロックとこれが存在する
集積回路基板上に存在する機能ブロック群との間でラッ
ツネストを生成し表示する基板内ラッツネスト表示制御
装置と、 前記関係ブロック抽出装置で獲得された機能ブロック群
の中の、前記指定された機能ブロックと、これが存在す
る集積回路基板上には存在しない他集積回路基板上の機
能ブロック群との間でラッツネストを生成し表示する基
板間ラッツネスト表示制御装置と、 これらの実行を制御する制御装置と、を備え、 前記第1の集積回路基板および前記第2の集積回路基板
を構成する機能ブロック間の接続関係を前記表示装置上
で視覚的に示す補助線であるラッツネストを表示する時
に、前記表示装置に表示されている一方の集積回路基板
内の指定された機能ブロックと論理的に直接接続関係を
もつ他方の集積回路基板内の機能ブロックを前記関係ブ
ロック抽出装置が探し出し、前記探し出された機能ブロ
ックの形状と配置位置を前記座標管理装置が管理しなが
ら前記他基板ブロック表示制御装置が前記一方の集積回
路基板上に表示させ、この表示させた機能ブロックと前
記指定された機能ブロックとの間に基板間ラッツネスト
表示制御装置がラッツネストを表示させ、前記一方の集
積回路基板内の機能ブロックと前記指定された機能ブロ
ックとの間については前記基板内ラッツネスト表示制御
装置がラッツネストを表示させることを特徴とする半導
体集積回路の設計支援装置。
14. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit that connects two integrated circuit boards of a second integrated circuit board to form an integrated circuit, and an input device such as a keyboard and a mouse; A storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board; a display device such as a CRT; and a related block for acquiring a functional block group having a direct connection relationship with a designated functional block An extraction device; a coordinate management device that manages display positions of the two integrated circuit boards on the display device; and the functional blocks acquired by the related block extraction device Other board block that acquires information of a function block on another integrated circuit board that is not present on the integrated circuit board on which the designated function block exists in the group, and displays the information on the display device based on the information. A display control device; and generating and displaying a ratsnest between the designated functional block and the functional block group present on the integrated circuit board in which the designated functional block is located in the functional block group obtained by the related block extracting device. A rat nest display control device in the board, and the designated function block in the function block group obtained by the related block extraction device, and the other integrated circuit board which does not exist on the integrated circuit board in which the designated function block exists. An inter-substrate ratsnest display control device for generating and displaying a ratsnest between the functional blocks, a control device for controlling the execution thereof, When displaying a rats nest, which is an auxiliary line, which visually indicates the connection relationship between the functional blocks constituting the first integrated circuit board and the second integrated circuit board on the display device, The relation block extraction device searches for a function block in the other integrated circuit board which has a logically direct connection relationship with a designated function block in one of the integrated circuit boards being displayed, and the searched function block The other substrate block display control device displays on the one integrated circuit substrate while the coordinate management device manages the shape and the arrangement position of, and between the displayed function block and the designated function block. An inter-board ratsnest display control device displays a ratsnest, and displays a ratsnest between the functional block in the one integrated circuit board and the designated functional block. Design support apparatus for a semiconductor integrated circuit, characterized in that said substrate ratsnest display control apparatus to display a rat's nest for.
【請求項15】 2つの集積回路基板からなる集積回路
で、他の集積回路と端子接続可能な構造を有する第1の
集積回路基板、および同じく他の集積回路と端子接続可
能な構造を有する第2の集積回路基板の2つの集積回路
基板を端子接続し、1つの集積回路とする回路のフロア
プランおよびレイアウトを決定するために、少なくとも
表示装置と入力装置と記憶装置と制御装置とを備えた設
計支援装置であり、 前記第1の集積回路基板と前記第2の集積回路基板との
間の基板間配線が存在する時に、前記各集積回路基板図
上に前記基板間配線の配線経路と基板上の配線端子を視
覚的に明示して表示する機能を備えることを特徴とする
半導体集積回路の設計支援装置。
15. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a first integrated circuit board having a structure capable of terminal connection with another integrated circuit. In order to determine the floor plan and layout of a circuit that forms one integrated circuit by connecting terminals of two integrated circuit boards of two integrated circuit boards, at least a display device, an input device, a storage device, and a control device are provided. A design support apparatus, wherein when a board-to-board wiring exists between the first integrated circuit board and the second integrated circuit board, a wiring path of the board-to-board wiring and a board A design support apparatus for a semiconductor integrated circuit, having a function of visually indicating and displaying an upper wiring terminal.
【請求項16】 前記集積回路基板上に、前記基板間配
線と前記各集積回路基板の基板内だけで配線が完結する
基板内配線とが共に存在する時に、前記基板間配線と前
記基板内配線を一緒に表示する手段と、前記基板間配線
のみを表示する手段と、前記基板内配線のみを表示する
手段とを備え、 前記入力装置からの前記表示の手段の指定に応じて、前
記集積回路基板図の配線の表示方法を変更することを特
徴とする請求項15に記載の半導体集積回路の設計支援
装置。
16. The inter-substrate wiring and the intra-substrate wiring when the inter-substrate wiring and the intra-substrate wiring whose wiring is completed only within the substrate of each of the integrated circuit substrates are present on the integrated circuit substrate. A means for displaying only the inter-substrate wiring, and a means for displaying only the intra-substrate wiring, and wherein the integrated circuit is provided in accordance with designation of the display means from the input device. 16. The design support apparatus for a semiconductor integrated circuit according to claim 15, wherein a display method of a wiring on a board diagram is changed.
【請求項17】 2つの集積回路基板から構成される集
積回路で、他の集積回路と端子接続可能な構造を有する
第1の集積回路基板、および同じく他の集積回路と端子
接続可能な構造を有する第2の集積回路基板の2つの集
積回路基板を端子接続して1つの集積回路とする回路の
フロアプランおよびレイアウトを決定するための設計支
援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
データを記憶する記憶装置と、 CRT等の表示装置と、 前記2つの集積回路基板の機能ブロック間を基板上の端
子を介して接続している配線を洗い出す基板間配線抽出
装置と、 前記基板間配線抽出装置で獲得された基板間配線を前記
各集積回路基板図上に表示する配線表示制御装置と、 これらの実行を制御する制御装置と、を備え、 前記第1の集積回路基板と前記第2の集積回路基板との
間の基板間配線の全てを前記基板間配線抽出装置が見つ
け出し、この見つけ出された基板間配線の配線経路と基
板上の配線端子を、前記配線表示制御装置が前記各集積
回路基板図上に前記基板間配線の視覚的に明示して表示
することを特徴とする半導体集積回路の設計支援装置。
17. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit that connects two integrated circuit boards of a second integrated circuit board to form an integrated circuit, and an input device such as a keyboard and a mouse; A storage device for storing design data of the integrated circuit and substrate data of each of the integrated circuit boards; a display device such as a CRT; and connecting between functional blocks of the two integrated circuit boards via terminals on the substrates. An inter-substrate wiring extraction device for washing out the existing wiring; a wiring display control device for displaying the inter-substrate wiring obtained by the inter-substrate wiring extraction device on each of the integrated circuit board diagrams; A control device for controlling a row, wherein the inter-substrate wiring extracting device finds all the inter-substrate wiring between the first integrated circuit substrate and the second integrated circuit substrate, A wiring path of the inter-substrate wiring and a wiring terminal on the substrate, wherein the wiring display control device visually and clearly displays the inter-substrate wiring on each of the integrated circuit board diagrams, Design support equipment.
【請求項18】 2つの集積回路基板からなる集積回路
で、他の集積回路と端子接続可能な構造を有する第1の
集積回路基板、および同じく他の集積回路と端子接続可
能な構造を有する第2の集積回路基板の2つの集積回路
基板を端子接続し、1つの集積回路とする回路のフロア
プランおよびレイアウトを決定するために、少なくとも
表示装置と入力装置と記憶装置と制御装置とを備えた設
計支援装置であり、 前記第1の集積回路基板と前記第2の集積回路基板との
間での機能ブロックの移動等で、前記集積回路基板の構
成や形状を変更させた時、前記各集積回路基板への機能
ブロックの割り当てにより決まる基板間配線の数と、前
記集積回路基板の大きさにより決まる基板端子の数とを
比較して、設計制約の評価を行う手段を有することを特
徴とする半導体集積回路の設計支援装置。
18. An integrated circuit including two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a first integrated circuit board having a structure capable of terminal connection with another integrated circuit. In order to determine the floor plan and layout of a circuit that forms one integrated circuit by connecting terminals of two integrated circuit boards of two integrated circuit boards, at least a display device, an input device, a storage device, and a control device are provided. A design support device, wherein when the configuration or shape of the integrated circuit board is changed by moving a functional block between the first integrated circuit board and the second integrated circuit board, A means for comparing the number of inter-substrate wiring determined by the assignment of the functional blocks to the circuit board and the number of substrate terminals determined by the size of the integrated circuit substrate to evaluate design constraints; Design support apparatus for a semiconductor integrated circuit according to symptoms.
【請求項19】 前記基板間配線の数と前記基板端子の
数を比較した結果を前記表示装置に表示する手段を有す
ることを特徴とする請求項18に記載の半導体集積回路
の設計支援装置。
19. The apparatus according to claim 18, further comprising means for displaying a result of comparing the number of the inter-substrate wirings with the number of the substrate terminals on the display device.
【請求項20】 2つの集積回路基板から構成される集
積回路で、他の集積回路と端子接続可能な構造を有する
第1の集積回路基板、および同じく他の集積回路と端子
接続可能な構造を有する第2の集積回路基板の2つの集
積回路基板を端子接続して1つの集積回路とする回路の
フロアプランおよびレイアウトを決定するための設計支
援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
データを記憶する記憶装置と、 CRT等の表示装置と、 前記2つの集積回路基板間の設計制約を評価する制約評
価装置と、 これらの実行を制御する制御装置と、を備え、 前記第1の集積回路基板と前記第2の集積回路基板との
間での機能ブロックの移動等で、前記集積回路基板の構
成や形状を変更させた時、前記制御装置は前記制約評価
装置に、前記各集積回路基板への機能ブロックの割り当
てにより決まる基板間配線の数と、前記集積回路基板の
大きさにより決まる基板端子の数とを計算させてその計
算結果を比較させることで、設計制約の評価を行う手段
を有することを特徴とする半導体集積回路の設計支援装
置。
20. An integrated circuit comprising two integrated circuit boards, a first integrated circuit board having a structure capable of terminal connection with another integrated circuit, and a structure capable of terminal connection with another integrated circuit. A design support apparatus for determining a floor plan and a layout of a circuit that connects two integrated circuit boards of the second integrated circuit board to form an integrated circuit, and an input device such as a keyboard and a mouse; A storage device for storing design data of the integrated circuit and substrate data of each integrated circuit board; a display device such as a CRT; a constraint evaluation device for evaluating design constraints between the two integrated circuit substrates; A control device for controlling the configuration and shape of the integrated circuit board by moving a function block between the first integrated circuit board and the second integrated circuit board. Then, the control device causes the constraint evaluation device to calculate the number of inter-substrate wiring determined by the assignment of the functional blocks to each of the integrated circuit substrates and the number of substrate terminals determined by the size of the integrated circuit substrate. A design support device for a semiconductor integrated circuit, comprising means for evaluating design constraints by causing the calculation results to be compared.
JP08330524A 1996-12-11 1996-12-11 Design support system for semiconductor integrated circuits Expired - Fee Related JP3087669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08330524A JP3087669B2 (en) 1996-12-11 1996-12-11 Design support system for semiconductor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08330524A JP3087669B2 (en) 1996-12-11 1996-12-11 Design support system for semiconductor integrated circuits

Publications (2)

Publication Number Publication Date
JPH10171856A JPH10171856A (en) 1998-06-26
JP3087669B2 true JP3087669B2 (en) 2000-09-11

Family

ID=18233604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08330524A Expired - Fee Related JP3087669B2 (en) 1996-12-11 1996-12-11 Design support system for semiconductor integrated circuits

Country Status (1)

Country Link
JP (1) JP3087669B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237219B2 (en) 2004-02-17 2007-06-26 Matsushita Electric Industrial Co., Ltd. Design aid apparatus, design aid method, and computer-executable program
US7251801B2 (en) 2004-08-18 2007-07-31 Fujitsu Limited Method of designing circuit board
RU2743885C1 (en) * 2020-08-05 2021-03-01 Общество с ограниченной ответственностью «Техохрана» Method and device for detecting pipeline metal overprotection areas

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237219B2 (en) 2004-02-17 2007-06-26 Matsushita Electric Industrial Co., Ltd. Design aid apparatus, design aid method, and computer-executable program
US7251801B2 (en) 2004-08-18 2007-07-31 Fujitsu Limited Method of designing circuit board
RU2743885C1 (en) * 2020-08-05 2021-03-01 Общество с ограниченной ответственностью «Техохрана» Method and device for detecting pipeline metal overprotection areas

Also Published As

Publication number Publication date
JPH10171856A (en) 1998-06-26

Similar Documents

Publication Publication Date Title
JP3192057B2 (en) Wiring program generation method and device
US7240318B2 (en) Placement/net wiring processing system
JP3351651B2 (en) Interactive circuit design equipment
JPH08123836A (en) Conversational circuit design device
JPH07262241A (en) Printed board mounting design system and its method
EP0791887B1 (en) Flip-Chip layout input apparatus and method
JP3087669B2 (en) Design support system for semiconductor integrated circuits
JP3848685B2 (en) Method for supporting placement of semiconductor integrated circuit
JPH10307855A (en) Method for wiring printed board
US6330705B1 (en) Method and system for remodeling, designing, and editing a printed wiring board using a computer aided design system
JPH09289253A (en) Layout input apparatus and method and layout verifying apparatus and method
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JP2003091566A (en) Layout and wiring designing device
JPH11312185A (en) Method for preparing layout data
JP3180968B2 (en) Wiring method in IC
JP3230495B2 (en) Automatic wiring device and automatic wiring method
JPH0245881A (en) Method for wiring printed wiring board
JPH11259551A (en) Printed board parts layout and wiring cad device
JPH04138574A (en) Device for displaying circuit information
JPH07192038A (en) Graphic display device for instruction and redivision of route of circuit in layout
JPH10340959A (en) Layout method
JP2000172733A (en) Method for deciding arrangement position of bonding pad
JP2000231577A (en) Part layout device and its method
JPH06301745A (en) Interactive lsi pin floor planner
CN116911247A (en) Wiring method capable of automatically avoiding obstacle

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070714

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees