JPS5972566A - Designing device of printed base board - Google Patents

Designing device of printed base board

Info

Publication number
JPS5972566A
JPS5972566A JP57183590A JP18359082A JPS5972566A JP S5972566 A JPS5972566 A JP S5972566A JP 57183590 A JP57183590 A JP 57183590A JP 18359082 A JP18359082 A JP 18359082A JP S5972566 A JPS5972566 A JP S5972566A
Authority
JP
Japan
Prior art keywords
bus
area
printed circuit
region
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57183590A
Other languages
Japanese (ja)
Other versions
JPS6322353B2 (en
Inventor
Satoshi Ikeda
聰 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP57183590A priority Critical patent/JPS5972566A/en
Publication of JPS5972566A publication Critical patent/JPS5972566A/en
Publication of JPS6322353B2 publication Critical patent/JPS6322353B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

PURPOSE:To set a connection pattern without disturbing the wrirings within bus net groups, by dividing the surface of a printed nase board into a bus region and other two regions separated into back and forth sides of wiring centering on said bus region. CONSTITUTION:A central processor 18 calculates a connection pattern on a printed base board in accordance with the connection information given from a key input device 13. This arithmetic result is displayed to a CRT picture display device 14 and then delivered to a photoplotter 15. A bus region 2 occupied by a bus IC is obtained among the bus net groups from the connection information on distribution of parts on the base board. Then the bus net wiring direction is checked within the region 2. The region 2 is positioned on a boundary line 3, and other parts are divided into the 1st and 2nd regions 4 and 5. The terminals within the net groups are sorted into the 1st region 4 (1), the bus region 2 (2) and the 2nd region 5 (3) respectively. Then the terminals within the net groups are arranged in order of (1), (2) and (3).

Description

【発明の詳細な説明】 本発明はCAD (Computer  Aided 
 Design )装置に関し、特にプリント基板のプ
リント・パターン等の設計を行うプリント基板設計装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention is a CAD (Computer Aided
The present invention relates to a printed circuit board design device, and particularly to a printed circuit board design device for designing printed circuit boards, etc.

従来、CADによるこの種の設計装置はプリント基板上
での部品配置位置の決定やプリント・パターンの設定等
を自動的に行い、プリント基板の配線密度の分散や総配
線長の短縮等を図るとともに、設計に要する多大な労力
と時間の削減を図っている。
Conventionally, this type of design equipment using CAD automatically determines the placement position of components on the printed circuit board, sets the print pattern, etc., and aims to distribute the wiring density of the printed circuit board and shorten the total wiring length. , which aims to reduce the enormous amount of effort and time required for design.

この設計装置°によりプリント基板の自動配線を行う場
合には、一つのネット内の端子をどのような順序で接続
するかが重要な問題となる。従来、このような一つのネ
ット内の端子の接続順序イ」け方法としては、 (イ)座標順による方法、すなわち、X座標あるいはY
座標の昇順に接続する方法、 (ロ)ネットの重心から求める方法、すなわち、ネット
の重心から最も遠い端子を第1端子とし、第2端子以下
は残りの端子のうちの第1端子に最も近いものから順に
番号付けする方法、等が知られている。
When automatic wiring of printed circuit boards is performed using this design device, an important issue is the order in which terminals within one net are connected. Conventionally, the methods for arranging the connection order of terminals in one net are: (a) method by coordinate order, that is, by X coordinate or Y coordinate;
Method of connecting in ascending order of coordinates, (b) Method of finding the center of gravity of the net, that is, the terminal farthest from the center of gravity of the net is the first terminal, and the second terminal and the following terminals are the closest to the first terminal among the remaining terminals. A method of numbering things in order is known.

しかし、接続情報をもとにICやコネクタなどの部品配
置結果を考慮し、さらに上記の方法を用いて結線順序を
決定し、自動配線を行った場合でも、必ずしも良好な結
果が得られるとは限らない。
However, even if you consider the placement results of ICs, connectors, and other parts based on the connection information, determine the wiring order using the above method, and perform automatic wiring, it is not always possible to obtain good results. Not exclusively.

すなわち、プリント基板の配線には、第1図に示すよう
に、いくつかのICの間を並列的に結ぶような、複数の
ハス・ネット1が並列的に配線されたバス配線が存在す
ることがあり、このようなバス配線はバス・ネット群と
呼ばれている。このバス・ネット群の中の一つのバス・
ネットに、1すると、第2図に示す点線内の端子の結線
のように、左から右へ、あるいは右から左へと順次に結
線することが望ましい。
In other words, as shown in Figure 1, the wiring of the printed circuit board includes bus wiring in which a plurality of hash nets 1 are wired in parallel, connecting several ICs in parallel. This kind of bus wiring is called a bus net group. One bus in this bus net group
It is desirable to connect the terminals sequentially from left to right or from right to left, like the connection of the terminals within the dotted lines shown in FIG. 2.

ところが、この種のバス・ネットのネット内の端子順序
決定方法を他の種のネットと一緒にして前記の(イ)、
(ロ)等の方法で行うと、第3図に示すように、点線内
での配線順序が乱れてしまい良好な結果が得られない。
However, when the terminal order determination method within the net for this type of bus net is combined with that for other types of nets, the above (a)
If method (b) is used, as shown in FIG. 3, the wiring order within the dotted lines will be disturbed and good results will not be obtained.

特にバス・ネット群の場合には他のバス・ネットとの関
係で、このような乱れは非富に不都合である。この乱れ
の原因は、バス・ネット内には直線的に結ばれる端子と
そうではない端子とが存在するのに、これらの端子を区
別しないで端子結線順序の決定を行ったためと考えられ
る。
Especially in the case of a group of bus nets, such disturbances are disadvantageous to the non-wealthy in relation to other bus nets. The reason for this disorder is considered to be that the terminal connection order was determined without distinguishing between terminals that are linearly connected and terminals that are not linearly connected within the bus net.

本発明は上述の技術問題に鑑みなされたものであり、プ
リント基板のバス・ネ・ノド群内の配線が乱されること
のないようにして接続パターンの設定を行えるプリント
基板設計装置を提供することを目的とする。・ そして本発明の特徴とするところは、中央処理装置が、
プリント基板の表面を、バス・ネ・シト状に配線される
べきバス領域と、このバス領域を境界線上に含むように
してその配線方向前後に分けた第1領域および第2領域
とに区分し、接続パターンの設定は第1領域、バス領域
、第2領域の順に行われるように構成されたことにある
The present invention has been made in view of the above-mentioned technical problems, and provides a printed circuit board design device that can set connection patterns without disturbing the wiring within the bus node group of the printed circuit board. The purpose is to・And the feature of the present invention is that the central processing unit
The surface of the printed circuit board is divided into a bus area to be wired in a bus-ne-sito manner, and a first area and a second area that are divided into front and back in the wiring direction so as to include this bus area on the boundary line, and are connected. The pattern setting is performed in the order of the first area, the bus area, and the second area.

以下、本発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described below based on the drawings.

第4図は本発明実施例装置のプロ・ツク構成図である。FIG. 4 is a block diagram of a program of an apparatus according to an embodiment of the present invention.

この実施例装置は、タブレット11やキーボード12等
のキー人力装置13と、CRT画像表示装置14と、ホ
ト・プロッタ15と、テープパンチャ1Gとを含み、こ
れら装置はI10ボート17を介して中央処理装置18
に接続され、さらにこの中央処理装置18には記憶装置
19が接続され、これらの各装置は中央処理装置18に
より制御される。
The device of this embodiment includes a keypad device 13 such as a tablet 11 and a keyboard 12, a CRT image display device 14, a photoplotter 15, and a tape puncher 1G. device 18
Further, a storage device 19 is connected to this central processing unit 18, and each of these devices is controlled by the central processing unit 18.

すなわち、中央処理装置18は、キー人力装置13から
与えられるプリント基板上の接続情報に従ってそのプリ
ント基板上の接続パターンを演算し、その演算結果の図
形を記憶装置19に記録し、CR1゛画像表示装置14
に表示するとともに、ホト・プロッタ15にホト・マス
クとして出力するような制御を行う。
That is, the central processing unit 18 calculates the connection pattern on the printed circuit board according to the connection information on the printed circuit board given from the key human power device 13, records the figure of the calculation result in the storage device 19, and displays the CR1 image. device 14
At the same time, control is performed such that the image is displayed on the photoplotter 15 as a photomask.

次に、この実施例装置によりプリント基板上の自動配線
を行う動作手順の一例を説明する。
Next, an example of an operation procedure for automatically wiring on a printed circuit board using this embodiment device will be explained.

プリント基板上の部品配置の結果、縦方向あるいは横°
方向に規則正しく並ぶICがあり、このようなICをこ
こでバスICと呼ぶ。このバス・ネット群の中のバスI
Cの占める領域をバス領域と呼び、このバス領域では各
バス・ネ・ノドが直線的にかつ並行して並ぶことが必要
となる。
As a result of component placement on the printed circuit board, vertical or horizontal
There are ICs that are regularly arranged in a direction, and such ICs are called bus ICs here. Bus I in this bus net group
The area occupied by C is called a bus area, and in this bus area, each bus, node, and node must be lined up linearly and in parallel.

まず最初の手順としては、プリント基板上の部品配置等
の接続情報から、バス領域となる領域を求める。このバ
ス領域はたとえば第1図中に点線で囲む領域2である。
The first step is to find the area that will become the bus area from connection information such as component placement on the printed circuit board. This bus area is, for example, area 2 surrounded by a dotted line in FIG.

次に、このバス領域内でバス・ネットが配線される方向
を咽べ、この方向がX軸方向ならば、第5図に示すよう
′に、このバス領域が境界線3上に位置するようにして
プリント基板の残りの部分を左右に2分割し、第1領域
4と第2領域5とに分ける。また同様に、この方向がY
軸方向ならば、第6図に示すように、プリント基板の残
りの部分を上下に2分割する。なお、第5図、第6図中
の+印はバス領域2の中央を示す印である。
Next, determine the direction in which the bus net is routed within this bus area, and if this direction is the X-axis direction, this bus area will be located on boundary line 3, as shown in Figure 5. Then, the remaining part of the printed circuit board is divided into two left and right parts, and divided into a first area 4 and a second area 5. Similarly, this direction is Y
In the axial direction, as shown in FIG. 6, the remaining portion of the printed circuit board is divided into upper and lower halves. Note that the + mark in FIGS. 5 and 6 is a mark indicating the center of the bus area 2.

次に、ネソ1〜内の端子を、 ■ 第1領域4内にあるもの、 ■ ハス領域2内にあるもの、 ■ 第2領域5内にあるもの、 の三つに分類し、ネット内の端子接続順序を大きくはこ
の■、■、■の順に並べる。
Next, the terminals in Neso 1~ are classified into three types: ■ those within the first area 4, ■ those within the lotus area 2, ■ those within the second area 5, and the terminals within the net. Broadly speaking, arrange the terminals in this order: ■, ■, ■.

そして次に、バス領域2、第1領域4、第2領域5の各
領域内での端子接続順序を決定する。この決定は、各領
域内の端子接続順序を第5図の場合にばX座標の昇順に
決め、第6図の場合にはY座標の昇順に決めることによ
り行う。このとき、第5図でX座標が同じ値となるとき
にはY座標の昇順に、あるいは、第6図でY座標の値が
同しとなるときにはX座標の昇順に決める。
Then, the terminal connection order within each of the bus area 2, first area 4, and second area 5 is determined. This determination is made by determining the terminal connection order within each area in ascending order of the X coordinate in the case of FIG. 5, and in ascending order of the Y coordinate in the case of FIG. At this time, when the X coordinates have the same value in FIG. 5, the ascending order of the Y coordinate is determined, or when the Y coordinate values have the same value in FIG. 6, the ascending order of the X coordinate is determined.

以」二の手順でネット内の端子接続順序を決定すれば、
直線的に配線されるべきバス領域内の端子は、第1およ
び第2領域4.5内の端子位置に干渉されることなく順
序付けられ、バス・ネット群は直線的なバス・ネットが
並列して配線されたものとなる。
If you decide the terminal connection order in the net using the following steps,
The terminals in the bus area to be routed in a straight line are ordered without interference with the terminal positions in the first and second areas 4.5, and the bus net group is arranged in such a way that straight bus nets are arranged in parallel. It will be wired accordingly.

以上に説明したように、本発明によれば、バス・ネット
群内のパターンが乱されることがなくなり、効率のよい
接続パターンを作成することができる。
As described above, according to the present invention, the patterns within the bus net group are not disturbed, and an efficient connection pattern can be created.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はプリント基板上のバス・ネット群を説明する図
。 第2図、第3図はバス・ネットの乱れを説明する図。 第4図は本発明実施例装置のブロック構成図。 第5図、第6rf!Jはプリント基板を各領域に分割す
る方法を説明する図。 ■・・・バス・ネット、2・・・バス領域、3・・・境
界線、4・・・第1 fli’j域、5・・・第2領域
、13・・・キー人力装置、14・・・CR’I’画像
表示装置、15・・・ホト・プロッタ、18・・・中央
処理装置、19・・・記憶装置。 特許出願人 株式会社横河電機製作所 代理人 弁理士 井 出 直 孝
FIG. 1 is a diagram illustrating a group of bus nets on a printed circuit board. FIGS. 2 and 3 are diagrams illustrating disturbances in the bus/net. FIG. 4 is a block diagram of an apparatus according to an embodiment of the present invention. Figure 5, 6th rf! J is a diagram illustrating a method of dividing a printed circuit board into regions. ■... Bus net, 2... Bus area, 3... Boundary line, 4... First fli'j area, 5... Second area, 13... Key human power device, 14 . . . CR'I' image display device, 15 . . . Photoplotter, 18 . . . Central processing unit, 19 . . . Storage device. Patent Applicant Yokogawa Electric Corporation Representative Patent Attorney Naotaka Ide

Claims (1)

【特許請求の範囲】 +11  キー人力装置と、 CRT画像表示装置と、 ホト・プロッタと、 上記キー人力装置と上記CRT画像表示装置と」二記ホ
ト・プロッタとにそれぞれ結合されこれらを制御する中
央処理装置と、 この中央処理装置に接続された記憶装置とを備え、 上記中央処理装置は、 上記キー人力装置から与えられるプリント基板上の接続
情報に従ってそのプリント基板上の接続パターンを演算
し、 その演算結果の図形を上記記憶装置に記録し上記CRT
画像表示装置に表示するとともに上記ホト・プロッタに
ホト・マスクとして出力するように構成されたプリント
基板膜副装置において、上記中央処理装置は、 上記プリント基板の表面を、バス・ネット状に配線され
るべきバス領域と、このバス領域を境界線上に、含み、
かつその境界線がその配線方向を横切るようにして分け
た第1領域および第2領域とに区分し、 接続パターンの設定は上記第1領域、上記バス領域、上
記第2領域の順に行われるように構成されたことを特徴
とするプリント基板設計装置。
[Scope of Claims] +11 A key-powered device, a CRT image display device, a photoplotter, and a central unit coupled to and controlling the key-powered device, the CRT image display device, and the photoplotter, respectively. and a storage device connected to the central processing unit, the central processing unit calculates a connection pattern on the printed circuit board according to the connection information on the printed circuit board given from the key human power device, and The figure of the calculation result is recorded in the storage device and the CRT
In the printed circuit board film sub-device configured to display on the image display device and output as a photomask to the photoplotter, the central processing unit connects the surface of the printed circuit board with wiring in the form of a bus net. including the bus area to be used and this bus area on the boundary line,
The area is divided into a first area and a second area whose boundary line crosses the wiring direction, and connection patterns are set in the order of the first area, the bus area, and the second area. A printed circuit board design device characterized by being configured as follows.
JP57183590A 1982-10-18 1982-10-18 Designing device of printed base board Granted JPS5972566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57183590A JPS5972566A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57183590A JPS5972566A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Publications (2)

Publication Number Publication Date
JPS5972566A true JPS5972566A (en) 1984-04-24
JPS6322353B2 JPS6322353B2 (en) 1988-05-11

Family

ID=16138475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57183590A Granted JPS5972566A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Country Status (1)

Country Link
JP (1) JPS5972566A (en)

Also Published As

Publication number Publication date
JPS6322353B2 (en) 1988-05-11

Similar Documents

Publication Publication Date Title
KR20080026589A (en) Production condition determining method, production condition determining apparatus, mounter, and program
US6789243B2 (en) Interactive floor planner apparatus for circuit blocks
JPS5972566A (en) Designing device of printed base board
JP2785751B2 (en) Part number alignment method
JPH04106667A (en) Interactive parts arranging cad system
JPH0245881A (en) Method for wiring printed wiring board
JP3522397B2 (en) Automatic design system
JP2906830B2 (en) Printed board CAD system
Koller et al. The siemens-avesta-system for computer-aided design of MOS-standard cell circuits
JP2593202B2 (en) Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment
Villers A minicomputer based Interactive Graphics System as used for electronic design and automation
JP3236312B2 (en) Component supply management method and component supply management device
JP3027962B2 (en) Wiring capacity evaluation method and wiring capacity evaluation system
CN114357924A (en) Component packaging creation method and device
JP3095308B2 (en) Electrical component approximate position determination device
JPS5972567A (en) Designing device of printed base board
JPS6369289A (en) Method of evaluating wiring density
JP2864679B2 (en) Placement prohibited area determination method by component placement
Wilkinson Computers in eletronics design
JPH05266137A (en) Arrangement design assisting device
Farlow Machine aids to the design of ceramic substrates containing integrated circuit chips
Inman The Boeing electronic computer aided design system
JPH1173444A (en) Pattern width inspecting method and layout design system
JPH0454676A (en) Method and device for layout of lsi function cell
JPH01296380A (en) Computer-aided module arranging method