JPH01204145A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPH01204145A
JPH01204145A JP2807088A JP2807088A JPH01204145A JP H01204145 A JPH01204145 A JP H01204145A JP 2807088 A JP2807088 A JP 2807088A JP 2807088 A JP2807088 A JP 2807088A JP H01204145 A JPH01204145 A JP H01204145A
Authority
JP
Japan
Prior art keywords
register
microprogram
address
counter
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2807088A
Other languages
Japanese (ja)
Inventor
Makoto Ogiwara
誠 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2807088A priority Critical patent/JPH01204145A/en
Publication of JPH01204145A publication Critical patent/JPH01204145A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain a branch operation even through no deciding nor branching instruction into a microinstruction program by using hardware to set a jumping destination address and to perform the jumping control. CONSTITUTION:A jumping destination address is set at a 1st register, an address to be compared with an executing address is set at a 2nd register 2, and the execution control is set at a branch control circuit 4 for the comparison jump. The microinstruction for the executing address outputted from a microaddress counter 5 is read out of a microprogram and carried out. Then the circuit 4 loads the value of the register 1 into the counter 5 when the coincidence is obtained between the executing address and the value of contents of the register 2. The microprogram is jumped to the value shown by the register 1. Thus it is possible to perform a branch operation even though the deciding and branching instructions are not written into the microinstruction program.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロプログラム方式による情報処理装置
のマイクロプログラム制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram control circuit for an information processing device based on a microprogram system.

(従来の技術) 従来、この種のマイクロプログラム制御方式の情報処理
装置においては、マイクロプログラムを分岐させたい場
合、分岐させたい箇所に判定命令を書いて、置換条件が
一致し念ときにジャンプするように構成していた。
(Prior Art) Conventionally, in this type of microprogram control type information processing device, if you want to branch a microprogram, you write a judgment instruction at the location where you want the branch to occur, and then jump just in case the replacement conditions match. It was configured like this.

第8図は、従来技術による上記マイクロプログラム制御
装置における処理プログラムの流れを示すフローチャー
トである。処理1〜処理5まで?実行しない場合には、
判定命令?5回実行する必要がある。
FIG. 8 is a flowchart showing the flow of a processing program in the microprogram control device according to the prior art. From processing 1 to processing 5? If you don't do it,
Judgment order? Need to run 5 times.

(発明が解決しようとする課題) 上述した従来のマイクロプログラム制御装置においては
、分岐させたい箇所にあらかじめ分岐のための判定命令
と、ジャンプ命令とを書込んでおかなければならず、命
令数も増加し、分岐の必要性のない場合も判定命令を実
行してい念。
(Problems to be Solved by the Invention) In the above-mentioned conventional microprogram control device, a decision instruction for branching and a jump instruction must be written in advance at the location where the branch is desired, and the number of instructions is also limited. Make sure to execute the decision instruction even if there is no need to increase and branch.

本発明の目的は、ジャンプ先アドレスの設定およびジャ
ンプの制御をハードウェアで行うことにより上記欠点?
除去し、マイクロ命令プログラムのなかに判定および分
岐を行う命令を書込んでおかなくても分岐を行うことが
できるように構成したマイクロプログラム制御装置を提
供することにある。
An object of the present invention is to solve the above-mentioned drawbacks by setting the jump destination address and controlling the jump using hardware.
It is an object of the present invention to provide a microprogram control device configured to be able to perform branching without having to write instructions for determination and branching into a microinstruction program.

(課、!!を解決するための手段) 本発明によるマイクロプログラム制御装置は、第1、お
よび第2のレジスタ手段と、マイクロアドレスカウンタ
と、比較手段と、分岐制御手段とを具備して溝成し念も
のである。
(Means for Solving Section !!) A microprogram control device according to the present invention includes first and second register means, a microaddress counter, a comparison means, and a branch control means. It is an accomplishment.

第1のレジスタ手段は、ジャンプ先アドレスを保持する
ためのものであり、第2のレジスタ手段ハマイクロプロ
グラムの実行アドレスと比較されるデータを保持するた
めのものである。
The first register means is for holding a jump destination address, and the second register means is for holding data to be compared with the execution address of the microprogram.

マイクロアドレスカウンタは、マイクロプログラムの実
行アドレスを示すためのものである。
The micro address counter is for indicating the execution address of the micro program.

比較手段は、第2のレジスタ手段の内容とマイクロアド
レスカウンタの出力とを比1咬するためのものである。
The comparison means is for comparing the contents of the second register means and the output of the microaddress counter.

分岐制御手段は、比較手段による比較結果が一致を表わ
しているときに、マイクロアドレスカウンタに対して第
1のレジスタ手段の内容を設定する念めのものである。
The branch control means is intended to set the contents of the first register means to the microaddress counter when the comparison result by the comparison means indicates a match.

(実施例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.

第1図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。#41図において、
1.2はそれぞれレジスタ、3は比較器、4は分岐制御
回路、Sはマイクロアドレスカウンタ、6は制御記憶装
置である。
FIG. 1 is a block diagram showing an embodiment of a microprogram control device according to the present invention. # In figure 41,
1 and 2 are registers, 3 is a comparator, 4 is a branch control circuit, S is a micro address counter, and 6 is a control storage device.

第1のレジスタ1にジャンプ先アドレスヲ設定し、第2
のレジスタ2に実行アドレスと比較されるアドレスをデ
ータとして設定し、分岐制御回路4に比較ジャンプの実
行制御を設定しておく、そこで、マイクロプログラムを
走らせる七、マイクロアドレスカウンタ5により出力さ
れる実行アドレスのマイクロ命令がマイクロプログラム
から読出されて、次々と実行されてゆく。分岐制御回路
4は、実行アドレスと第2のレジスタ2の内容の値とが
一致したならば、マイクロアドレスカウンタ5に第1の
レジスタ1の値をロードし、マイクロプログラムを第1
のレジスタ1によって示された値にジャンプさせる。
Set the jump destination address in the first register 1, and
The address to be compared with the execution address is set as data in the register 2, and the execution control of the comparison jump is set in the branch control circuit 4. Then, the microprogram is run. Microinstructions at execution addresses are read from the microprogram and executed one after another. If the execution address and the value of the contents of the second register 2 match, the branch control circuit 4 loads the value of the first register 1 into the microaddress counter 5 and transfers the microprogram to the first register.
jump to the value indicated by register 1 of

上述した回路において、巣2のレジスタ2は、マイクロ
プログラムの存在する記憶装置へのアドレス嘱と同数の
幅をもったマイクロプログラムによりアクセス可能なも
のである。
In the circuit described above, register 2 of nest 2 is accessible by the microprogram with a width equal to the number of addresses to the storage device in which the microprogram resides.

第2図は、第1図に示すマイクロプログラム制御室1筺
における処理プログラムの流れを示すフローチャートで
ある。本発明によれば、判定命令を使わずに処理1〜処
理5を実行することができる。
FIG. 2 is a flowchart showing the flow of the processing program in the microprogram control room 1 shown in FIG. According to the present invention, processes 1 to 5 can be executed without using a determination instruction.

(発明の効果) 以上説明したように本発明は、ジャンプ先アドレスの設
定およびジャンプの*uh’tノ・−ドウエアで行うこ
とにより、マイクロ命令プログラムのなかに判定および
分岐命令を書込んでおかなくても分岐全行うことができ
るように構成することができ、判定命令による実行時間
が短、棉され、マイクロプログラムの実行速度を高める
ことができるという効果がある。
(Effects of the Invention) As explained above, the present invention allows determination and branching instructions to be written in a microinstruction program by setting a jump destination address and performing the jump *uh't in advance. The structure can be configured so that all branches can be executed even without the use of a microprogram, and the execution time for the determination instruction is shortened and the execution speed of the microprogram can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるマイクロプログラム制御回路の
一実施例を部分的に示すブロック図である。 第2図は、第1図のマイクロプログラム制御装置におけ
ろ処理例を示すフローチャートである。 第3図は、従来技術によるマイクロプログラム?l11
伺装晴における処理例を示すフローチャートである。 1・・・レジスタ 2@e時レジスタ 3・・・比・咬器 4・・Φ分岐制御回路 51111・マイクロアドレスカウンタ6・・・制御記
1i!装置
FIG. 1 is a block diagram partially illustrating one embodiment of a microprogram control circuit according to the present invention. FIG. 2 is a flowchart showing an example of processing in the microprogram control device of FIG. Is Fig. 3 a microprogram based on conventional technology? l11
It is a flowchart which shows the example of a process in a visit clear. 1...Register 2@e time register 3...Ratio/Articulator 4...Φ branch control circuit 51111/Micro address counter 6...Control note 1i! Device

Claims (1)

【特許請求の範囲】[Claims] ジャンプ先アドレスを保持するための第1のレジスタ手
段と、マイクロプログラムの実行アドレスと比較される
データを保持するための第2のレジスタ手段と、前記マ
イクロプログラムの実行アドレスを示すためのマイクロ
アドレスカウンタと、前記第2のレジスタ手段の内容と
前記マイクロアドレスカウンタの出力とを比較するため
の比較手段と、前記比較手段による比較結果が一致を表
わしているときに、前記マイクロアドレスカウンタに対
して前記第1のレジスタ手段の内容を設定するための分
岐制御手段とを具備して構成したことを特徴とするマイ
クロプログラム制御装置。
a first register means for holding a jump destination address; a second register means for holding data to be compared with an execution address of the microprogram; and a microaddress counter for indicating the execution address of the microprogram. and a comparison means for comparing the contents of the second register means and the output of the microaddress counter, and when the comparison result by the comparison means indicates a match, the output of the microaddress counter is A microprogram control device comprising branch control means for setting the contents of the first register means.
JP2807088A 1988-02-09 1988-02-09 Microprogram controller Pending JPH01204145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2807088A JPH01204145A (en) 1988-02-09 1988-02-09 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2807088A JPH01204145A (en) 1988-02-09 1988-02-09 Microprogram controller

Publications (1)

Publication Number Publication Date
JPH01204145A true JPH01204145A (en) 1989-08-16

Family

ID=12238507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2807088A Pending JPH01204145A (en) 1988-02-09 1988-02-09 Microprogram controller

Country Status (1)

Country Link
JP (1) JPH01204145A (en)

Similar Documents

Publication Publication Date Title
JPS63142431A (en) Pipeline control system
JPH01204145A (en) Microprogram controller
JPS61184643A (en) Starting control system for virtual computer
JPS60175154A (en) Replacing method of instruction
JPS607295B2 (en) data processing equipment
JPH02214938A (en) Data processor
JPH0353321A (en) Information processor
JPH0477825A (en) Controller
JPS6353644A (en) Instruction control device
JPH09101891A (en) Information processor and exception processing sequencer
JPS6143347A (en) Simulation method of vector instruction
JPS6388640A (en) Micro-instruction controller
JPS61145643A (en) Variable word length instruction processing system
JPS61213928A (en) Alteration system for program
JP2000148511A (en) Interruption processor for microcomputer and its interruption processing method
JPH0644066A (en) Information processor
JPS62109132A (en) Control circuit for execution of microprogram
JPH0279122A (en) Floating point arithmetic mechanism
JPH02183348A (en) Function instruction debug processor
JPS62217324A (en) Control system for operation of electronic computer
JPH0363821A (en) Microprogram controller
JPS5870354A (en) Interruption controlling system
JPS61157948A (en) Interrupt source analyzing device
JPH0258128A (en) Data processor
JPS63165931A (en) Storing system for information on discontinuous instruction fetch address