JPH01201899A - サンプルホールド回路のジッタ試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野） 本発明はサンプルホールド回路のジッタ試験方法に関し
、特に試験の高精度化と試験時間の短縮を可能とする試
験方法に係るものである。

（従来の技術） 従来のサンプルホールド回路のジッタ試験方法てしては
、例えば第５図に示すような試験装置を用いた方法があ
る。この従来のジッタ試験方法では、正弦波発振器１１
の出力を被試験サンプルホールド回路１２のアナログ入
力信号とサンプリングクロックとに分け、サンプリング
クロックは可変遅延器１３を介して被試験サンプルホー
ルド回路１２に入力させるようにして、その可変遅延器
１３を調整することにより、後述の第２図（２）に示す
ように、ジッタ（サンプリングクロックの短時間ドリフ
ト）の影響が最も大きいアナログ入力信号の最・大の傾
きを持つ点をサンプリングするようにし、さらにサンプ
ルホールド回路１２の出力を、その被試験サンプルホー
ルド回路１２と同じ速度のＡ／Ｄ変換器１４を用いてデ
ィジタル化したのち、計算機１５に取込むようにしてい
る。回路特性が理想的であれば、アナログ入力信号の同
一点をディジタル化しているので、計算機１５に取込ま
れるデータは全て同じになる筈であるが、後述の第２図
（Ｃ）に示すように、実際にはサンプリングクロックに
ジッタがあるためにばらつきが生じている。そして、計
算機１５により、電圧軸方向のばらつきを、サンプリン
グポイントにおけるアナログ入力信号の傾きによって時
間軸方向のばらつき（ジッタ）に換算し、ジッタを求め
るようにしていた。

（発明が解決しようとする課題） しかし、従来のサンプルホールド回路のジッタ試験方法
にあっては、被試験サンプルホールド回路１２゛と同じ
サンプリング速度でディジタル化しているのでＡ／Ｄ変
換器１４より高速かつ高精度なサンプルホールド回路の
試験は不可能である。

また、アナログ入力信号の最大の傾きとなる点をサンプ
リングするために可変遅延器１３の調整が必要だが、−
度調整しても、正弦波発振器１１の周波数、振幅を変更
すると調整点からはずれるため、その都度可変遅延器１
３の調整を必要とする。

このため調整回数が多くなる場合があり、試験時間が長
くなる。以上のように、従来のジッタ試験方法では、Ａ
／Ｄ変換器より高速かつ高精度なサンプルホールド回路
の試験は不可能であり、また試験時間が長くなるという
問題があった。

この発明は、上記事情に基づいてなされたもので、試験
回路を構成するＡ／Ｄ変換器より高速で且つ高精度なサ
ンプルホールド回路のジッタ試験を行なうことのできる
サンプルホールド回路のジッタ試験方法を提供すること
を目的とする。

［発明の構成］ （課題を解決するための手段） 上記課題を解決するために、第１の発明は同一の正弦波
発振器からアナログ入力信号とサンプリングクロックと
を被試験サンプルホールド回路に印加し、前記サンプリ
ングクロックを分周した周波数で動作するサンプラを前
記被試験サンプルホールド回路の出力端子に接続して当
該被試験サンプルホールド回路の出力を間引きし、この
間引いた出力電力のばらつきを測定し、この出力電圧の
ばらつきをサンプリングポイントにおける前記アナログ
入力信号の傾きからジッタに換算することを要旨とする
。

第２の発明は同−期した二つの正弦波発振器からアナロ
グ入力信号とサンプリングクロックを被試験サンプルホ
ールド回路に印加し、前記二つの正弦波発振器の発振周
波数をずらして同一点をサンプリングしないようにして
前記被試験サンプルホールド回路の出力電圧を測定じ、
この測定した出力電圧の波形をフーリエ変換して得られ
るスペクトルから雑音成分を求めるとともに該スペクト
ル上に現われる前記アナログ入力信号の振幅を求め、こ
のスペクトルから求められたアナログ信号の振幅に対す
る当該雑音成分をもとにジッタを換算することを要旨と
する。

また、第３の発明は同期した二つの正弦波発振器からア
ナログ入力信号とサンプリングクロックを被試験サンプ
ルホールド回路に印加し、前記二つの正弦波発振器の発
振周波数をずらして同一点をサンプリングしないように
し、前記サンプリングクロックを分周した周波数で動作
するサンプラを前記被試験サンプルホールド回路の出力
端子に接続して当該被試験サンプルホールド回路の出力
を間引きし、この間引いた出−力電圧を測定し、この測
定した出力電圧の波形をフーリエ変換して得られるスペ
クトルから雑音成分を求めるとともに該スペクトル上に
現われる前記アナログ入力信号の振幅を求め、このスペ
クトルから求められたアナログ信号の振幅に対する当該
雑音成分をもとｔニジツタを換算することを要旨とする
。

（作用） 第１の発明では、被試験サンプルホールド回路の出力が
サンプラで間引かれて、出力電圧のばらつきを測定する
ためのＡ／Ｄ変換器の速度制限が緩和される。したがっ
てＡ／Ｄ変換器より高速で且つ高精度のサンプルホール
ド回路の試験が可能となる。

第２の発明では、同期した二つの正弦波発振器からアナ
凸グ入力信号とサンプリングクロックを被試験サンプル
ホールド回路に印加し、このアナログ入力信号とサンプ
リングクロックの周波数がずらされるので、被試験サン
プルホールド回路の出力電圧波形のフーリエ変換が可能
となる。そしてフーリエ変換して得られたスペクトルか
らアナログ信号の振幅と雑音成分を求めることができ、
このアナログ信号の振幅に対する雑音成分をもとに、ジ
ッタが精度よく求められる。また、正弦波発振器の周波
数、振幅の変更が行なわれても、サンプラ等に対するサ
ンプリングのタイミング調整だけで試験を行なうことが
できるので、試験時間の短縮が図られる。

第３の発明では、上記第１の発明と第２の発明の両機能
が得られて、高速且つ高精度のサンプルホールド回路の
試験が可能となるとともに、試験時間の短縮が図られる
。

（実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図及び第２図は、この発明の一実施例を示す図であ
る。まず、この実施例に適用される試験装置から説明す
ると、第１図中、３はアナログ信号及びサンプリングク
ロックとしての正弦波信号を出力する正弦波発振器、４
は被試験サンプルホールド回路、５は被試験サンプルホ
ールド回路４の出力を間引くためのサンプラ、６は被試
験サンプルホールド回路４の出力をサンプラ５で間引く
ために被試験サンプルホールド回路４のサンプリングク
ロックを１／Ｎの周波数に分周する分周器、７は被試験
サンプルホールド回路の保持状態をサンプラ５メサンブ
哨ノングするように調整するための第−可変遅延器、８
はＡ／Ｄ変換器、９はサンプラ５の保持状態をＡ／Ｄ変
換器８がディジタル化するように調整するための第二可
変遅延器、１０は計算機である。

次に、第２図を用いて、上述のように構成された試験装
置により、被試験サンプルホールド回路４のジッタを試
験する方法を述べる。

正弦波発振器３からの正弦波発振信号が、被試験サンプ
ルホールド回路４に、アナログ入力信号及びサンプリン
グクロックとして分けて入力される。一方、被試験サン
プルホールド回路４の出力（第２図（Ｃ））を低サンプ
リング速度のサンプラ５で間引くために、被試験サンプ
ルホールド回路４に与えられているサンプリングクロッ
クが分周器６で分周されてサンプラ５のサンプリングク
ロックとして入力される（第２図（ｄ））。そのとき、
被試験サンプルホールド回路４の保持状態をサンプリン
グしなければならないため、第−可変遅延器７を用いて
サンプリングのタイミングが調整される。次いで、サン
プラ５の出力（第２図（ｅ））がＡ／Ｄ変換器８でディ
ジタル化されて計算機１０に取込まれる。そしてＡ／Ｄ
変換された出力電圧の電圧軸方向のばらつきが、サンプ
リングポイントにおけるアナログ入力信号の傾きによっ
て時間軸方向のばらつき（ジッタ）に換算されてジッタ
が求められる。

このように、この実施例では、サンプラ５を用いること
により、Ａ／Ｄ変換器８の速度制限が緩和され、高精度
のＡ／Ｄ変換器８の使用が可能とされて、Ａ／Ｄ変換器
８より高速で且つ高精度のサンプルホールド回路４の試
験が可能とされている。この結果、例えば、従来はサン
プリング速度１００Ｍ５ｐｓ、精度８ｂｉｔのサンプル
ホールド回路の試験が限界であったが、この実施例によ
り、サンプリング速度ＩＧｓｐｓ、精度１２ｂｉｔまで
のサンプルホールド回路の試験が可能となった。

次いで、第３図及び第４図には、この発明の他の実施例
を示す。なお、第３図において、前記第１図における機
器と同一ないし均等のものは、前記と同一符号を以って
示し、重複した説明を省略する。

まず、この実施例によるジッタの測定原理から説明する
。

サンプルホールド回路の出力をＡ／Ｄ変換器で取込む場
合に測定される雑音は、アンプの雑音等の電圧軸方向の
ばらつき（電圧雑音）と今測定したい時間軸方向のばら
つき（ジッタ）が電圧軸方向のばらつきとして現れるも
の（ジッタ雑音）とが加算されたものである。いま、電
圧雑音をｅｖ１ジッタ雑音をｅｊ　とし、Ｓ／Ｎとｅｖ
、　ｅｊ　の関係について述べる。

アナログ入力信号の振幅をＡ（Ｖ）、周波数をｆ　（Ｈ
２）、時間をｔ　（ｓｅｃ）としたとき、正弦波発振器
の出力電圧は、 Ｖ（ｔ）＝Ａｓｉｎ（２πｆｔ）　　　（Ｖ）・・・（
ｌ）で表される。後述のように、本試験方法ではサンプ
ルホールド回路に印加するアナログ入力信号とサンプリ
ングクロックの周波数は同一ポイントをサンプリングし
ないようにずらしであるためジッタに換棹するときに用
いる傾きは実効値でなければならない。（１）式の傾き
の実効値はｒ７πｆＡ（Ｖ／５ｅｃ）で表されるから、
ジッタの実効値をｔ・　（ｓｅｃ）とするとジッタ雑音
ｅｊ　は次式％式％ 全体の雑音はｅＶとｅｊ　の二乗加算なので、Ｓ／Ｎは
次式で表される。

Ｓ／Ｎ−１０１０ｇ（’（Ａ／ｒ丁）２／（（（￥πｆ
Ａｔ−）２＋ｅｖ’））（ｄＢ）　　　　　　　　　　
　　　・・・（３）ここでアナログ入力信号の振幅Ａが
十分大きな値であるとき、ジッタ雑音ｅｊが支配的とな
る。

ジッタｔｊ　がアナログ入力信号の振幅Ａによらず一定
と仮定できるので、ジッタ雑音ｅｊ　　はアナログ入力
信号の振幅へに比例し、従ってＳ／Ｎはアナログ入力信
号の振幅Ａによらず一定となり、上記（３）式は、次の
ように表される。

Ｓ／Ｎ＝−２０１００（２πｆｔｊ　　）（ｄＢ）・・
・（４） 一方、アナログ入力信号の振幅Ａが十分小さな値のとき
は、電圧雑音ｅＶが支配的となり、アナログ入力信号の
振１！Ａによらず全体の雑音が一定となるため、アナロ
グ入力信号の振幅Ａの減少とともにＳ／Ｎが２０ｄＢ／
ｄｅｃｒ悪化し、前記（３）式は、次式のようになる。

Ｓ／Ｎ＝−２０１０Ｑ　（／Ｔｅｖ　／Ａ）（ｄＢ）　
　　　・・・（５） Ｓ／Ｎのアナログ入力信号振幅依存性の測定結果例を第
４図に示す。この測定結果例から、上述の（４）、（５
）式の傾向が実験的に確認される。そして、大アナログ
入力信号振幅時のＳ／Ｎから（４）式によりジッタｔｊ
　　を求めることができる。また、小アナログ入力信号
振幅時のＳ／Ｎから（５）式により電圧雑音ｅ、を求め
ることができる。

第３図は、上述の原理に基づくジッタ試験を実現するた
めの試験装置を示している。

この実施例に適用される試験装置は、正弦波発振器が、
サンプリングクロック系の第一正弦波発振器１とアナロ
グ入力信号系の第二正弦波発振器２と各別に設けられて
いる。その他の構成は、前記一実施例のものとほぼ同様
である。

次に、この試験装置を用いて被試験サンプルホールド回
路４のジッタを試験する方法を述べる。

第−及び第二の正弦波発振器１．２は一方を基準発振器
として他方を駆動することにより二つの正弦波発振器１
．２を同期させ、一方をアナログ入力信号、他方をサン
プリングクロックとして被試験サンプルホールド回路４
に与えられる。周波数はアナログ入力信号の同一点をサ
ンプリングせず最初と最後のサンプリングポイントが連
続するように定められる。被試験サンプルボールド回路
４の出力を低サンプリング速度のサンプラ５で間引くた
め、被試験サンプルホールド回路４のサンプリングクロ
ックを分周器６で分周してサンプラ５のサンプリングク
ロックとして入力する。そのとき、被試験サンプルホー
ルド回路４の保持状態をサンプリングしなければならな
いため、第−可変遅延器７を用いタイミングを調整する
。次いで、サンプラ５の出力をＡ／Ｄ変換器８でディジ
タル化して計算機１０に取込むが、この場合もサンプラ
５の保持状態をディジタル化するように第二可変遅延器
９を調整する。

そして、ジッタｔｊ　　を求めるために以下の手法をと
る。

ここで、Ｓ／Ｎを求めるときに次のことに注意する。デ
ィジタル化して計算！１１１０に取込まれたデータをフ
ーリエ変換して得られるスペクトルにおいて、電圧雑音
ｅ、とジッタ雑音ｅｊ　はノイズフロアとして現れる。

回路あるいは正弦波発振器から発生する歪成分はスペク
トル上で高調波成分として現れるのでｅ、とｅＪから分
離でき、Ｓ／Ｎの雑音成分は高調波成分を除外したもの
とする。

まず、電圧雑音ｅ、が支配的になるようにアナログ入力
信号の振幅Ａを下げ、測定したデータからフーリエ変換
して得られるスペクトルより雑音成分Ｓ／Ｎを求め、前
記（５）式をもとに電圧雑音ｅ、を求める。次に、試験
装置が正常に動作する範囲内でアナログ入力信号の振幅
Ａを上げ、測定したデータからフーリエ変換して得られ
るスペクトルより雑音成分Ｓ／Ｎを求める。この場合の
雑音成分はジッタ雑音ｅｊ　が支配的であるが、アナロ
グ入力信号の周波数ｆが低い場合にはアナログ入力信号
の振幅Ａを上げてもジッタ雑音ｅ・が十分に支配的とは
ならないことがある。このため、ジッタ雑音ｅｊ　と電
圧雑音ｅ、が含まれていると考えたほうがよい場合が多
い。そこで、スペクトル上に現れるアナログ入力信号の
振幅Ａ及び周波数ｆと先に測定した電圧雑音ｅ、から前
記（３）式をもとにジッタｔｊ　を求めることとする。

このようにして、この実施例では、被試験サンプルホー
ルド回路４に印加するアナログ入力信号及びサンプリン
グクロックの周波数をずらすことによりフーリエ解析を
可能としてアナログ信号の振幅Ａと雑音成分Ｓ／Ｎとが
高精度かつ容易に測定でき、このアナログ信号の振幅Ａ
に対する雑音成分Ｓ／Ｎをもとに、ジッタｔＪ　　が精
度よく求められる。そして、従来はｐｓｅｃ程度のジッ
タ分解能が限界であったが、この実施例ではｐｓｅｃ以
下のジッタ分解能が十分に得られる。また、従来はＡ／
Ｄ変換器で取込むタイミングの調整以外にアナログ入力
信号の最大の傾きにサンプリングポイントを調整するた
めの可変遅延器の調整が、正弦波発掘器の周波数、振幅
の変更の度毎に必要であったが、この実施例ではサンプ
ラとＡ／Ｄ変換器のタイミングの調整だけで済むので試
験時間の短縮を図ることができる。

［発明の効果］ 以上説明したように、第１の発明によれば、被試験サン
プルホールド回路の出力をサンプラで間引くようにした
ので、出力電圧のばらつきを測定するためのＡ／Ｄ変換
器の速癒制限が緩和され、Ａ／Ｄ変換器より高速で且つ
高精度のサンプルホールド回路の試験を行なうことがで
きる。したがって、例えば、従来はサンプリング速度１
００Ｍ５ｐｓ、精度８ｂｉｔのサンプルホールド回路の
試験が限界であったが、本発明によりサンプリング速度
ＩＧＳＤＳ１精度１２ｂｉｔまでのサンプルホールド回
路の試験が可能である。

また、第２の発明によれば、同期した二つの正弦波発振
器からアナログ入力信号とサンプリングクロックを被試
験サンプルホールド回路に印加し、このアナログ入力信
号とサンプリングクロックの周波数をずらすことにより
フーリエ解析を可能としたので、アナログ信号の振幅と
雑音成分とが＾精度かつ容易に測定でき、このアナログ
信号の振幅に対する雑音成分をもとに、ジッタを精度よ
く求めることができる。したがって、例えば、従来はｐ
ｓｅｃ程度のジッタ分解能が限界であったが、本発明に
よりｐｓｅｃ以下のジッタ分解能が十分得られる。また
、従来はＡ／、Ｄ変換器で取込むタイミングの調整以外
にアナログ入力信号の最大の傾きにサンプリングポイン
トを調整するための可変遅延器の調整が一正弦波発振器
の周波数、振幅の変更の度毎に必要であったが、本発明
はサンプラとＡ／Ｄ変換器のタイミングの調整だけで済
むので試験時間が短縮される。

さらに、第３の発明によれば、上記第１の発明と第２の
発明の両機能を備えているので、サンプルホールド回路
のジッタ試験の高精度化とともに、試験時間の短縮を図
ることができる。

【図面の簡単な説明】

第１図は本発明に係るサンプルホールド回路のジッタ試
験方法の一実施例に適用する試験装置のブロック図、第
２・図は同上一実施例の試験方法を説明するためのタイ
ミングチャート、第３図は本発明の他の実施例に適用す
る試験装置のブロック図、第４図は同上他の実施例にお
けるＳ／Ｎのアナログ入力信号振幅依存性を示す特性図
、第５図は従来のジッタ試験装置を示すブロック図であ
る。 １．２．３：正弦波発据器、 ４：被試験サンプルホールド回路、 ５：サンプラ、　　　６：分周器、 ８：Ａ／Ｄ変換器。 代理人　　弁理士　　三　好　　保　男第１　図 第２図 振幅（Ｖ） 第４１！ｌ

Claims (3)

【特許請求の範囲】
1. （１）周一の正弦波発振器からアナログ入力信号とサン
   プリングクロックとを被試験サンプルホールド回路に印
   加し、前記サンプリングクロックを分周した周波数で動
   作するサンプラを前記被試験サンプルホールド回路の出
   力端子に接続して当該被試験サンプルホールド回路の出
   力を間引きし、この間引いた出力電力のばらつきを測定
   し、この出力電圧のばらつきをサンプリングポイントに
   おける前記アナログ入力信号の傾きからジッタに換算す
   ることを特徴とするサンプルホールド回路のジッタ試験
   方法。
2. （２）同期した二つの正弦波発振器からアナログ入力信
   号とサンプリングクロックを被試験サンプルホールド回
   路に印加し、前記二つの正弦波発振器の発振周波数をず
   らして同一点をサンプリングしないようにして前記被試
   験サンプルホールド回路の出力電圧を測定し、この測定
   した出力電圧の波形をフーリエ変換して得られるスペク
   トルから雑音成分を求めるとともに該スペクトル上に現
   われる前記アナログ入力信号の振幅を求め、このスペク
   トルから求められたアナログ信号の振幅に対する当該雑
   音成分をもとにジッタを換算することを特徴とするサン
   プルホールド回路のジッタ試験方法。
3. （３）同期した二つの正弦波発振器からアナログ入力信
   号とサンプリングクロックを被試験サンプルホールド回
   路に印加し、前記二つの正弦波発振器の発振周波数をず
   らして同一点をサンプリングしないようにし、前記サン
   プリングクロックを分周した周波数で動作するサンプラ
   を前記被試験サンプルホールド回路の出力端子に接続し
   て当該被試験サンプルホールド回路の出力を間引きし、
   この間引いた出力電圧を測定し、この測定した出力電圧
   の波形をフーリエ変換して得られるスペクトルから雑音
   成分を求めるとともに該スペクトル上に現われる前記ア
   ナログ入力信号の振幅を求め、このスペクトルから求め
   られたアナログ信号の振幅に対する当該雑音成分をもと
   にジッタを換算することを特徴とするサンプルホールド
   回路のジッタ試験方法。