JPH01201694A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔目　次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　（第３図）発明が解決し
ようとする問題点 問題点を解決するための手段 作用 実施例 本発明の第１実施例　　　　（第１．２図）発明の効果 〔概　要〕 画像データ等をディジタル値として記憶するメモリと、
ディジタル値をアナログ値に変換するＤ／Ａ変換器が同
一チップ上に形成された半導体集積回路に関し、 処理速度が速（、最小の構成かつ低コストで複数のディ
ジタルデータを重畳し、アナログ値として出力する半導
体集積回路を提供することを目的とし、 図形データ等画像データの階調に相当するデータをディ
ジタル値として記憶する記憶手段と、文字データ等テキ
ストデータをディジタル値として出力するテキストデー
タ出力手段と、記憶手段およびテキストデータ出力手段
からの出力あるいは他の第３のディジタル値のうち一つ
を人間の視覚残像と関連する所定のタイミングで選択す
る選択手段と、選択されたディジタル値をアナログ値に
変換し、人間の視覚に映る残像に対応するように複数の
ディジタル値に基づ（映像情報を合成して出力する変換
手段と、により構成する。 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、詳細には画像データ
等をディジタル値として記憶するメモリと、ディジタル
値をアナログ値に変換するＤ／Ａ変換器が同一チップ上
に形成された半導体集積回路に関する。 一般に、画像情報から得られる情報量は非常に多く、広
い分野に亘って情報を画像として出力することが行われ
ている。ところが、画像のみでは情報の伝達が十分では
ない場合も多く、このような場合、文字情報を加えるこ
とによって画像情報をより正確で判りやすいものにする
ことができる。 文字による情報伝達は装置を使用する者が理解できる言
語で行う必要があり、例えば日本人の場合はかな混りの
漢字文が適当である。このような場合、漢字の数は非常
に多く、ＪＩＳの規定による第２水準までを対象として
も数千字に及ぶ。したがって、日本語を文字データ（以
下、テキストデータという）として扱う場合はテキスト
データを一時的に記憶するメモリに蓄えるなどして画像
データと重畳することが行われている。この場合、画像
データは時系列データであり、テキストデータの重畳は
時間的に分割して行われる。すなわち、画像データとテ
キストデータを所定のタイミングで切り換えることによ
り、一つの映像情報に合成する。したがって、映像を構
成する各画素は同時に表示されるものではないが、人間
の視覚には残像効果があるため、時系列データであって
もある程度の高速度で送り出すことによりあたかもテキ
ストデータが画像に重畳されたかのように人間の目には
映ることになる。 〔従来の技術〕 メモリに蓄えられた画像情報はディジタル値であり、デ
イスプレィに輝度情報を含む画像情報として出力する場
合はアナログ値に変換する必要がある。このような用途
にはメモリ　（ＲＡＭ）とＤ／Ａ変換器（以下、ＤＡＣ
という）が一体に形成された半導体集積回路（ＲＡＭ付
ＤＡＣ）が用いられる。 従来のこの種の半導体集積回路としては、例えば、第３
図に示すようなものがある。同図において、ｌはＲＡＭ
付ＤＡＣ”ｉ？あり、ＲＡＭ付ＤＡＣ１には表示のため
の３原色、すなわち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に
対するそれぞれの輝度情報が内部のメモリに格納されて
いる。ＲＡＭ付ＤＡＣ１のメモリのアドレスはビデオＲ
ＡＭ　（ＶＲＡＭ）２により出力され、ＶＲＡＭ２には
画像データ（以下、図形データという）が格納されてい
る。ＶＲＡＭ２のアドレスを指定すると所定の図形デー
タが出力され、図形データはＲＡＭ付ＤＡＣＩのメモリ
のアドレスを指定する。したがって、図形データに対応
するＲ、Ｇ、Ｂの各輝度情報がＲＡＭ付ＤＡＣ１から出
力され、デイスプレィ上でカラー表示される。 〔発明が解決しようとする課題〕 しかしながら、このような従来の半導体集積回路にあっ
ては、図形データを優先した構成となっていたため、次
のような問題点があった。 すなわち、テキストデータを重畳する場合、ＲＡＭ付Ｄ
ＡＣＩの出力側で重畳することになり、テキストデータ
をカラー表示するような場合にはテキストデータ用の高
速ＤＡＣがＲ，ＧＳＢに対。 応して別々に必要となる。したがって、回路規模が倍増
してコストアンプを招来していた。 一方、回路規模の倍増を回避するものとしては、例えば
、ＶＲＡＭＺ内にテキストデータを図形データとして格
納する方法がある。このようにすると、ＶＲＡＭ２の情
報に基づいてＲＡＭ付ＤＡＣ１がＲ，Ｇ、Ｂの各信号を
出力するので回路規模はさほど増加しない。ところが、
ＶＲＡＭ２は図形データのバックアップを行っているの
で、別に図形データのバックアップメモリを設ける必要
が生じる。また、この場合、新たに設けたバックアンプ
メモリの入出力処理を行う必要があり、図形データを二
重に転送することとなって処理速度が低下する。 そこで、ＶＲＡＭＺ内を図形データとテキストデータに
分割して制御する方法が考えられる。ところが、この場
合、図形データのバックアップ機能は維持できるが、図
形データとテキストデータの書き替えを同一処理で行う
ことになるため、処理速度を改善するには至っていない
。 そこで本発明は、処理速度が速く、最小の構成かつ低コ
ストで複数のディジタルデータを重畳し、アナログ値と
して出力する半導体集積回路を提供することを目的とし
ている。 〔課題を解決するための手段〕 本発明による半導体集積回路は上記目的達成のため、図
形データ等画像データの階調に相当するデータをディジ
タル値として記憶する記憶手段と、文字データ等テキス
トデータをディジタル値として出力するテキストデータ
出力手段と、記憶手段およびテキストデータ出力手段か
らの出力あるいは他の第３のディジタル値のうち一つを
人間の視覚残像と関連する所定のタイミングで選択する
選択手段と、選択されたディジタル値をアナログ値に変
換し、人間の視覚に映る残像に対応するように複数のデ
ィジタル値に基づく映像情報を合成して出力する変換手
段と、を備えている。 〔作　用〕 本発明では、Ｄ／Ａ変換器の直前に記憶手段（メモリ）
の出力と文字出力手段の出力を人間の視覚残像と関連す
る所定のタイミングで切り替えて選択する選択手段が設
けられ、ディジタル信号の段階で信号が選択されて人間
の視覚に映る残像に対応するように合成画像データが出
力される。 したがって、Ｄ／Ａ変換器が重複することがなく、回路
規模の増大が回避されるとともに、記憶手段の内容が単
一のものとなって処速度の低下が防止され、最小の構成
かつ低コストで複数の信号から一つが選択されてアナロ
グ化され、複数のディジタル値に基づく画像情報が合成
される。 〔実施例〕 以下、本発明を図面に基づいて説明する。 第１．２図は本発明に係る半導体集積回路の一実施例を
示す図である。 まず、構成を説明する。第１図はテキストデータと図形
データの重畳を行う重畳装置の概念を示す構成図であり
、本発明に係る半導体集積回路を適用したものである。 同図において、１１はＲＡＭ付ＤＡＣであり、図示は略
されているが、ＲＡＭ付ＤＡＣＩＩはＲＡＭおよびＤＡ
Ｃから構成される。ＲＡＭ付ＤＡＣＩＩのＲＡＭ内には
デイスプレィの画素数、例えばＩＫ×ＩＫ画素に対応し
た輝度情報がＲ，Ｇ、Ｂに分割されて格納されている。 ＲＡＭ付ＤＡＣＩＩのＲＡＭのアドレス（以下、単にＲ
ＡＭ付ＤＡＣＩＩのアドレスという）はＶＲＡＭ１２に
より指定され、ＶＲＡＭ１２には図形データが格納され
る。また、ＲＡＭ付ＤＡＣＩＩにはＶＲＡＭ１３からの
データがセレクタ（選択手段）１４を介して入力されて
おり、ＶＲＡＭ１３にはテキストデータがビットパター
ンとして格納される。セレクタ１４はＶＲＡＭ１２とＶ
ＲＡＭ１３の出力のうち一方を選択してＲＡＭ付ＤＡＣ
ＩＩのＤＡＣに出力しており、説明の都合上ＲＡＭ付Ｄ
ＡＣＩＩとセレクタ１４を分離して図示したが、本来は
一体に構成されている。ＲＡＭ付ＤＡＣ１ｌのメモリの
データ（以下、単にＲＡＭ付ＤＡＣ１ｌのデータという
）はＣＰＵ１５が制御しており、ＣＰＵ１５はＲＡＭ付
ＤＡＣＩＩ内の輝度情報をデイスプレィのブランキング
期間に書き替えるとともに、ブランキング期間は表示を
行わないようにセレクタ１４を制御してＲＡＭ付ＤＡＣ
ＩＩの出力が黒表示となるようにする。 第２図は第１図の構成図に基づく要部の回路図であり、
図形データとテキストデータを共にカラーで表示しつつ
重畳するものである。 同図において、ＲＡＭ付ＤＡＣ１１はメモリ（記ｊｉｂ
手段）２１、セレクタ１４およびＤＡＣ（変換手段）２
２からなり、メモリ２１は読み出し用のリードボート（
Ｒポート）と読み出し書き込み用のリードライトポート
（Ｒ／Ｗボート）を備えたマルチボー）　ＲＡ　Ｍ２３
を有する。メモリ２１はＲ／ＷポートとＣＰＵ１５との
インタフェースを行うインタフェース回路２４を有し、
インタフェース回路２４は制御回路２５、バッファ２６
．２７、フリップフロップ（ＦＦ）２Ｂおよびセレクタ
２９ａ、２９ｂからなる。 インタフェース回路２４にはリードアドレスＲＡＤとリ
ードおよびライトの各データクロックＸＲＤおよびＸＷ
Ｄが入力されており、各信号に基づいてデータＤｏ〜Ｄ
、をＣＰＵ１５との間で入出力する。マルチポートＲＡ
Ｍ２３のＲポートのデータバスにはバッファ３０を介し
て前述のＶＲＡＭ１２からの図形データが入力されてお
り、アドレスはＡＯ〜Ａ７の８ビツトで指定される。一
方、マルチポートＲＡＭ２３のＲボートのデータバスは
１２ビツトであり、マルチポートＲＡＭ２３は２５６ワ
ード×１２ビツトの構成である。１２ビツトのデータの
内訳はＲ，Ｇ、Ｂに対し各４ビツトが割り当てられてお
り、前述のように図形データに対する輝度情報がＣＦ’
Ｕ１５により書き込まれる。 マルチポートＲＡＭ２３のデータバスはセレクタ１４に
接続されており、セレクタ１４はマスクセレクタ３１お
よびテキストセレクタ３２からなる。マスクセレクタ３
１は１２ビツトのデータバスを同時に切り替えるもので
あり、予め表示画面の黒レベルに応じたマスク基準信号
ＭＳＫＡとＲＡＭのリードデータをマスク信号ＬＭＳＫ
に基づき選択する。マスク基準信号ＭＳＫＡは請求の範
囲に記載の第３のディジタル値に該当する。マスク基準
信号ＭＳＫＡを選択すると図形データの表示は行われず
、前述のようにＣＰＵ１５が書き込み動作を行うことが
可能となる。一方、テキストセレクタ３２はＲｌＧ、Ｂ
に対応するテキストセレクタ３２Ｒ１３２Ｇ、３２Ｂお
よびモノクロ表示のデイスプレィに対応するテキストセ
レクタ３２Ｙからなり、各テキストセレクタ３２Ｒ１３
２Ｇ、３２Ｂおよび３２Ｙはそれぞれ４ビツトのデータ
を選択する。テキストセレクタ３２Ｙに入力される信号
ＹはＲＳＧ、Ｂの情報に基づいており、具体的にはＢの
上位２ビツト、ＲのＭＳＢおよびＧのＭＳＢの合計４ビ
ツトからなる。 この場合、モノクロ表示用のデイスプレィとカラー表示
用のデイスプレィとでは階調として認識できるレベルの
範囲が異なっており、モノクロ専用のテキストセレクタ
３２Ｙを設けてこれに対応している。 テキストセレクタ３２には前述のＶＲＡＭ１３からのテ
キストデータＤＴＸに基づく信号が入力されており、テ
キストオーバレイ信号ＴＸＯＬに応じてテキストデータ
あるいはＲＡＭ２３からの図形データを選択してＤＡＣ
２２に出力する。ＤＡＣ２２は各データＢ、Ｒ，Ｇ、Ｙ
に対応するＤＡＣ２２Ｂ。 ２２Ｒ，２２Ｇおよび２２Ｙからなり、それぞれ４ビツ
トのディジタル信号をアナログ値に変換して出力する。 これにより、１６階調で４０９６色の表示を行う。 ＤＡＣ２２には各種の基準信号が入力されており、ＤＡ
Ｃ２２の基準電圧を与える基準電圧ＶＲＥＦ、ＤＡＣ２
２の入力データが全て

〔０〕のときのアナログ出力をペ
デスタルレベルと一致させるペデスタル基準信号ＰＥＤ
Ａ、ＤＡＣ２２の入力データが全て〔１〕のときにアナ
ログ出力を基準ピークレベル、例えば１■に一致させる
フル基準信号ＦＵＬＡ等によりＤＡＣ２２のＤ／Ａ変換
出力を所定のものとしている。 セレクタ１４に入力されるテキストデータはＶＲＡＭ１
３からのデータに輝度情報ＴＸｉを加えてあり、図形デ
ータにテキストデータを重畳したとき、両者の輝度レベ
ルと色相が同一となって１１読が困難となるような場合
に図形データに応じてテキストデータの輝度を制御して
判読を容易にするものである。４１はこのような輝度の
調整を行う輝度調整回路（テキストデータ出力手段）で
あり、輝度調整回路４１はテキストデータＴＸＢ、ＴＸ
ＲおよびＴＸＧに対応する輝度調整回路４１Ｂ、４１Ｒ
および４１Ｇとモノクロ表示用のテキストデータに対応
する輝度調整回路４１Ｙからなる。モノクロ用のテキス
トデータは図形データと同様にテキストデータＴＸＢＳ
ＴＸＲ，，ＴＸＧに基づいて上位側のビットから４ビツ
トが選択されて与えられる。 上記構成において、図形データとテキストデータの重畳
はＤＡＣ２２の直前に設けられたセレクタ１４により行
われる。すなわち、ディジタル値の段階で重畳が行われ
るので、従来のように高速なりＡＣ２２を図形とテキス
トの各データに対して別々に設ける必要がなく、構成を
簡単にすることができ、コストの低減を図ることができ
る。 また、マルチポートＲＡＭ２３内には図形データに関す
る情報のみが設定されるので、図形データが格納される
ＶＲＡＭ１２のバックアップ機能を維持することができ
、従来のように新たなバックアップメモリを設ける必要
がない。 さらに、図形データとテキストデータに対応する各ＶＲ
ＡＭ１２．１３が独立して設けられており、図形データ
あるいはテキストデータを単独に書き替えることができ
る。したがって、処理速度を必要最小限のものとするこ
とができ、処理速度の高速化を図ることができる。 〔効　果〕 本発明によれば、Ｄ／Ａ変換器の直前に記憶手段の出力
と他のディジタル値を切り替えて選択する選択手段を設
け、ディジタル信号の段階で信号の選択を人間の視覚残
像と関連する所定のタイミングで行って、人間の視覚に
映る残像に対応するように映像情報を合成して出力して
いるので、回路規模の増大を避けることができるととも
に、処理速度の低下を防止して、最小の構成かつ低コス
トで複数の信号から一つを選択し、アナログ化する半導
体集積回路を得ることができる。

【図面の簡単な説明】

第１．２図は本発明に係る半導体集積回路の一実施例を
示す図であり、 第１図はその概念を示す構成図、 第２図はその要部を示す回路構成図、 第３図は従来の半導体集積回路の適用例を示す構成図、 である。 １１・・・・・・ＲＡＭ付ＤＡＣ。 １４・・・・・・セレクタ（選択手段）、２１・・・・
・・メモリ　（記憶手段）、２２・・・・・・Ｄ／Ａ変
換器（切換手段）、４１・・・・・・輝度調整回路（テ
キストデータ出力手段）。 ゼψ ・　二３．ニ アドレス 一実施例のブロック構成図 第１図 一実施例の要部を示す回路構成図、 第２図 従来のＲＡＭ付ＤＡＣの適用例を示すブーローツク図第
３図

Claims (1)

1. 【特許請求の範囲】 図形データ等画像データの階調に相当するデータをディ
   ジタル値として記憶する記憶手段と、文字データ等テキ
   ストデータをディジタル値として出力するテキストデー
   タ出力手段と、 記憶手段およびテキストデータ出力手段からの出力ある
   いは他の第３のディジタル値のうち一つを、人間の視覚
   残像と関連する所定のタイミングで選択する選択手段と
   、 選択されたディジタル値をアナログ値に変換し、人間の
   視覚に映る残像に対応するように複数のディジタル値に
   基づく映像情報を合成して出力する変換手段と、 を備えたことを特徴とする半導体集積回路。