JPH01200627A - ドライエッチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、シリコン基板や各種薄膜をエツチングするド
ライエツチング技術に係わり、特に単結晶シリコン基板
の溝の角部や多結晶シリコン膜を加工して形成された配
線表面の段差部等に丸みを持たせる処理、又は酸化シリ
コン薄膜上の多結晶シリコン膜或いは窒化シリコン膜を
、酸化シリコン薄膜に対して選択的に除去する処理等を
行うドライエツチング装置及びドライエツチング方法に
関する。

（従来の技術） 近年、ダイナミックラム（ＤＲＡＭ）のキャパシタ容量
を増大する方法として、半導体基板の表面に溝を掘りキ
ャパシタ面積の増大をはがる、所謂トレンチキャパシタ
が検討されている。トレンチキャパシタ用の溝は、一般
に反応性イオンエツチング（ＲＩ　Ｅ）等の異方性エツ
チングにより形成されるが、このような溝をＲＩＥで垂
直の側壁をもって形成すると、溝の上部或いは底部の角
部は曲率半径が極めて小さくなる。このため、基板表面
を熱酸化してゲート酸化膜を形成すると、角部の膜厚は
平坦部より薄くなる。これは、シリコンの酸化は体積が
増加する反応であり、酸化が進行すると酸化シリコン−
シリコン界面の酸化シリコン側には圧縮応力が働くが、
この応力が角部では集中するため酸化が抑制されると説
明されている。そして、このように溝の上部或いは底部
の角部で酸化膜が薄いと、その部分で絶縁破壊が起き易
くなり、またリーク電流が増大する。

キャパシタの容量を増大するもう１つの方法として、多
結晶シリコン等の電極を他の素子や素子分離領域の上に
積み蚤ねてその表面を酸化した後、さらにもう一方の電
極を形成しキャパシタとする、所謂スタックドキャパシ
タも検討されている。しかし、多結晶シリコンの電極に
もＲＩＥ等の加工により上部に鋭い角部が生じ、これを
そのまま酸化すると前記トレンチキャパシタと同様に角
部の酸化膜が薄くなり、絶縁破壊耐圧が低下しリーク電
流が増大する。

従って、トレンチキャパシタやスタックドキャパシタ等
の半導体素子を形成する際、溝や段差部の角部に丸みを
もたせることが必要である。このような丸め処理を行う
方法の１つに、少なくとも弗素と酸素を含みかつ酸素原
子の弗素原子に対する存在比が１以上であるようなガス
を用いたダウンフロータイブのプラズマエツチングがあ
る。これは、シリコン表面にシリコン酸弗化膜を形成し
ながら同時にこの膜を通してエツチングを行うもので、
溝の上の角部では形成される膜が平坦部より薄（エツチ
ングが速く進行するのに対し、底の角部では膜が厚くエ
ツチングが遅くなることを用いている。従って、エツチ
ング量が多ければ多い程、角部の曲率半径は大きくなる
。しかし、素子の寸法や特性上、許容されるエツチング
量には限界があり、あまりエツチングできないために角
部を十分丸めることができない。

また、半導体の素子を分離する方法としてＬ　ＯＧ　Ｏ
Ｓ　（Ｌｏｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｒＳｌｌｌ
ｅｏｎ）法がある。これは、素子間に厚い熱酸化膜を形
成して素子を分離するものである。熱酸化の際、素子領
域には予めマスクを形成しておくが、そのマスクとして
酸化シリコン膜−多結晶シリコン膜−シリコン窒化膜の
３層マスクが多く用いられている。

ここで、最上層のシリコン窒化膜は熱酸化の直接のマス
ク、最下層の酸化シリコン膜は熱膨張率が大きく異なる
シリコン基板とシリコン窒化膜の間に入りストレスの発
生を抑える緩衝層、中間の多結晶シリコン膜は酸化の際
、酸化シリコン膜がマスクの下に入込む、所謂バーズビ
ークの発生を抑える層である。熱酸化後これらのマスク
は除去するが、このとき多結晶シリコン膜の除去が問題
となる。即ち、下地の酸化シリコン膜はバーズビークの
発生を抑えるため益々薄くなる傾向にあり、酸化シリコ
ン膜に対し多結晶シリコン膜を非常に大きな選択比でエ
ツチングしなければ、シリコン基板まで削られてしまう
。特に、バーズビークの発生するマスク端ではシリコン
基板のストレスが高く、この問題が顕著に現われる。

最近、弗素と塩素を含むガスを用いたダウンフロータイ
ブのプラズマエツチングで、塩素を過剰にすると酸化シ
リコンは全くエツチングされず、酸化シリコンに対する
シリコンの選択比が無限大になることが見出だされた。

しかし、基板温度が高くなると酸化シリコンもエツチン
グされるようになり選択比は低下する。実際、この方法
を上記酸化シリコン膜上の多結晶シリコン膜の除去に用
いると、かなり選択的に除去されるもののエツチングに
より熱が発生し次第に基板温度が上がるため選択比は無
限大にはならず、酸化シリコン膜が非常に薄い場合はシ
リコン基板までけずれてしまう問題が生じていた。

（発明が解決しようとする課題） このように従来、半導体素子形成の際生じるｌ＋’６や
段差部等の鋭い角部を、酸素と弗素を含むガスを用いた
ダウンフロータイブのプラズマエツチングにより丸める
ことができるが、許容されるエツチング量に限界がある
ため十分に丸めることができない問題が生じていた。ま
た、素子分離を行うため素子間に厚い熱酸化膜を形成し
た後、素子領域上のマスクを除去する際、弗素と塩素を
含むガスを用いたダウンフロータイブのプラズマエツチ
ングにより、マスクの一部である多結晶シリコン膜を下
地の酸化シリコン膜に対して選択的に除去することがで
きるが、エツチングにより基板温度が上がると選択比が
低下しシリコン基板まで削られる問題が生じていた。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、少ないエツチング量で溝や段差の角部
を十分に丸めることができ、また酸化シリコン膜に対す
る多結晶シリコン膜や窒化シリコン膜等の選択比の高い
ドライエツチング処理を行い得るドライエツチング装置
及びドライエツチング方法を提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明の骨子は、冷却により基板温度を２５℃以下に保
ったまま、ダウンフロータイブのプラズマエツチング処
理を行うことにある。

即ち本発明は、被処理基体の表面をエツチング処理する
ドライエツチング装置において、真空容器内に収容され
表面に被処理基体が載置される試料台と、この試料台を
冷却する手段と、被処理基体を試料台上に密若固定する
手段と、少なくとも弗素と酸素又は塩素とを含むガスを
容器内に導入する手段と、容器内に導入されるガスを該
容器とは別の領域で励起して活性種を生成する手段と、
容器内のガスを排気する手段とを設けるようにしたもの
である（請求項１）。

また本発明は、上記装置を用い、基板温度を２５℃以下
に保ったまま、少なくとも弗素と酸素を含むガスを容器
とは別の領域で励起して該容器内に導入し、基板表面を
エツチングすることにより、単結晶シリコン基板に設け
た素子分離用又はトレンチキャパシタ形成用の溝の角部
に丸みを特徴する請求項２）、多結晶シリコン膜を加工
して形成された配線の段差部に丸みを特徴する請求項３
）、酸化シリコン膜上の窒化シリコン膜を酸化シリコン
膜に対して選択的にエツチングする（請求項４）ように
した方法である。

さらに本発明は、上記ガスとして酸素の代わりに塩素を
用い、酸化シリコン膜上の多結晶シリコン膜を酸化シリ
コン膜に対して選択的にエツチングするようにした方法
である（請求項５）。

（作用） 本発明によれば、シリコン基板上の溝や段差部に生じた
鋭い角部を、酸素と弗素を含むガスを用いたダウンフロ
ータイブのプラズマエツチングにより丸めることができ
るが、その際、基板を冷却し２５℃以下に保つことで丸
めの効率を上げることができる。

即ち、上記ドライエツチングは、表面にシリコン酸弗化
膜を形成しながら同時に艙を通してエツチングを行うも
ので、形成するシリコン酸弗化膜厚が平坦部と角部で異
なり、そのためエツチング速度に差が生じて角部が丸め
られる。その際、基板を冷却し基板温度を下げると、シ
リコン酸弗化膜の形成が容易となり、平坦部と角部の膜
厚の差が大きくなって丸めの効率が向上する。また、弗
素のシリコンエツチングは発熱反応であり、エツチング
を続けていくと基板温度が上昇しシリコン酸弗化膜が形
成されなくなって丸めの効率が減少する。基板を冷却し
基板温度の上昇を抑えることにより、膜の減少を防ぎ長
時間のエツチングでも効率を落とさずに丸め処理を行う
ことができる。

このように、基板を冷却し丸めの効率を上げると少ない
エツチング量でも十分に角部を丸めることができる。従
って、トレンチキャパシタやスタックドキャパシタ等を
形成する際に生じる鋭い角部を本発明を用いることによ
り十分丸めることができ、均一な厚さのゲート酸化膜が
形成されてリーク電流や絶縁破壊耐圧等が向上する。

また、弗素と塩素（或いは酸素）を含むガスを用いたダ
ウンフロータイブのプラズマエツチングにより多結晶シ
リコン膜（或いは窒化シリコン膜）を酸化シリコン膜に
対して選択的にエツチング。

除去することができるが、冷却により基板温度を２５℃
以下に保つことでその選択比を上げることができる。

即ち、上記ドライエツチングは、弗素ラジカルを用いた
ダウンフロータイブのプラズマエツチングにおいて、塩
素（或いは酸素）を過剰に加えると酸化シリコンが全く
エツチングされなくなるこ・とを用いて多結晶シリコン
（或いは窒化シリコン）を選択的にエツチングするもの
である。しかし、エツチングにより生じた熱で基板温度
が上がると酸化シリコンもエツチングされるようになる
。そこで、冷却により基板温度の上昇を抑えることによ
り、酸化シリコンに対して高い選択比を保って多結晶シ
リコン（或いは窒化シリコン）をエツチングすることが
できる。

このように、基板を冷却し酸化シリコンに対する多結晶
シリコンのエツチングの選択比を上げると、ＬＯＣＯ３
法で用いられる酸化シリコン膜−多結晶シリコン膜−窒
化シリコン膜の３層マスクの剥離工程において、多結晶
シリコン膜を下地の酸化シリコン膜に対し高選択にエツ
チングでき、従って非常に薄い酸化シリコン膜を用いる
ことができるようになる。薄い酸化シリコン膜はバーズ
ビークを抑えるため、素子の信頼性が向上する。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

まず、実施例に用いたダウンフロータイブのプラズマエ
ツチング装置（以下、ケミカルドライエツチング装置ｉ
：ｃＤＥ装置と称する。）について説明する。第１図は
、そのＣＤＥ装置の概略構成図である。この装置は主に
、真空容器１１、予備室１２、放電管１３、ガス導入口
１４，１５、ガス排気口１６．１７及び冷却可能な試料
台１８等から構成されている。

この装置では、被処理基体２０が予備室１２内の試料台
１９上に載置された後、予備室１２内はガス排気口１７
により真空排気される。予備室１２内が一定の真空度に
達するとバルブ２１が開き、被処理基体２０はガス排気
口１６により常に真空排気されている真空容器１１内に
搬送ベルト２２．２３によって運ばれ、試料台１８上に
載置される。試料台１８は接地されており、またその表
面は電気的に絶縁されている。このため、−３００Ｖの
電位を有している電極２４が被処理基体２０に接触する
ことにより、被処理基体２０は試料台１８に密着（静電
チャック）される。なお、試料台１８は冷媒管２５を内
部に有しており、冷媒が中を循環することにより被処理
基体２０の温度を一定に保ち、さらに−１００℃まで下
げることができる。また、図には示していないが、試料
台１８にはヒーターが取りつけられ、被処理基体２０の
温度を逆に＋２００℃まで上げることができようになっ
ている。

ガス導入口１４から弗素元素を含むガスとしてＣＦ、ガ
スが、ガス導入口１５から酸素０２ガスが放電管１３内
に導入される。放電管１３には導波管２６を介して周波
数２．５４Ｇｌ［ｚのマイクロ波が印加され、これによ
り放電管１３の内部に無電極放電が発生し、導入された
ＣＦ４．Ｏ□ガスの一部は分解する。ＣＦ４ガスが解離
して生じたＦラジカルや、０２ガスが解離して生じたＯ
ラジカルは真空容器１１内に輸送され、また場合によっ
ては更にガス導入口１５′から導入されたＣ　Ｉ　２ガ
スを導入し、被処理基体２０の所定の材料と化学的な反
応を起こしエツチングを行う。このＣ１０ガ又はマイク
ロ波が印加される放電管１３側に導入してもよい。エツ
チング後、被処理基体２０は再び搬送ベルト２２．２３
により予備室１２内の試料台１９まで運ばれ、バルブ２
１が閉じた後予備室１２内は大気圧となり、その後に被
処理基体２０は外に取出される。

上記の装置を用いてエツチングを行うと試料上のシリコ
ンの鋭い角部が丸められるが、その原理を次に説明する
。放電分解により生じ真空容器内に輸送されたＦラジカ
ルは、被処理基体上のシリコンをエツチングする。この
反応は次の式で表される。

Ｓ　ｉ　十ｘ−Ｆ−＞ｓ　ｉ　Ｆ、↑　（Ｘ−１〜４）
シリコン表面から脱離したエツチング生成物Ｓ　ｉＦ　
ｘは、気相中で酸素と反応し不揮発性のシリコン酸弗化
物となって堆積する。この反応は、次式で表される。

Ｓ　ｉ　Ｆ、　＋０２　　（ｏｒｏ）　−＞Ｓ　ｉ　Ｆ
、　Ｏｙ　↓ここで、シリコン酸弗化膜がシリコン酸弗
化物の堆積により生じることは、酸素の同位体を用いた
次の実験により確かめられた。即ち、まず普通の酸素（
”０２）を用いたＣ　Ｆ　４　／　０２混合ガスにより
シリコンをＣＤＥ処理し、表面にシリコン酸弗化膜を形
成した後、酸素を同位体（１８０□）に変えて更にＣＤ
Ｅ処理し、１８０を含むシリコン酸弗化膜を形成した。

得られたシリコン酸弗化膜中の１８０の分布をＳＩＭＳ
により調べたところ、第２図に示す如＜＋８０は最表面
に多く存在していた。これは、シリコン酸弗化膜が最表
面で形成されていることを意味しており、シリコン酸弗
化物の堆積により生じたと考えられる。

このように表面にシリコン酸弗化膜が形成されると、シ
リコンのエツチングが起こるためにはＦラジカルがこの
膜を拡散してシリコンと反応し、さらにエツチング生成
物が膜を逆拡散して脱離する必要がある。従ってエツチ
ングはこの膜により大きく左右され、膜が厚い部分では
エツチングは遅く、薄い部分では速くなる。一方、この
シリコン酸弗化膜は、平坦部では第３図（ａ）に示す如
くせいぜい　１００人程度の一様の膜となるのに対し、
溝の底の角部では同図（ｂ）に示す如く角で最も厚＜　
１０００人程度にまで達し、角から離れるにしたがって
次第に薄くなるよう形成される。これは、シリコン酸弗
化物の平衡蒸気圧が平坦部より底の角部では低く堆積し
やすいためである。厚いシリコン酸弗化膜はエツチング
を抑制するため、底の角部は平坦部よりエツチング速度
が遅くなり丸まる。

逆に、溝の上の角部では、平衡蒸気圧が低く第３図（Ｃ
）に示す如く膜はあまり形成されず、エツチングが速く
進行して丸まると考えられる。なお、第３図中３１はＳ
ｉ基板、３２は堆積膜を示している。

以上述べたように、角部の丸めはシリコン酸弗化膜の形
成に左右される。そしてこの膜は、エツチング生成物が
酸化、堆積して生じるものであるから、その形成は被処
理基体の温度に依存する。

即ち、被処理基体の温度が低い程シリコン酸弗化膜は形
成され易く、温度が高くなると形成されなくなる。これ
を確かめるため第１図に示した装置を用い、ＣＦ４を流
ｆｆｉ５０ａｔｌＩ１ｃｍ３／分、０２を流量１５（ｌ
ａｔｉ　ａｍ３／分導入し、基板温度を変えてシリコン
基板上のトレンチを約４００人エツチングした。基板温
度と、表面に形成されたシリコン酸弗化膜膜厚及び角部
の曲率半径を第４図に示す。図から、基板温度が低い程
膜は厚く形成され角部は丸まり易いことが判る。また、
弗素ラジカルがシリコンをエツチングする際、熱が発生
しエツチングを続けると基板温度が上がって次第に丸め
が起きなくなる。これらのことから、第１図に示した様
な装置を用い、冷却によって基板温度を下げると共にエ
ツチング中の温度の上昇を抑えることで効率の良い丸め
を行うことができる。

なお、本発明者等の実験によれば、シリコン酸弗化膜が
あまり形成されない条件、つまり平坦部に形成されるシ
リコン酸弗化膜がの膜厚が４０Å以下では溝の角或いは
段差の丸め効果は殆どないことか確認されている。従っ
て、丸め効果を持たせるには、平坦部でシリコン酸弗化
膜が４０Å以上形成されるようにすればよい。この条件
としては、弗素原子に対する酸素原子の存在比を所定の
値よりも大きくすればよい。

次に、本発明の第１の実施例として、トレンチキャパシ
タの製造方法について述べる。第５図はその工程の断面
図である。まずシリコンウェハ５０上に、厚さ１０００
人の酸化膜５１．１０００人のシリコン窒化膜５２．５
０００人の酸化膜５３を形成しＲＩＥにより加工した後
、さらにこれをマスクとしてＲＩＥを行い第５図（ａ）
のように深さ約３μｍの溝５４を形成した。その後、弗
酸弗化アンモニウム緩衝液によりウェハを処理し、第５
図（ｂ）のように溝５４の内壁の自然酸化膜及び最上層
の酸化膜５３を除去すると共に、酸化膜５１を約１００
０人後退させた。

次いで、前記第１図に示した装置を用いて、ＣＦ４を５
０ａｔｆｆ１ｃｍ３／分、０２を１５０ａｔｍ　ｃｍ３
／分導入し、またシリコン基板を冷却して基板温度を１
０℃に保ったまま、４００Ｗのマイクロ波を放電管に印
加し約２００人エツチングした。その結果、第５図（Ｃ
）のようにＲＩＥによって生じた溝５４の鋭い角部が丸
められた。曲率半径は、上部の角部で約５００人、底部
の角部で約７００人であった。

この曲率半径はトレンチキャパシタを作製する上では十
分大きな値である。また、エツチング量を２００人より
も増やすと、それに伴い曲率半径は益々大きくなる。

さらに、第５図（ｄ）のように溝５４の内壁にＡｓを拡
散し、濃度５　ｘ　１０２０ａｍ−３，深さ約２０００
人のｎ型拡散層５５を形成した。次いで、ｍ５図（ｅ）
に示すように、マスクのシリコン窒化膜５２及び酸化膜
５１を除去した後、溝の内壁のｎ型層５５上を酸化し厚
さ　１５０人の酸化膜５６を形成した。その後、第５図
（ｆ’）に示すようにリン添加多結晶シリコン５７をｎ
型拡散層５５の形成された溝に埋込み、電極を形成した
。

以上の工程で形成されたトレンチキャパシタを用い、ゲ
ート酸化膜５６の両端に５ｖの電圧を印加したところ、
リーク電流は１Ｏ−９Ａ以下であった。

他方、同様の条件で、基板の冷却のみ行なわずＣＤＥ処
理したトレンチでは、第６図に示す如く２００人のエツ
チングで上部角部の曲率半径は約２００人、底部角部の
曲率半径は約５００人であり、これを用いて形成したキ
ャパシタでは１Ｏ−８Ａのリーク電流が流れていた。即
ち、２００人程度のエツチングでも基板を１０℃程度に
冷却してＣＤＥ処理することで角部を十分丸めることが
でき、リーク電流を大幅に減少させることができた。

次に、本発明の第２の実施例として、スタックドキャパ
シタの製造方法について述べる。第７図はその工程の断
面図である。まず、第７図（ａ）に示すように、ｐ型の
（１００）シリコン基板７１上に素子分離用の酸化膜７
２を形成した後、シリコン基板７１上にゲート酸化膜７
３を形成し、さらにその上にゲートシリコン電極７４を
設け、この電極７４の両側へ基板表面に２つのｎ−層７
５が形成されたＭＯＳ−ＦＥＴ等の素子を予め形成して
おく。さらに、絶縁膜７６を全面に堆積した後、ｎ−層
７５と接続するコンタクトホールを形成し厚さ４０００
人のリン添加多結晶シリコン膜７７をｎ−層上及び絶縁
膜７６上に堆積する。

次いで、第７図（ｂ）に示すように、このリン添加多結
晶シリコン膜７７をＲＩＥによりエツチング加工した。

さらに、１００分の１の弗酸希釈液で１００秒間前記基
板を処理し、多結晶シリコン膜７７の表面の自然酸化膜
を除去したあと、前記第１図に示した装置を用いてＣＦ
、を５０ａｔｍ　ａｍ３／分、０□を１５０ａｔｍ　ｃ
＋ｎ’　／分導入し、４００Ｗのマイクロ波を放電管に
印加し、約２５０人エツチングしてＲＩＥによって生じ
た鋭い角部７７ａ。

７７ｂを第７図（ｃ）のように丸めた。この時、基板を
冷却してエツチング中の基板温度を２０上５℃に保った
。角部の曲率半径は約５００人であった。

その後、第７図（ｄ）のように、リン酸添加多結晶シリ
コン膜７７の表面を酸化して膜厚１００人の酸化膜７８
を形成した後、さらにその上にリン添加多結晶シリコン
の電極７９を形成してキャパシタを実現した。

以上の工程で形成されたスタックドキャパシタのゲート
酸化膜の絶縁破壊耐圧を測定した。その結果、９０％が
真性破壊耐圧である８ＭＶ／ａｍ以上の絶縁耐圧を示し
た。ところが、基板を冷却せずに丸めを行いキャパシタ
を形成したものは、５０％しか真性破壊耐圧を示さなか
った。即ち、丸め処理を行う際、基板を冷却しエツチン
グ中の温度上昇を抑えることで丸めの効率を上げ、ゲー
ト酸化膜の絶縁破壊耐圧が向上した。

前記第１図に示した装置を用いてエツチングを行・うと
、多結晶シリコンを酸化シリコンに対して選択的にエツ
チングすることができるが、次にそれについて述べる。

ガス導入口１４からＣＦ４を３０ａｌｎ＋　ｃｒｎ’　
／分、ガス導入口１５′からＣ１２を０〜３００　ａｔ
ＩＩＩＣｍ　３／分導入し、試料台１８に載置されたシ
リコン基板上の多結晶シリコン及び酸化シリコンを１分
間エツチングした。その結果、各々のエツチングレート
は第８図の実線のようになった。即ち、Ｃ１２を２００
ａｔｍ　ａｍ３／分以上導入すると、酸化シリコンは全
くエツチングされなくなり、多結晶シリコンの酸化シリ
コンに対する選択比は無限大になる。この時、試料台の
温度は制御しなかったが同様に温度を制御せずに５分間
エツチングを行いエツチングレートを求めた。これは波
線で示すが、Ｃ１２を３００ａｔｍ　ｃｍ３／分加えて
も酸化シリコンはエツチングされている。エツチング後
の基板温度は約５０℃であり基板温度か上昇したためエ
ツチングされたと考えられる。実際、試料台を冷却し基
板温度を２０上５℃に保つと、５分間エツチングしても
エツチングレートは１分間エツチングしたもの（実線）
と殆ど同じであった。

従って、冷却により基板温度の上昇を抑えることで、酸
化シリコンに対し高い選択比を保ったまま多結晶シリコ
ンを長時間エツチングすることができる。

本発明の第３の実施例として、上記方法を用いて、ＬＯ
ＣＯＳ法により素子間の分離領域を形成する例について
次に述べる。第９図は、その工程の断面図である。まず
、第９図（ａ）に示すようにシリコン基板９１上に酸化
シリコン膜９２を４００人、多結晶シリコン膜９３を２
０００人、シリコン窒化膜９４を３０００人形成する。

次いで、第９図（ｂ）に示すように素子領域間にある３
層薄膜をＲＩＥにより除去した後、同図（ｅ）に示すよ
うにこの３層薄′膜をマスクとして熱酸化を行い、厚い
酸化膜９５を生じさせて素子間に分離領域を形成した。

次いで、最上層のシリコン窒化膜９４を除去した後、前
記第１図に示した装置を用い、ＣＦ４を３０ａｔｍ　ｃ
ｍ３／分、Ｃ１２を３００ａｔｍ　ａｍ’　／分導入し
、冷却により基板温度を２０上５℃に保ったまま４００
Ｗのマイクロ波を放電管に印加し、１２分エツチングし
て多結晶シリコン膜９３を除去した。その結果、第９図
（ｄ）に示すようにシリコン窒化膜９３は全て除去され
ていたが、下地の酸化シリコン膜９２はまだ残っていた
。さらに、基板を弗化アンモニウム液につけることで、
第９図（Ｃ）に示すように酸化シリコン膜９２を除去し
た。ところが、多結晶シリコン膜９３のエツチングの際
、基板を冷却しなかった場合第９図（ｆ）に示すように
酸化シリコン膜９２は殆ど残っておらず、さらにストレ
スの大きいマスク端ではシリコン基板９１がえぐられて
いた。

このように、基板温度の上昇を抑えてＣＤＥ処理するこ
とにより、薄い酸化シリコン膜上の多結晶シリコン膜を
選択的に除去することができ、バーズビークの小さい素
子分離領域を形成することができた。

なお、本発明は上述した実施例に限定されるものではな
い。第３の実施例では酸化シリコン膜に対して多結晶シ
リコン膜を選択的にエツチングする方法について説明し
たが、本発明は酸化シリコン膜に対して窒化シリコン膜
を選択的にエッチングする方法にも適用することができ
る。即ち、前記第１図に示す装置を用い、ＣＦ４＋Ｏ２
混合ガス（１：　１）によるＣＤＥ処理を行ったところ
、５ｉ０２．Ｓｉ３Ｎ４のエツチング速度は第１０図に
示す如くなった。温度２０℃以上では大きな選択比は得
られないが、基板温度を低くすると選択比が大きくなり
、温度−３０℃以下では略無限大の選択比が得られる。

従って、基板冷却により窒化シリコン膜を酸化シリコン
膜に対して高選択比でエツチングすることが可能となる
。

また、第１及び第２の実施例はシリコン酸弗化膜を生成
しながらエツチングするため、該膜が形成されるように
弗素原子に対する酸素原子の存在比を所定の値よりも大
きくする必要がある。常温では、弗素原子に対する酸素
原子の存在比は１以上としなければならない。ところが
、基板を冷却することにより、上記存在比が１以下とな
っても十分にシリコン酸弗化膜が形成される。従って、
基板冷却により丸めを行えるエツチングガスの範囲が広
がる。なお、本発明者等の実験によれば、基板温度を低
くする程シリコン酸弗化膜が形成される上記存在比が小
さくなることが確認され、第１１図に示す基板温度と存
在比との関係において、存在比を図中実線よりも上の領
域にすればよいことが判明している。

また、被処理基体を試料台に密着する手段としては、静
電気力を用いる他に機械的な力で押さえつけてもよい。

さらに、被処理基体を冷却する方法としては、冷媒を流
して試料台を冷却する他に、試料台に密着した被処理基
体の裏面にガスを導入してもよい。また、弗素と塩素を
含むガスのＣＤＥで、弗素を含むガスのみ放電分解し塩
素を含むガスはそのままで導入しても、両者の混合ガス
を放電分解して導入してもよい。また、弗素を含むガス
としては、ＣＦ４の他にＮＦ、などを用いることができ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。

［発明の効果］ 以上詳述したように本発明によれば、単結晶シリコン基
板の溝や多結晶シリコン膜の段差等の角部を、弗素と酸
素を含むガスを用いたダウンフロータイブのプラズマエ
ツチングにより丸める際、基板を冷却し基板温度を下げ
ると共にエツチング中の温度上昇を抑えるることにより
、少ないエッチング二で十分な丸めを行い、前記工程を
経て形成される半導体素子の電気的特性を向上させるこ
とができる。また、弗素と塩素（或いは酸素）を含むガ
スを用いたＣＤＥで、基板を冷却して処理することによ
り、多結晶シリコン（或いは窒化シリコン）を酸化シリ
コンに対し非常に大きな選択比でエツチングすることが
でき、これを用いることで例えばバーズビークの小さい
素子分離領域をＬＯＣＯＳ法で形成することができる。

【図面の簡単な説明】

第１図は本発明に用いたＣＤＥ装置を示す概略構成図、
第２図乃至第３はそれぞれ本発明の基本原理を説明する
ためのもので第２図はスパッタ深さに対する゛ＩＯ信号
強度を示す特性図、第３図は角部の丸め作用を説明する
ための模式図、第４図は基板温度と形成膜厚及び角部曲
率半径との関係を示す特性図、第５図は本発明の第１の
実施例を説明するための工程断面図、第６図はシリコン
エツチング量と曲率半径との関係を示す特性図、化を示
す特性図、第９図は本発明の第３の実施例を説明するた
めの工程断面図、第１０図は基板温度とエツチング速度
との関係を示す特性図、第１１図は基板温度と必要な存
在比との関係を示す特性図である。 １１・・・真空容器、１２・・・予備室、１３・・・放
電管、１４．１５・・・ガス導入口、１６．１７・・・
ガス排気口、１８．１９・・・試料台、２０・・・被処
理基体、２５・・・冷媒管、２６・・・導波管、５０・
・・Ｓｔ基板、５１．５３・・・マスク酸化膜、５２・
・・マスク窒化膜、５４・・・溝、７７・・・多結晶シ
リコン膜、７７ａ。 ７７ｂ・・・角部、９２・・・酸化シリコン膜、９３・
・・多結晶シリコン膜、９４・・・窒化シリコン膜。 出願人代理人　弁理士　鈴江武彦 スパ／り深さ　（Ａ）− 第２図 （ａ）　　　　　　　　（ｂ）　　　　　　（ｃ）第３
図 基板温度　（’Ｃ）　− 第４図 第６図 エツチングレート 第８図 （ａ） ９乙 （ｃ） （ｅ） 第９１ （ｂ） （ｄ） （ｆ） 図 Ｓ　ｉ　３Ｎ４／　Ｓ　ｉ０２の選択工／チング１度（
’Ｃ）　一 基板温度（’Ｃ）□

Claims (5)

【特許請求の範囲】
1. （１）真空容器内に収容され表面に被処理基体が載置さ
   れる試料台と、この試料台を冷却する手段と、前記被処
   理基体を前記試料台上に密着固定する手段と、少なくと
   も弗素と酸素又は塩素とを含むガスを前記容器内に導入
   する手段と、前記容器内に導入されるガスを該容器とは
   別の領域で励起して活性種を生成する手段と、前記容器
   内のガスを排気する手段とを具備してなり、前記被処理
   基体の表面をエッチングすることを特徴とするドライエ
   ッチング装置。
2. （２）素子分離用又はトレンチキャパシタ形成用の溝を
   設けた単結晶シリコン基板を真空容器内に配置し、この
   基板を冷却して２５℃以下に保ったまま、少なくとも弗
   素と酸素を含むガスを前記容器とは別の領域で励起して
   該容器内に導入し、前記基板の表面をエッチングして該
   基板の溝の角部に丸みを形成することを特徴とするドラ
   イエッチング方法。
3. （３）表面に多結晶シリコン膜を加工して形成された配
   線を有する被処理基体を真空容器内に配置し、この被処
   理基体を冷却して２５℃以下に保ったまま、少なくとも
   弗素と酸素を含むガスを前記容器とは別の領域で励起し
   て該容器内に導入し、前記多結晶シリコン膜の表面をエ
   ッチングして該シリコン膜の配線段差部に丸みを形成す
   ることを特徴とするドライエッチング方法。
4. （４）酸化シリコン膜上に窒化シリコン膜を形成した構
   造を有する被処理基体を真空容器内に配置し、この被処
   理基体を冷却して２５℃以下に保ったまま、少なくとも
   弗素を含むガスを前記容器とは別の領域で励起して該容
   器内に導入し、前記窒化シリコン膜を前記酸化シリコン
   膜に対して選択的にエッチングすることを特徴とするド
   ライエッチング方法。
5. （５）酸化シリコン膜上に多結晶シリコン膜を形成した
   構造を有する被処理基体を真空容器内に配置し、この被
   処理基体を冷却して２５℃以下に保ったまま、少なくと
   も弗素を含むガスを前記容器とは別の領域で励起して該
   容器内に導入し、且つ少なくとも塩素を含むガスを前記
   容器内に直接或いは容器とは別の領域で励起して該容器
   内に導入し、前記多結晶シリコン膜を前記酸化シリコン
   膜に対して選択的にエッチングすることを特徴とするド
   ライエッチング方法。