JPH01199466A - Solid-state image sensing device and manufacture thereof - Google Patents

Solid-state image sensing device and manufacture thereof

Info

Publication number
JPH01199466A
JPH01199466A JP63024262A JP2426288A JPH01199466A JP H01199466 A JPH01199466 A JP H01199466A JP 63024262 A JP63024262 A JP 63024262A JP 2426288 A JP2426288 A JP 2426288A JP H01199466 A JPH01199466 A JP H01199466A
Authority
JP
Japan
Prior art keywords
film
photodiode
charge transfer
type
transfer section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63024262A
Other languages
Japanese (ja)
Inventor
Isao Nakano
中野 勇男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63024262A priority Critical patent/JPH01199466A/en
Publication of JPH01199466A publication Critical patent/JPH01199466A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the blooming or smearing defect and to miniaturize a device by a method wherein a light-screening film is provided on a charge transfer section and, further thereon, a photodiode is provided. CONSTITUTION:A device of this design is constituted of a semiconductor substrate 1, a charge transfer section consisting of an electrode 8 provided on the substrate 1 through the intermediary of an insulating film 7, a light-screening film 10 provided on the charge transfer section, a photodiode 16a provided on the light-screening film 10, and a connecting section 19 connecting the photodiode 16a and the charge transfer section. That is, it is so designed that a charge transfer section is constituted when the electrode 8 is provided on the semiconductor substrate 1 through the intermediary of the insulating film 7, the light- screening film 10 is formed thereon, a part of the substrate 1 is allowed to expose, and the exposure is utilized as a seed crystal for the formation of a singlecrystal semiconductor film on the light-screening film 10, the photodiode 16a is formed in the single-crystal semiconductor film, and the photodiode 16 is connected to the charge transfer section.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電荷結合素子(Charge Coupl!e
dDev i ce、以下、CCDと称す)を用いた固
体撮像装置及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention is applied to charge coupled devices (Charge Coupled Devices).
The present invention relates to a solid-state imaging device using a dDevice (hereinafter referred to as CCD) and a manufacturing method thereof.

←) 従来の技術 CODを用いた固体撮像装置における問題点として、所
定照度以上の強い光照射により発生した最大転送電荷量
以上の過剰電荷が周囲の信号転送部や隣接する光電変換
部に流れ込むととKよ1」生じるブルーミング現象と、
長波長の入射光により入射表面から深い位置で発生した
電荷が横方向に拡散して周囲の転送部や隣接する光電変
換部に入り込むことKよって生じるスミア現象とがある
←) A problem with solid-state imaging devices using conventional technology COD is that when excess charge exceeding the maximum transfer charge amount generated by strong light irradiation exceeding a predetermined illuminance flows into the surrounding signal transfer section or adjacent photoelectric conversion section. and the blooming phenomenon that occurs,
There is a smear phenomenon that occurs when charges generated deep from the incident surface due to long-wavelength incident light diffuse laterally and enter the surrounding transfer section or adjacent photoelectric conversion section.

これら現象は撮像画面を劣化させていた。These phenomena deteriorated the imaging screen.

このうち、プルーミング現象tl−防止するために、オ
ーバー7o−ドレイン構造を設けることが提案されてい
る。
Among these, in order to prevent the pluming phenomenon tl-, it has been proposed to provide an over 7o-drain structure.

第7図り斯るオーバーフロードレイン構造の1りとして
National Technical Report
Vol、31  No、I  Feb、1985の「小
型CCD撮像素子」なる記事に示されている縦型オーバ
ー7μmドレイン構造を有する固体撮像装置の一画素を
示す断面図である。
Figure 7 National Technical Report as one of such overflow drain structures
1 is a cross-sectional view showing one pixel of a solid-state imaging device having a vertical over-7 μm drain structure, which is shown in an article entitled “Small CCD imaging device” published in Vol. 31 No. I Feb. 1985.

fυはn型シリコン基板、ヴυはn型シリコン基板ヴα
上に積層形成されたp型シリコン層、σ2はシリコン酸
化膜、ヴ騰はシリコン酸化膜り2上に設けられた転送電
極、ヴぐは絶縁膜りυを介して転送電極ff3)の上方
に設けられた光遮蔽膜、σeはp型シリコン層ガ)の表
面に転送電極(73と対向して設けられたn−型チャネ
ル領域、V″I)#ipミル型シリコりυの表面領域に
転送電極間と対向しないように設けられたn+型拡敞領
域で、このn+型拡散領域σηはp型シリコン層りυと
フォトダイオードσ9を形成する。ff9)Hn−型チ
ャネル領域−と計型拡散領域−との間に設けられたp 
型転送ゲーム領域、−はn−型チャネル領域ff1le
に隣接して設けられたp+型チャネルストップ領域であ
る。これらにより、一画素が溝数される。そして、斯る
構成の画素は紙面と垂直方向に並設されているものであ
る。また51)はシリコン基板Qαとシリコン層ff1
)との間を逆バイアスする電源である。
fυ is an n-type silicon substrate, Vυ is an n-type silicon substrate Vα
The p-type silicon layer laminated on top, σ2 is a silicon oxide film, V is a transfer electrode provided on the silicon oxide film 2, and V is an insulating film above the transfer electrode ff3) via an insulating film υ. A transfer electrode (an n-type channel region provided opposite to 73, V″I) is formed on the surface of a light shielding film provided, σe is a p-type silicon layer (G), and a transfer electrode is formed on the surface area of the mill-type silicon layer υ. This n+ type diffusion region ση is provided so as not to face between the transfer electrodes, and this n+ type diffusion region ση forms a p-type silicon layer υ and a photodiode σ9. p provided between the diffusion region and
Type transfer game area, - is n-type channel area ff1le
A p+ type channel stop region provided adjacent to the p+ type channel stop region. With these, one pixel is divided into grooves. The pixels having such a configuration are arranged in parallel in the direction perpendicular to the paper surface. 51) is a silicon substrate Qα and a silicon layer ff1
) is a power supply that reverse biases between

斯る構造において、フォトダイオード囮の部分のp型シ
リコン層(71)は電源(8υにより空乏化している。
In such a structure, the p-type silicon layer (71) in the photodiode decoy portion is depleted by the power supply (8υ).

そして、フォトダイオード7樽に入射する光によって電
荷が蓄積された状態で、転送電極ヴ噂が正の最大電圧に
バイアスされると、フォトダイオード四に蓄積されてい
た電荷がn−型チャネル領域−の部分に読み出される。
Then, when the transfer electrode V is biased to the maximum positive voltage while charges are accumulated due to light incident on the photodiode 7 barrel, the charges accumulated in the photodiode 4 are transferred to the n-type channel region. This part is read out.

こうして読み出された電荷は紙面と垂直方向に並設され
た各画素の転送電極間が交互に中間電圧及び低電圧にバ
イアスされることにより、紙面と垂直方向に並設された
画素に沿って転送される。
The charges read out in this way are transferred along the pixels arranged perpendicularly to the paper by alternately biasing the transfer electrodes of each pixel arranged perpendicularly to the paper with an intermediate voltage and a low voltage. be transferred.

ところで、フォトダイオード71)Gの部分のp型シリ
コン層σl)の電位は常にp 型転送ゲート領域、79
)の部分の電位より深くなるように電源βυの電圧が調
整されている。従って、フォトダイオードμsに電荷が
蓄積される時に過剰と々った電荷はn−型チャネル領域
1フQの方へ流れ込まず、n型シリコン基板りυに吸収
される。
By the way, the potential of the p-type silicon layer σl) in the portion of the photodiode 71)G is always the p-type transfer gate region, 79
) The voltage of the power supply βυ is adjusted so that it is deeper than the potential of the part. Therefore, when charges are accumulated in the photodiode μs, excessive charges do not flow toward the n-type channel region 1FQ, but are absorbed by the n-type silicon substrate υ.

斯る構造により、所定照度の200倍の照度の光を照射
してもプルーミング現象は発生しない。
With such a structure, the pluming phenomenon does not occur even if light with an illuminance 200 times higher than the predetermined illuminance is irradiated.

f→ 発明が解決しようとする課題 しかし乍ら、斯る構造にあっても、ブルーミング現象を
充分に抑制するに至らず、更にスミア現象についても同
様である。
f→ Problems to be Solved by the Invention However, even with such a structure, the blooming phenomenon cannot be sufficiently suppressed, and the same is true for the smear phenomenon.

一方、上述の構造では、入射光を受光するフォトダイオ
ード囮及び転送電極間が並設されているため、入射光の
利用効率を上げるべくフォトダイオード囮の面積を充分
大きなものとした状態で装置全体の小型化を図ることは
不可能である。
On the other hand, in the above structure, since the photodiode decoy that receives incident light and the transfer electrode are arranged in parallel, the entire device is It is impossible to reduce the size of the device.

に)課題を解決するための手段 本発明の固体撮像装置は、半導体基板及びこの基板上に
絶縁膜を介して設けられた電極からなる電荷転送部と、
この電荷転送部の上方に設けられた光遮蔽膜と、この光
遮蔽膜の上方に設けられたフォトダイオードと、このフ
ォトダイオードと上記電荷転送部とを接続する接続部と
を備え之ことを特徴とする。
(b) Means for Solving the Problems The solid-state imaging device of the present invention includes a charge transfer section consisting of a semiconductor substrate and an electrode provided on the substrate with an insulating film interposed therebetween;
A light shielding film provided above the charge transfer section, a photodiode provided above the light shielding film, and a connection section connecting the photodiode and the charge transfer section. shall be.

更に、本発明の固体撮像装置の製造方法は、半導体基板
上に絶縁膜を介して電極を設けることによって電荷転送
部を形成する工程と、上記電荷転送部の上方に光遮蔽膜
を形成する工程と、上記半導体基板の一部f!:露出せ
しめ、この露出部をfJ@品として用いることにより上
記光遮蔽膜の上方に単結晶半導体膜を形成する工程と、
上記単結晶半導体膜中にフォトダイオードを形成する工
程と、上記フォトダイオードと上記電荷転送部とを接続
する工程と、を含むことを特徴とする。
Furthermore, the method for manufacturing a solid-state imaging device of the present invention includes a step of forming a charge transfer section by providing an electrode on a semiconductor substrate via an insulating film, and a step of forming a light shielding film above the charge transfer section. And a part of the semiconductor substrate f! : forming a single crystal semiconductor film above the light shielding film by exposing and using this exposed part as an fJ@ product;
The method is characterized in that it includes a step of forming a photodiode in the single crystal semiconductor film, and a step of connecting the photodiode and the charge transfer section.

(ホ)作 用 本発明による固体撮像装置によれば、フォトダイオード
にて発生した電荷は、その直下に位置する電荷転送部に
のみ運ばれ、転送される。
(E) Function According to the solid-state imaging device according to the present invention, the charge generated in the photodiode is carried and transferred only to the charge transfer section located directly below the photodiode.

(へ)実施例 第1図乃至第6図は本発明の一実施例の一画素を製造工
程別に示す断面図である。
(F) Embodiment FIGS. 1 to 6 are cross-sectional views showing one pixel according to the manufacturing process according to an embodiment of the present invention.

第1図に示す工程おいて、n型シリコン基板(1)を選
択酸化して二酸化シリコンからなる絶縁分離領域(2)
を形成する。その後、通常のLSIプロセスによって、
p型シリコン基板1))の表面において、一方の絶縁分
離領域(2)側から順に並置してp 型チャネルストッ
プ領域(31,n十型信号入力領域(4)、p中型転送
ゲート領域(51、n−型埋込みチャネル領域(6)及
びp十型チャネルストップ領域(3)を形成すると共に
5i02膜(7)を介してp中型転送ゲート領域(5)
及びn−9埋込みチャネル領域(6)の上方に多結晶シ
リコンの転送電極(8)を設置する。第2図に示す工程
において、CVD法により、450℃の状態で膜厚o、
 s p mの第1のP S G(Phosph。
In the process shown in FIG. 1, an n-type silicon substrate (1) is selectively oxidized to form an insulating isolation region (2) made of silicon dioxide.
form. After that, by normal LSI process,
On the surface of the p-type silicon substrate 1), a p-type channel stop region (31), an n-type signal input region (4), and a p-medium transfer gate region (51) are arranged in order from one insulating isolation region (2) side. , an n-type buried channel region (6) and a p-type channel stop region (3), and a p-type medium transfer gate region (5) via a 5i02 film (7).
and a polycrystalline silicon transfer electrode (8) is placed above the n-9 buried channel region (6). In the process shown in Fig. 2, the film thickness o,
The first P S G of sp m (Phosph.

−3i1icate ()I!ass)膜(9)を、絶
縁分離領域(2)、5i02膜(7)及び転送電極(8
)上に形成した後、CVL)法を用いて、650℃の状
態で膜厚α6μmの光遮蔽用のMoCモリブデン)膜(
1Gを第1のPSG膜(9)上に形成する。その後、R
I E (React ive Ion Etchin
P)法にてMO膜ααを選択エツチングし、絶縁分離領
域(2)及び転送電極(81の上方のみのMo膜(10
)を残存せしめる。
-3i1icate ()I! ass) film (9), insulating isolation region (2), 5i02 film (7) and transfer electrode (8).
), a light shielding MoC molybdenum film (
1G is formed on the first PSG film (9). After that, R
I E (React ive Ion Etchin
The MO film αα is selectively etched using the P) method, and the Mo film (10
) to remain.

第6図に示す工場において、CVD法により450°C
の状態で膜厚o、 s μmの第2のPEG膜(1)1
全、第1(D P S Gl[Qf91及ヒM o N
(lLhKJtJK L、、その表面の平担化を行なっ
た後、RIE法により第2のP8G膜1)υを選択エツ
チングし、スルーホール0力を形成してp 型チャネル
ストップ領域+3+を露出する。次に、P CV D 
(Plasma Enhanced CVD)法により
、800°Cの状態でp型シリコン層を形成する。これ
により、p 型チャネルストップ領域I3)上にエピタ
キシャル成長によるp型の単結晶シリコン層(IJが形
成される。なお、第2のpsosuD上には多結晶シリ
コン層が形成されることとなる。こうして単結晶シリコ
ン層(1石が形成されると、RIE法によって斯るシリ
コンtau:4のみを残して、上記多結晶シリコン層を
除云した後、PCVD法を用いて550°Cの状態で膜
厚0.6μmの非晶質シリコン層を、第2のPSGB’
s” (1)1及び単結晶シリコン層1)J上に形成す
る。そして、上記非晶質シリコンj−にB(ポロン)1
frイオン注入した後、600°CでのL8PE(La
teraJSol!id phase Epitaxy
)法を用いることによって、膜厚0.3μmの単結晶シ
リコン膜を得、更にPCVD法を用いて80a°Cの状
態で上記p+型の単結晶シリコン膜上にエビタキャル成
長による膜厚2μmのp型シリコン膜を形成し、最終的
に第2のPSG膜αυ上にp+型/p型の単結晶シリコ
ン膜(131を形成する。
At the factory shown in Figure 6, the temperature was raised to 450°C using the CVD method.
The second PEG film (1) with a film thickness of o, s μm in the state of 1
All, 1st (DP S Gl [Qf91 and H M o N
After flattening its surface, the second P8G film 1) υ is selectively etched by RIE to form a through hole and expose the p-type channel stop region +3+. Next, PCVD
A p-type silicon layer is formed at 800° C. using a plasma enhanced CVD method. As a result, a p-type single crystal silicon layer (IJ) is formed by epitaxial growth on the p-type channel stop region I3). Furthermore, a polycrystalline silicon layer is formed on the second psosuD. Once a monocrystalline silicon layer (one crystal) is formed, the polycrystalline silicon layer is removed using the RIE method, leaving only the silicon tau:4, and then a film is formed at 550°C using the PCVD method. A 0.6 μm thick amorphous silicon layer is deposited on the second PSGB'
s" (1) 1 and the single crystal silicon layer 1) J. Then, B (poron) 1 is formed on the amorphous silicon j-
After fr ion implantation, L8PE (La
teraJSol! id phase Epitaxy
) method to obtain a single crystal silicon film with a thickness of 0.3 μm, and then use the PCVD method to form a 2 μm thick p A p+ type/p type single crystal silicon film (131) is finally formed on the second PSG film αυ.

以上の第6図に示す工程を換言すれば、スルーホールI
n)を通して露出したp++チャネルストップ領域(3
)上に形成した単結晶シリコン層0を種結晶として第2
のPSG膜1)υ上にp+型/pffiの単結晶シリコ
ン膜(13+を形成するものである。
In other words, the process shown in FIG.
n) exposed through the p++ channel stop region (3
) with the single crystal silicon layer 0 formed on the second layer as a seed crystal.
A p+ type/pffi single crystal silicon film (13+) is formed on the PSG film 1) υ.

第4図に示す工程において、PIE法によりn+型倍信
号入力領域4)と対向する部分の単結晶シリコン膜Uを
選択エツチングして、単結晶シリコン膜(131を各画
素毎の単結晶シリコン膜(13a)(13b)に分離す
る。次に、単結晶シリコン膜(13a)(15b)tl
−熱酸化してその表面に5102膜(141を形成し、
続いて単結晶シリコン膜(15a)(15b)の表面領
域に)a(ヒ素)をイオン注入することにより、n+型
層(15a)(15b)を形成する。これにより、単結
晶シリコン膜(15a)(15b)及びn 型NJ(1
,5a)(15h)から成るフォトダイオード(16a
)(16b)を形成する。
In the step shown in FIG. 4, the portion of the single crystal silicon film U facing the n+ type multiplied signal input region 4) is selectively etched by the PIE method, and the single crystal silicon film 131 is formed into a single crystal silicon film for each pixel. (13a) (13b). Next, single crystal silicon film (13a) (15b) tl
- form 5102 film (141) on the surface by thermal oxidation,
Subsequently, n+ type layers (15a) (15b) are formed by ion-implanting a (arsenic) into the surface regions of the single crystal silicon films (15a) (15b). As a result, single crystal silicon films (15a) (15b) and n-type NJ (1
, 5a) (15h).
) (16b).

第5図に示す工程において、RIE法によりn++信号
人力領域(41と対向する部分の第2のPSGiuu、
@ 1 (7)P S G膜(9)及び8 jo2膜(
))を選択エツチングし、スルーホール(171を形成
してn 型信号入力領域(4)を露出すると共に、n+
゛型層(15a)i露出するコンタクトホール(181
を形成する。
In the process shown in FIG.
@1 (7) PSG film (9) and 8 jo2 film (
)) to form a through hole (171) to expose the n-type signal input region (4) and to
Contact hole (181
form.

最後に、第6図に示す工程において、スルーホール顛及
びコンタクトホール(181を通してn 型信号入力領
域+31とn 型層(i5a、)とを電気的に接続すべ
く1.l’(アルきニウム)からなる接続電極a9を形
成すると共に、p 型チャネルストップ領域(3)を遮
光するべく、 AI!からなる光遮蔽膜Q儲を3iQ2
膜(141上に形成する。
Finally, in the step shown in FIG. 6, 1.l' (aluminum ), and in order to shield the p-type channel stop region (3) from light, a light-shielding film Q made of AI! is formed (3iQ2).
film (formed on 141).

なお、本実施例において、上記構造の画素は紙面と垂直
方向に並設されているものである。
In this embodiment, the pixels having the above structure are arranged in parallel in the direction perpendicular to the paper surface.

斯る構造の固体撮像装置によれば、フォトダイオード(
16a)に入射する光によって電荷(具体的には、電子
)が発生した状態で、転送電極(8)が正の最大電圧に
バイアスされると、上記電子は接続電極(19及びn 
型信号入力領域(41を通して直下に位置するわ一型チ
ャネル領域(6)の部分に読み出される。斯る読み出さ
れた電子は、紙面と垂直方向に並設された各画素の転送
電極(8)が交互に中間電圧及び低電圧にバイアスされ
ることにより、紙面−と垂直方向に転送される。
According to a solid-state imaging device having such a structure, a photodiode (
When the transfer electrode (8) is biased to the maximum positive voltage in a state where charges (specifically, electrons) are generated by the light incident on the connection electrode (16a), the electrons are transferred to the connection electrode (19 and n
The readout electrons are read out through the type signal input region (41) to the part of the one-type channel region (6) located directly below.The readout electrons are transferred to the transfer electrode (8) of each pixel arranged in parallel in the direction perpendicular to the plane of the paper. ) are alternately biased to intermediate and low voltages to be transferred in a direction perpendicular to the plane of the paper.

また、斯る構造によれば、フォトダイオード(16b)
にて発生した電子が隣接する位置のn−型チャネル領域
(6)へ混入するには、単結晶シリコン膜(13b)、
単結晶シリコン層uj及びp+型チャネルストップ層!
31を通過する必要がある。しかし乍ら、単結晶シリコ
ン膜(13b)内のうち、上層(n+型層(14b)と
接する側の層)であるp型層で発生した電子は、下層で
あるp+型層との間の電位障壁により、p型層へ移動す
ることが困難である。また、移動したとしても、p 型
層内における電子は容易に再結合して消滅する。
Moreover, according to such a structure, the photodiode (16b)
In order for the electrons generated in to mix into the adjacent n-type channel region (6), the single crystal silicon film (13b),
Single crystal silicon layer uj and p+ type channel stop layer!
You need to pass 31. However, electrons generated in the p-type layer, which is the upper layer (the layer in contact with the n+-type layer (14b)) within the single-crystal silicon film (13b), are transferred between the p-type layer and the lower p+-type layer. Due to the potential barrier, it is difficult to move to the p-type layer. Moreover, even if they move, the electrons in the p-type layer easily recombine and disappear.

従って、単結晶シリコン膜(13b)内で発生した電子
が隣接する位はのn−型チャネル領域1G)へ混入する
ことはほとんど皆無である。
Therefore, almost no electrons generated within the single crystal silicon film (13b) are mixed into the adjacent n-type channel region 1G).

実際、本発明の固体撮像装置によれば、所定照度の28
0倍の照度の光を照射してもプルーミング現象は発生し
ない。また、スミア現象について1′− も、0002%(従来はcL04%)低減される。
In fact, according to the solid-state imaging device of the present invention, the predetermined illuminance is 28
Even if the light is irradiated with 0 times the illuminance, the pluming phenomenon does not occur. Furthermore, 1'- of the smear phenomenon is also reduced by 0002% (conventionally cL04%).

^ 更に、上述の画素を行列状に配置して20万画素の固体
撮像装置を製造するに必要なチップ面積は、4.9X6
.5M(従来は6.2X7.51)1)に縮小される。
^ Furthermore, the chip area required to manufacture a 200,000 pixel solid-state imaging device by arranging the above pixels in a matrix is 4.9 x 6.
.. It is reduced to 5M (conventionally 6.2×7.51)1).

(ト)発明の効果 本発明によれば、従来に比して大きくプルーミング現象
やスεア現象を低減させることができ、更に、装置の小
型化を図ることが可能である。
(G) Effects of the Invention According to the present invention, it is possible to significantly reduce the pluming phenomenon and the square phenomenon compared to the conventional method, and furthermore, it is possible to reduce the size of the apparatus.

【図面の簡単な説明】[Brief explanation of the drawing]

?AG1図乃至第6区は本発明の一実施例を製造工程別
に示す断面図、第7図は従来例を示す断面図である。 1)ト・・シリコン基板、 +71・・・5i02B!
、 (81・・・転送1J!L極、 αα・・福■0膜
、α3(13a)(15b)・・・単結晶シリコン膜、
(15a)(15b)=・n  型層、 (16a)(
16b)・・・フォトダイオード、 a9・・・接続電
極。
? FIG. 1 to Section 6 are cross-sectional views showing one embodiment of the present invention according to manufacturing steps, and FIG. 7 is a cross-sectional view showing a conventional example. 1) Silicon substrate, +71...5i02B!
, (81...Transfer 1J!L pole, αα...Fuku ■0 film, α3 (13a) (15b)...Single crystal silicon film,
(15a)(15b)=・n-type layer, (16a)(
16b)...Photodiode, a9...Connection electrode.

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板及びこの基板上に絶縁膜を介して設け
られた電極からなる電荷転送部と、この電荷転送部の上
方に設けられた光遮蔽膜と、この光遮蔽膜の上方に設け
られたフォトダイオードと、このフォトダイオードと上
記電荷転送部とを接続する接続部とを備えたことを特徴
とする固体撮像装置。
(1) A charge transfer section consisting of a semiconductor substrate and an electrode provided on this substrate via an insulating film, a light shielding film provided above this charge transfer section, and a charge transfer section provided above this light shielding film. What is claimed is: 1. A solid-state imaging device comprising: a photodiode; and a connection portion that connects the photodiode to the charge transfer portion.
(2)半導体基板上に絶縁膜を介して電極を設けること
によって電荷転送部を形成する工程と、上記電荷転送部
の上方に光遮蔽膜を形成する工程と、上記半導体基板の
一部を露出せしめ、この露出部を種結晶として用いるこ
とにより上記光遮蔽膜の上方に単結晶半導体膜を形成す
る工程と、上記単結晶半導体膜中にフォトダイオードを
形成する工程と、上記フォトダイオードと上記電荷転送
部とを接続する工程と、を含むことを特徴とする固体撮
像装置の製造方法。
(2) A step of forming a charge transfer part by providing an electrode on the semiconductor substrate via an insulating film, a step of forming a light shielding film above the charge transfer part, and exposing a part of the semiconductor substrate. a step of forming a single crystal semiconductor film above the light shielding film by using the exposed portion as a seed crystal; a step of forming a photodiode in the single crystal semiconductor film; and a step of forming a photodiode in the single crystal semiconductor film; A method for manufacturing a solid-state imaging device, comprising the step of connecting the device to a transfer unit.
JP63024262A 1988-02-04 1988-02-04 Solid-state image sensing device and manufacture thereof Pending JPH01199466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63024262A JPH01199466A (en) 1988-02-04 1988-02-04 Solid-state image sensing device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63024262A JPH01199466A (en) 1988-02-04 1988-02-04 Solid-state image sensing device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH01199466A true JPH01199466A (en) 1989-08-10

Family

ID=12133320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63024262A Pending JPH01199466A (en) 1988-02-04 1988-02-04 Solid-state image sensing device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH01199466A (en)

Similar Documents

Publication Publication Date Title
JP2848268B2 (en) Solid-state imaging device and method of manufacturing the same
JPS58138187A (en) Solid-state image sensor
JPS6043857A (en) Solid-state image pickup device and manufacture thereof
JP2001308304A (en) Manufacturing method of solid-state image pickup element
JPH01274468A (en) Manufacture of solid-state image sensing device
JPS6057780A (en) Solid-state image pickup device and its manufacture
JPH01199466A (en) Solid-state image sensing device and manufacture thereof
JPS5933865A (en) Solid stage image pickup element
JP2795241B2 (en) Solid-state imaging device and method of manufacturing the same
JPS5846905B2 (en) Kotai Satsuzou Sochi
JPH04218966A (en) Solid state pickup device and fabrication and driving thereof
JP2000260972A (en) Solid-state image pickup device and its manufacture
JPS6393149A (en) Solid-state image sensing device and manufacture thereof
JPH08227989A (en) Solid state image pickup element
JPS62269355A (en) Solid-state image sensing element
JPH08213582A (en) Semiconductor device and manufacturing method thereof
JPS62269356A (en) Solid-state image sensing device
KR100272564B1 (en) Method for fabricating charge coupled device
JPS5823992B2 (en) solid state imaging device
JPH01211966A (en) Solid-state sensing element and manufacture thereof
US8084290B2 (en) Method for fabricating CMOS image sensor
KR100262034B1 (en) Method for manufacturing solid-state image sensor
JP2906961B2 (en) Solid-state imaging device
JPS60105382A (en) Solid-state pickup element
JPH04207075A (en) Solid-state image pickup device and its manufacture