JPH01185733A - Input/output emulation system - Google Patents
Input/output emulation systemInfo
- Publication number
- JPH01185733A JPH01185733A JP957288A JP957288A JPH01185733A JP H01185733 A JPH01185733 A JP H01185733A JP 957288 A JP957288 A JP 957288A JP 957288 A JP957288 A JP 957288A JP H01185733 A JPH01185733 A JP H01185733A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- input
- output
- program
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は異なるシステムプログラムを同一ハードウェア
にて実行する情報処理装置に用いられる入出力エミュレ
ーション方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an input/output emulation method used in an information processing apparatus that executes different system programs on the same hardware.
(従来の技術)
最近具なる2つのシステムプログラムを同一ハードウェ
アにて実行出来る。いわゆるマルチパーソナリティシス
テムと称される情報処理装置が出現して来た。マルチパ
ーソナリティシステムで各システムプログラムにて実行
可とするアプリケーションが全て実行出来ソフトウェア
財産を有効に活用出来る。(Prior Art) Recently, two system programs can be executed on the same hardware. Information processing devices called so-called multi-personality systems have appeared. With a multi-personality system, all applications that can be executed by each system program can be executed, allowing effective use of software assets.
(発明が解決しようとする問題点)
ところで従来具なった2つのシステムプログラムを同一
のハードウェアの上で動作させるためには、各々のシス
テムプログラムが実行する入出力命令のアドレス(ポー
ト番号)が異なっている為に、ハードウェア回路をいず
れのシステムプロダラムにも対応できるようにしていた
。その為ハードウェアの回路量が極めて多大となってい
た。(Problem to be solved by the invention) By the way, in order to run two conventional system programs on the same hardware, the address (port number) of the input/output command executed by each system program must be Because they were different, the hardware circuit was designed to be compatible with either system program. Therefore, the amount of hardware circuitry has become extremely large.
本発明は上記事情に鑑みてなされたものであり、少量の
ハードウェアを付加することにより複数の異なるシステ
ムプログラムを同一ハードウェアにて実現する入出力エ
ミュレーション方式を提供することを目的とする。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide an input/output emulation method that realizes a plurality of different system programs on the same hardware by adding a small amount of hardware.
[発明の構成]
[問題点を解決するための手段と作用コ本発明は異なる
システムプログラムを同一ハードウェアにて実行する情
報処理装置において、第1のシステムプログラムが動作
するとき、入出力命令はそのまま実行させ、第2のシス
テムプログラムによる入出゛力命令はエミュレーション
で実行させるものである。このため、エミュレーション
モードが設定されるフリップフロップと、入出力命令の
エミュレーションデータが記憶されるエミュレーション
メモリと、入出力命令実行により該当入出力ポートがエ
ミュレーション対象か否かを振分けるアドレス判定回路
と、エミュレーション対象の入出力ポートに入出力命令
が実行された場合にエミュレーション起動用の割込み信
号を生成するゲートと、割込み信号によって起動され、
入出力命令のエミュレーション処理終了後火のエミュレ
ーション起動を有効にするために割込み許可を発行する
エミュレーションプログラムを付加したものである。[Structure of the Invention] [Means and Operations for Solving the Problems] The present invention provides an information processing apparatus in which different system programs are executed on the same hardware, and when a first system program operates, input/output commands are It is executed as is, and input/output commands by the second system program are executed by emulation. Therefore, a flip-flop in which an emulation mode is set, an emulation memory in which emulation data of an input/output instruction is stored, and an address determination circuit that determines whether or not a corresponding input/output port is an emulation target by executing an input/output instruction. A gate that generates an interrupt signal for starting emulation when an input/output instruction is executed at an input/output port to be emulated, and a gate that is activated by the interrupt signal.
An emulation program is added that issues an interrupt permission to enable the emulation to start immediately after the input/output command emulation processing is completed.
このことにより、1ハードウエアにて異なる複数のシス
テムプログラムを実行出来る。This allows multiple different system programs to be executed on one piece of hardware.
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。(Example) Hereinafter, an example of the present invention will be described in detail using the drawings.
第1図は本発明の実施例を示すブロック図である。図に
おいて、1は第1のシステムプログラムが実行する入出
力命令か否かを判定するゲートである。2は第2のシス
テムプログラムが実行した入出力命令によりエミュレー
ション起動用割込み信号(NM I )を発生させるゲ
ートである。3は、第2のシステムプログラムによる入
力命令か否かを判定するゲート、4は第2のシステムプ
ログラム固有の入出力命令か否かを判定するゲートであ
る。5はエミュレーション時第1のシステムプログラム
の入出力命令を無効としエミュレーション起動でこれを
有効とするフリップフロップである。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a gate that determines whether the input/output command is executed by the first system program. Reference numeral 2 denotes a gate that generates an emulation activation interrupt signal (NMI) in response to an input/output instruction executed by the second system program. Reference numeral 3 denotes a gate that determines whether or not the input command is from the second system program, and 4 represents a gate that determines whether or not the input/output command is unique to the second system program. Reference numeral 5 denotes a flip-flop that invalidates the input/output command of the first system program during emulation and validates it when emulation is activated.
6は第2のシステムプログラムで実行する入出力命令が
エミュレーション対象か否かを判定するアドレス判定回
路、7は第2のシステムプログラムがエミュレーション
対象の入力命令を行なったときに入力されるべきデータ
を貯えたメモリである。6 is an address determination circuit that determines whether an input/output instruction executed by the second system program is an emulation target; 7 is an address determination circuit that determines whether the input/output command executed by the second system program is an emulation target; It is a stored memory.
第2図は本発明にて使用されるエミュレーションプログ
ラムの処理手順をフローチャートにて示す図である。FIG. 2 is a flowchart showing the processing procedure of the emulation program used in the present invention.
以下、本発明実施例の動作について詳細に説明する。ま
ずシステム起動時にエミュレーション信号がアクティブ
になり、この後、CPUからの入出力命令が実行される
と入出力信号10R/IOWとアドレス信号が発生する
。アドレスはアドレス判定回路6によって、エミュレー
ション対象か否か振分けられ、エミュレーション対象で
あればゲート2によってNMI信号が発生し、これによ
ってCPUはエミュレーションプログラムを起動する。Hereinafter, the operation of the embodiment of the present invention will be explained in detail. First, an emulation signal becomes active when the system is started up, and thereafter, when an input/output instruction from the CPU is executed, an input/output signal 10R/IOW and an address signal are generated. The address is determined by the address determination circuit 6 as to whether it is a target for emulation or not. If the address is a target for emulation, an NMI signal is generated by the gate 2, thereby causing the CPU to start the emulation program.
NMI信号が発生するとフリップフロップ5により欠の
入出力命令は第1のシステムポートに切換わる。エミュ
レーションプログラムは第2図のフローチャートに示し
たように動作し、定し、入力であれば第2のシステムポ
ートの入力データに相当するデータをエミュレーション
メモリ7にセットする。出力であれば第1のシステムポ
ートでこの出力データをエミュレートシ、この結果、第
2のシステムポートの入力に影響するようであれば、こ
の入力されるべきデータをエミュレーションメモリ7に
セットしておく。各々の入出力のエミュレート処理終了
後は、次のエミュレーション起動を有効とするために、
NMI許可信号を発行して、エミュレーションを終了す
る。When the NMI signal is generated, the flip-flop 5 switches the missing input/output instruction to the first system port. The emulation program operates as shown in the flowchart of FIG. If it is an output, this output data is emulated at the first system port, and if this affects the input to the second system port, the data to be input is set in the emulation memory 7. . After each input/output emulation process is completed, in order to enable the next emulation startup,
Issue an NMI permission signal and end emulation.
入力命令のエミュレーションでは上記のエミュレーショ
ンプログラムが起動されるが実際にCPUが取り込む入
力データはエミュレーションメモリ7から行なわれる。In the emulation of input commands, the above-mentioned emulation program is activated, but the input data actually taken in by the CPU is obtained from the emulation memory 7.
つまり、この時のエミュレーションプログラムは次に取
り込まれるべき入力データをエミュレーションメモリ7
に予めセットしているわけである。尚、アドレス判定回
路6でエミュレーション対象外と判定されたときは、第
2のシステムポートの入出力信号10R2/10W2が
発生するのみである。In other words, the emulation program at this time transfers the next input data to the emulation memory 7.
It is set in advance. Note that when the address determination circuit 6 determines that the address is not to be emulated, only the input/output signals 10R2/10W2 of the second system port are generated.
[発明の効果]
以上説明の様に本発明に従えば以下に列挙する効果が得
られる。[Effects of the Invention] As explained above, according to the present invention, the following effects can be obtained.
(1)1つのハードウェアで2つのシステムが実行でき
る。つまり、異なった機種のプログラムが実行できる。(1) Two systems can be executed on one piece of hardware. In other words, programs for different machines can be executed.
(2)ハードウェアの回路量が少なくて済む。(2) The amount of hardware circuitry can be reduced.
(3)第2のシステムポートの入出力命令がプログラム
によって行なわれる為、融通性がある。(3) Flexibility is achieved because the input/output commands of the second system port are executed by a program.
第1図は本発明の実施例を示すブロック、第2図は本発
明にて使用されるエミュレーションプログラムの処理手
順を示す図である。
1.2.3.4・・・ゲート、5・・・フリップフロッ
プ、6・・・アドレス判定回路、7・・・エミュレーシ
ョンメモリ。
出願人代理人 弁理士 鈴 江 武 彦−へFIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing a processing procedure of an emulation program used in the present invention. 1.2.3.4...Gate, 5...Flip-flop, 6...Address determination circuit, 7...Emulation memory. To the applicant's representative and patent attorney, Takehiko Suzue.
Claims (1)
行する情報処理装置において、一方のシステムプログラ
ムが動作するときの入出力命令をエミュレーションモー
ドで実行し、これが設定されるフリップフロップと、入
出力命令のエミュレーションデータが記憶されるエミュ
レーションメモリと、入出力命令実行により該当入出力
ポートがエミュレーション対象か否かを振分けるアドレ
ス判定回路と、エミュレーション対象の入出力ポートに
入出力命令が実行された場合にエミュレーション起動用
の割込み信号を生成するゲートとを具備し、上記割込み
信号によって起動され、入出力命令のエミュレート処理
終了後次のエミュレーション起動を有効にするために上
記割込み許可を発行することを特徴とする入出力エミュ
レーション方式。In an information processing device that executes different system programs on the same hardware, input/output instructions when one system program operates are executed in emulation mode, and the flip-flop to which this program is set and the emulation data of the input/output instructions are An emulation memory to be stored, an address judgment circuit that allocates whether or not a corresponding input/output port is a target for emulation based on the execution of an input/output command, and an address judgment circuit for distributing an input/output port for emulation when an input/output command is executed for an input/output port to be emulated. and a gate that generates an interrupt signal, and is activated by the interrupt signal, and issues the interrupt permission to enable the next emulation activation after completion of emulation processing of the input/output instruction. Emulation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP957288A JPH01185733A (en) | 1988-01-21 | 1988-01-21 | Input/output emulation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP957288A JPH01185733A (en) | 1988-01-21 | 1988-01-21 | Input/output emulation system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01185733A true JPH01185733A (en) | 1989-07-25 |
Family
ID=11724018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP957288A Pending JPH01185733A (en) | 1988-01-21 | 1988-01-21 | Input/output emulation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01185733A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223793A (en) * | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | Information processor, control method of information processor and computer program |
-
1988
- 1988-01-21 JP JP957288A patent/JPH01185733A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223793A (en) * | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | Information processor, control method of information processor and computer program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63279328A (en) | Control system for guest execution of virtual computer system | |
JPH01185733A (en) | Input/output emulation system | |
JPH01320550A (en) | Tracing system | |
JPH03265027A (en) | Initializing device for computer system | |
JP2879854B2 (en) | Address conversion value setting processing method | |
JPS62217326A (en) | Computer capable of storing and switching plural os | |
JPH01321525A (en) | Hardware semaphore | |
JPH02311903A (en) | Programmable controller | |
JP2591211B2 (en) | High-speed interrupt processing device | |
JPH0370810B2 (en) | ||
JPH0296833A (en) | Different type job control system | |
JPS61240333A (en) | Input and output interruption processing system | |
JPS61166631A (en) | Microprogram control processor | |
JPS62108335A (en) | Input/output operation controlling system | |
JPS62231371A (en) | Control system for start-up/stop of multiprocessor | |
JPS6347861A (en) | Input/output control method for electronic computer | |
JPS6252900B2 (en) | ||
JPS60215250A (en) | Data processor | |
JPS61156307A (en) | Sequence controller | |
JPH0314160A (en) | Ipl system | |
JPS5953902A (en) | Control device | |
JPH01152539A (en) | Interruption processing system | |
JPH064306A (en) | Method for dividing interruption processing | |
JPH01189732A (en) | Task start-up control method | |
JPH0417530B2 (en) |