JPH01184532A - Single chip microcomputer - Google Patents
Single chip microcomputerInfo
- Publication number
- JPH01184532A JPH01184532A JP63011355A JP1135588A JPH01184532A JP H01184532 A JPH01184532 A JP H01184532A JP 63011355 A JP63011355 A JP 63011355A JP 1135588 A JP1135588 A JP 1135588A JP H01184532 A JPH01184532 A JP H01184532A
- Authority
- JP
- Japan
- Prior art keywords
- program
- chip microcomputer
- microcomputer
- address
- single chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ、特に読み出し専用メモ
リ(以下ROMと記す)を中央処理装置(以下CPUと
記す)と共に同一半導体基板上に有し、上記ROMにあ
らかじめ種々の有効な汎用プログラムを書き込んで提供
する様になしたシングルチップマイクロコンピュータに
関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention has a microcomputer, particularly a read-only memory (hereinafter referred to as ROM) and a central processing unit (hereinafter referred to as CPU) on the same semiconductor substrate. The present invention relates to a single-chip microcomputer in which various effective general-purpose programs are written and provided in a ROM in advance.
同一半導体基板上にCPU、メモリ各種I/O機能を搭
載したLSIはシングルチップマイクロコンピュータと
称され文字通り1つの半導体チップで1つの電子制御シ
ステムを構成することが可能である。An LSI in which a CPU, memory, and various I/O functions are mounted on the same semiconductor substrate is called a single-chip microcomputer, and it is literally possible to configure one electronic control system with one semiconductor chip.
従来この種のシングルチップマイクロコンピュータを動
作させるソフトウェア(プログラム)は装置設計者が設
計し、この情報を当該マイクロコンピュータを製造して
いる半導体メーカに依頼してこれをマイクルコンピュー
タ内部のROMに書き込み特注品として購入する手続が
とらhていた。しかしながら装置の規模が大きく機能も
多様になるに従ってこれに必要なマイクロコンビ二−タ
用ノフトウェ7もその量と複雑さを増してきている。当
然マイクロコンピュータ自体の機能、性能の向上もめざ
ましくマイクロコンピュータが扱えるメモリ空間も広が
っている。このためプログラムを内部のROMよりは外
部に拡張された大容量のメモリに配置する場合が増して
いる。Conventionally, the software (program) that operates this type of single-chip microcomputer is designed by an equipment designer, and this information is written to the ROM inside the microcomputer by requesting this information to the semiconductor manufacturer that manufactures the microcomputer and custom-made. The procedure to purchase it as a product was not completed. However, as the scale of the device becomes larger and its functions become more diverse, the amount and complexity of the microcombinator software 7 required for this device also increases. Naturally, the functions and performance of microcomputers themselves have improved dramatically, and the memory space that microcomputers can handle has also expanded. For this reason, programs are increasingly being placed in large-capacity external memory rather than in internal ROM.
この様な状況においてソフトウェア設計者が膨大な量の
プログラムを設計しその誤りを短時間で修正するには非
常な労力と費用を要する。そこであらかじめマイクロコ
ンピュータ内のメモリにソフトウェア設計に有用なプロ
グラムたとえば汎用のオペレーティングシステムやファ
ンクションライブラリなどが書き込まれていればこれら
を使用す逮事によりソフトウェア設計の効率向上の効果
は大である。Under such circumstances, it takes a great deal of effort and expense for software designers to design a huge amount of programs and correct their errors in a short period of time. Therefore, if programs useful for software design, such as a general-purpose operating system or function library, are written in the memory of a microcomputer in advance, the efficiency of software design can be greatly improved by using these programs.
ところが従来のメモリを内蔵してシングルチップマイク
ロコンピュータにおいてはプログラムのスタート番地を
決定するための情報を格納するメモリの番地は内蔵され
たROM内に配置されている。−例として日本電気■製
シングルチップマイクロコンピュータμP078C14
のメモリマツプな第7図に示す。However, in a conventional single-chip microcomputer with a built-in memory, the memory address for storing information for determining the start address of a program is located in the built-in ROM. - For example, single-chip microcomputer μP078C14 manufactured by NEC ■
The memory map is shown in FIG.
〔発明が解決しようとする問題点〕
上述した従来のシングルチップマイクロコンピュータは
、プログラムのスタート番地を決定するための情報を格
納するメモリの番地が内部のROM空間内に配置されて
いるため、前述の様なソフトウェア設計に有用なプログ
ラムが汎用プログラムとして内部ROM内にあらかじめ
書き込まれであるにもかかわらず必ず個々のシステムの
スタート番地を指定する特定の情報を半導体メーカに書
き込んでもらう必要が生じる。このことは装置システム
設計側から見ればマイクロコンピュータの入手までに時
間がかかり装置製造の遅延をまねくとともに半導体製造
側から見ればそれぞれのシステム用のマイクロコンピュ
ータが特注生産形態となる事によりコストアップをまね
く欠点がある。[Problems to be Solved by the Invention] In the conventional single-chip microcomputer described above, the memory address for storing information for determining the start address of a program is located in the internal ROM space. Even though programs useful for software design, such as the following, are written in advance in the internal ROM as general-purpose programs, it is always necessary to ask the semiconductor manufacturer to write specific information specifying the start address of each system. From the equipment system designer's perspective, it takes time to obtain a microcomputer, leading to delays in equipment manufacturing, and from the semiconductor manufacturer's perspective, the microcomputers for each system are custom-made, which increases costs. There are many shortcomings.
上述した従来の、プログラムスタート番地情報を内部R
OM空間内に固定的に持つシングルチップマイクロコン
ピュータに対し本発明はシングルチップマイクロコンピ
ュータの使用状況に応じてフロクラムスタート番地情報
を格納するメモリ番地位置を変えることにより汎用ソフ
トウェアを格納してなるシングルチップマイクロコンピ
ュータを効率的に使用できるという相違点を有する。The above-mentioned conventional program start address information is stored in the internal R
In contrast to a single-chip microcomputer that is fixedly held in the OM space, the present invention provides a single-chip microcomputer that stores general-purpose software by changing the memory address location for storing flocram start address information depending on the usage status of the single-chip microcomputer. The difference is that a chip microcomputer can be used efficiently.
本発明のシングルチップマイクロコンピュータはROM
、CPU及び周辺I/Oユニットとを同一半導体基板上
に構成し、シングルチップマイクロコンピュータ外部か
ら与えられる特定の状態設定信号に基いてプログラム実
行のスタート番地を決定する情報をROM内から得るか
、これ以外の記憶手段から得るかを選択する手段を有し
ている。The single-chip microcomputer of the present invention is a ROM
, a CPU and a peripheral I/O unit are configured on the same semiconductor substrate, and information for determining the start address of program execution is obtained from within the ROM based on a specific state setting signal applied from outside the single-chip microcomputer; It has means for selecting whether to obtain data from other storage means.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の実施例であるシングルチップマイクロ
コンピュータのプログラム番地設定部分のブ四ツク図で
ある。第1図において1oはブーグラムカウンタ(PC
)であり16ビツト長で構成されている。11はプログ
ラムカウンタの内容なインクリメントするインクリメン
タ、12及び13はそれぞれテンポラリレジスタTA、
TBである。FIG. 1 is a block diagram of a program address setting portion of a single-chip microcomputer that is an embodiment of the present invention. In Figure 1, 1o is the boogram counter (PC
) and has a length of 16 bits. 11 is an incrementer that increments the contents of the program counter; 12 and 13 are temporary registers TA;
It is TB.
14は内部データバスを表わしている。21はインバー
タ、22.23はアンドゲートである。またプログラム
カウンタ(PC) /Oの出力は内部アドレスバス15
に導出されている。14 represents an internal data bus. 21 is an inverter, and 22 and 23 are AND gates. Also, the output of the program counter (PC) /O is the internal address bus 15.
It has been derived.
ここで第2図に示すリセット番地生成のマイクロプログ
ラムのフローチャート及び第3図のメモリマツプをも参
照してプログラムスタート番地の設定の動作について説
明する。Here, the operation of setting the program start address will be explained with reference to the flowchart of the microprogram for generating the reset address shown in FIG. 2 and the memory map shown in FIG. 3.
まず、リセット信号(RESET)によりPCIOがリ
セットされるが、モード設定信号(MD)が論理レベル
“1”であればPCIOは全ビットリセットされ内容は
0000Hとなる、リセット信号が解除されればマイク
ロプログラムが動作を開始する。マイクロプログラムの
制御によりoo。First, the PCIO is reset by the reset signal (RESET), but if the mode setting signal (MD) is logic level "1", all bits of the PCIO are reset and the contents become 0000H. The program starts running. oo by control of microprogram.
H番地の内容がTA12に0OOIH番地の内容がTE
01に取り入れられ最終的にPCIOに転送されてここ
からプログラムが走りはじめる。いま内部ROMとして
0OOH〜3FF’F’H番地の16にバイトが設定さ
れているのでプログラムスタート番地情報は内部ROM
内に書き込まれていなければならないが、この状態はマ
イクロコンピュータ応用装置のソフトウェアが比較的小
規模で特にプログラムがすべて16にバイトの内部RO
Mに納まる場合に有効となる。The contents of address H are TA12, and the contents of address OOIH are TE.
01 and finally transferred to PCIO, where the program starts running. Currently, 16 bytes are set in the internal ROM from addresses 0OOH to 3FF'F'H, so the program start address information is stored in the internal ROM.
However, in this state, the software of the microcomputer application device is relatively small, especially when all programs are written in the internal RO of 16 bytes.
It is valid if it falls within M.
次にモード信号(MD)が論理値“0”の場合、リセッ
ト信号(RESET)によりPCIOの最上位から2ビ
ツト目がセットされ残りのビットはリセットされPCI
Oの内容として4000Hとなる。リセット信号が解除
されれば同様にマイクロプログラムが動作して最終的に
PCIOの内容として4000H,4001H番地の内
容が取りこまれプログラム実行がスタートする。400
0H及び4001Hは外部メモリ領域にあるのでソフト
ウェア設計者は内部ROMに特に書き込む処理をするこ
となく適当な番地からプログラム実行を開始する事が出
来る。この状態はシングルチ。Next, when the mode signal (MD) has a logical value of "0", the reset signal (RESET) sets the second bit from the top of PCIO and resets the remaining bits.
The content of O is 4000H. When the reset signal is released, the microprogram operates in the same way, and finally the contents of addresses 4000H and 4001H are taken in as the contents of PCIO, and program execution starts. 400
Since 0H and 4001H are located in the external memory area, the software designer can start program execution from an appropriate address without any special writing process to the internal ROM. This condition is a single hit.
プマイクロコンピュータの内部ROMに汎用プログラム
を予め書き込み、これを汎用のマイクロコンピュータと
して扱う場合に有効である。This is effective when a general-purpose program is written in the internal ROM of a microcomputer in advance and the program is treated as a general-purpose microcomputer.
〔実施例2〕
さらに本発明の他の実施例を図を参照して説明する。第
4図は本発明の他の実施例におけるシングルチップマイ
クロコンピュータのプログラム番地設定部分のブロック
図、第5図はリセット番地生成のマイクロプログラムの
フローチャート、第6図は本実施例のシングルチップマ
イクロコンピュータのメモリマツプである。第4図は基
本的に第1図と同じであり同一ブロックには同じ番号を
付しである。相異点はPCIOはリセット信号(RES
ET)によって常に0000Hにリセットされること及
び16の定数発生器(CONST)が加わっていること
である。[Embodiment 2] Further, another embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a block diagram of the program address setting part of a single-chip microcomputer according to another embodiment of the present invention, FIG. 5 is a flowchart of a microprogram for generating a reset address, and FIG. 6 is a block diagram of the program address setting part of a single-chip microcomputer of this embodiment. This is the memory map of FIG. 4 is basically the same as FIG. 1, and the same blocks are given the same numbers. The difference is that PCIO uses a reset signal (RES
ET), and 16 constant generators (CONST) are added.
本実施例においてはプログラムスタート番地をいずれに
設定するかはマイクロプログラムによって決定される。In this embodiment, the microprogram determines which program start address is to be set.
即ち第5図のマイクロプログラムに従えばモード設定信
号MDが“1”ならばプログラムスタート番地情報とし
て0000H番地。That is, according to the microprogram shown in FIG. 5, if the mode setting signal MD is "1", the program start address information is 0000H.
0001H番地が当てられる。MDが“θ″ならば定数
発生器16から40H,OOHをそれぞれTA、TBに
書き込みこれをPCIOに転送してプログラムスタート
番地4000Hを生成する。Address 0001H is assigned. If MD is "θ", the constant generator 16 writes 40H and OOH to TA and TB, respectively, and transfers them to PCIO to generate program start address 4000H.
[発明の効果〕
以上説明した様に本発明は状態設定信号によりプログラ
ムスタート番地情報を、内部ROM内からとそれ以外か
らのいずれからも得られる手段を設けているので内部R
OMに予め汎用プログラムを書き込んであるマイクロコ
ンピータを汎珀製品として扱うことが可能となりソフト
ウェア開発期間の短縮及びマイクロコンピュータそのも
ののコスト低減に大きな効果を有する。[Effects of the Invention] As explained above, the present invention provides a means for obtaining program start address information from both the internal ROM and other sources using the state setting signal.
A microcomputer with a general-purpose program written in the OM in advance can be treated as a general-purpose product, which has a great effect on shortening the software development period and reducing the cost of the microcomputer itself.
第1図は本発明の第1の実施例のシングルチ。
ブマイクロコンピュータにおけるプログラム番地設定部
分のブロック図、第2図はプログラムスタート番地生成
のマイクロプログラムのフローチャート、第3図はメモ
リマツプである。
第4図は本発明の他の実施例によるシングルチップマイ
クロフンピユータにおけるプログラム番地設定部分のブ
ロック図、第5図はプログラムスタート番地生成のマイ
クロプログラムのフローチャート、第6図はメモリマツ
プである。
第7図は従来例のシングルチップマイクロコンピュータ
のメモリマツプである。
第1図、第4図において
/O・・・・・・プログラムカウンタ(PC)、11・
・・・・・インクリメンタ(INC)、12,13・・
・・・・テンポラリレジスタ、14・・・・・・内部デ
ータバス、15・・・・・・内部7ドレスバス、16・
・・・・・定数発生器(CONST)、21・・・・・
・インバータ、22,23・・・・・・アンドゲート。
代理人 弁理士 内 原 音
、251 回
第3回
第4図
翁I5図 ¥J1図FIG. 1 shows a single hitch according to a first embodiment of the present invention. FIG. 2 is a block diagram of a program address setting part in a microcomputer, FIG. 2 is a flowchart of a microprogram for generating a program start address, and FIG. 3 is a memory map. FIG. 4 is a block diagram of a program address setting part in a single-chip microcomputer according to another embodiment of the present invention, FIG. 5 is a flowchart of a microprogram for generating a program start address, and FIG. 6 is a memory map. FIG. 7 is a memory map of a conventional single-chip microcomputer. In Figures 1 and 4, /O...Program counter (PC), 11.
...Incrementer (INC), 12, 13...
... Temporary register, 14 ... Internal data bus, 15 ... Internal 7 address bus, 16.
...Constant generator (CONST), 21...
・Inverter, 22, 23...and gate. Agent Patent Attorney Uchihara Oto, 251st 3rd Diagram 4 Okina I5 Figure ¥J1
Claims (1)
)と周辺I/Oユニットとを同一半導体基板上に構成し
てなるシングルチップマイクロコンピュータにおいて該
シングルチップマイクロコンピュータ外部から与えられ
る特定の状態設定信号に基いてプログラム実行のスター
ト番地を決定する情報を前記ROM内から得るかこれ以
外の記憶手段から得るかを選択する手段を有する事を特
徴とするシングルチップマイクロコンピュータ。Read-only memory (ROM) and central processing unit (CPU)
) and a peripheral I/O unit are configured on the same semiconductor substrate. A single-chip microcomputer characterized by having means for selecting whether to obtain information from within the ROM or from other storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011355A JPH01184532A (en) | 1988-01-19 | 1988-01-19 | Single chip microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011355A JPH01184532A (en) | 1988-01-19 | 1988-01-19 | Single chip microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01184532A true JPH01184532A (en) | 1989-07-24 |
Family
ID=11775723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63011355A Pending JPH01184532A (en) | 1988-01-19 | 1988-01-19 | Single chip microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01184532A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310929A (en) * | 1976-07-19 | 1978-01-31 | Toshiba Corp | Starting system of computer |
JPS54141536A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Information processing system |
-
1988
- 1988-01-19 JP JP63011355A patent/JPH01184532A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310929A (en) * | 1976-07-19 | 1978-01-31 | Toshiba Corp | Starting system of computer |
JPS54141536A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Information processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6401197B1 (en) | Microprocessor and multiprocessor system | |
JPH0810437B2 (en) | Guest execution control method for virtual machine system | |
JP2021515308A (en) | Devices and methods for accessing metadata when debugging devices | |
JP7394849B2 (en) | Testing read-only memory using the memory built-in self-test controller | |
JPH01184532A (en) | Single chip microcomputer | |
EP0560393B1 (en) | Microprocessor and data processing system with register file | |
US7237099B2 (en) | Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor | |
JP2001256044A (en) | Data processor | |
US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
JP3214459B2 (en) | Simulation method and apparatus | |
JPH1040130A (en) | Microcomputer | |
JP2731618B2 (en) | emulator | |
JPS608557B2 (en) | Computer with programmable read-only memory | |
JP2001147863A (en) | Flash memory rewrite device | |
JPH10312307A (en) | Emulator for computer system | |
JP2654105B2 (en) | Microprocessor | |
JP2876909B2 (en) | Interrupt emulator | |
JP2531112B2 (en) | Information processing device | |
JP3006487B2 (en) | Emulation device | |
JPS6252334B2 (en) | ||
JPH096641A (en) | Information processor | |
JPH0320834A (en) | Initial diagnostic method for information processor | |
JPH0697435B2 (en) | Variation chip | |
JPH0683986A (en) | Single chip microcomputer | |
JPH03175538A (en) | Duplex processor |