JPH01183257A - 密着イメージセンサー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ファクシミリ、イメージスキャナー等にお
いて文字等のイメージを読み取るのに利用する密着イメ
ージセンサ−に関するものである。

〔従来の技術〕

第４図は例えば三菱電機株式会社昭和６２年６月作成の
カタログ、「三菱イメージセンサ」に示された従来の密
着イメージセンサ−（以後、ＣＩＳと呼ぶ）を示す断面
図であり、１は発光ダイオードプレイ（以下、ＬＥＤプ
レイという）、２はガラス、３はガラス２に密接しなが
ら送られる原稿、４はロッドレンズアレイ、５はセンサ
ー基板、６は信号処理回路基板、７はＬＥＤアレイ１．
ガラス２．ロッドレンズアレイ４．センサー基板５　。

および信号処理回路基板６を収納する！体である。

第５図は従来のＣＩＳの動作を説明するためのブロック
図であり、８はセンサー基板５上に配設された複数の光
電変換素子、５Ａは原稿に対応した濃淡信号を並直列変
換およびスイッチングして出力する信号出力回路で、シ
フトレジスタおよびアナログスイッチからなる。第６図
は第５図に示すＣＩＳのブロック図の動作を説明するタ
イミングチャートである。

次に動作について説明する。第４図〜第６図において、
ＬＥＤアレイ１の光源から投射された光は、ガラス２上
に装填された原稿を照射し、この原稿の濃淡に従い、そ
の原稿が濃い場合は光が吸収されるために、その反射光
はロッドレンズアレイ４に照射されない。一方、原稿が
淡い場合や白の場合、その反射光は太き（、ロッドレン
ズアレイ４で集束され、正文等倍実像としてセンサー基
板５上の光電変換素子８に入射する。このため、光電流
が流れ、信号処理回路基板６のＳｉｇ端子に出力が発生
する。この出力信号は、白原稿の時、約２７　ｍＶ程度
であり、黒原稿の時、約５０　ｍＶとなる。従って、た
とえばｎ個の光電変換素子８が横一列に配設されている
場合、光電変換素子８に蓄積された電荷を光電流に変換
し、出力を順次検出するが、かかる動作はＳＩ端子にス
タートパルスを送出し、その後、クロック端子から第６
図に示すクロックパルスを送出することにより、順次ス
タートパルスが光電変換素子８の１から始まる各番地に
移動する時に電荷を検出することによって行われる。こ
れが信号ライン６ａに光電流として流れ、これが信号処
理回路基板６のキャパシターに充電されるため、電位を
発生する。この電位を増幅器にて１０〜２０倍程に増幅
し、ＳＩＣ端子に出力する。ここで、このＳＩＣ端子に
出力された信号は上記クロックパルスに同期した出力信
号となる。故に、その出力電位の高低にて、原稿の文字
の判読を行うことが可能になる。

第７図は一般的なＣＩＳの光電変換素子周辺の接続回路
を示し、第８図はその接続回路各部の信号のタイミング
チャートを示す。ここでは、光電変換素子としてのセン
サーチップを９ａ〜９ｎのｎ個有する場合について説明
する。すなわち、このＣＩＳでは、まず、ＣＬＫ端子か
ら入力されるクロックパルスに同期させてＳＩ端子から
スタートパルスを送出すると、スタートパルスは各フリ
ップフロップ１３２〜１３ｎに順次に入力され、アンド
ゲートＧ１〜Ｇｎを順次動作させてアナログスイッチ１
１３〜１１ｎを次々に開き、光電変換素子のセンサーチ
ップ９３〜９ｎの蓄積電荷を検出し、ＳＩＣ端子に光電
流を出力する。すなわち、例えばフリップフロップ１３
ａにスタートパルスが入力されると、Ｑ１端子がＨ″と
なり、アナログスイッチ１１ａがオンになり、センサー
チップ９ａの蓄積電荷が信号ラインぶ１を通してＳＩＣ
端子に流れる。アナログスイッチ１１ａは前段のアンド
ゲートにクロックパルスの立上り信号が入力されるとオ
フに戻る。このとき、ＳＩＣ端子のラインはリセットさ
れる。また、センサーチップ９ａに残留した電荷は、フ
リップフロップ１３ａのＱ１端子の立下がり信号、つま
り７リツプフロツプ１３ｂの６端子の出力によりて、ア
ナログスイッチ１０ａがオンとなることにより、アナロ
ググランドライン２２を通じてＡＧＮＤ端子に落されて
、完全に除去される。同時に、７リツプフロツプ１３ｂ
のＱ２端子の立上がり信号によりてアナログスイッチ１
１ｂがオンとなり、センサーチップ９ｂの蓄積電荷がＳ
ＩＣ端子に流れる。

そして、かかる動作はスタートパルスごとに順次連鎖的
に波及してい（。

〔発明が解決しようとする課題〕

従来の密着イメージセンサ−は以上のように構成されて
いるので、センサー基板５における各センサーチップ９
ａ〜９ｎのＳＩＣ端子に継がる信号ライン！１上に不要
な電荷が蓄積され、黒原稿掃引時の出力電圧である暗出
力レベルが、第９図に示すように隣接する光電変換素子
間で不均一となり、こ４の光電変換素子な長尺に配列し
たセンサーチップ（この場合は６４ビツト）での暗出力
レベルは、第１０図に示すように大きく変動してしまう
などの問題点があった。

この発明は上記のような問題点を解消するため罠なされ
たもので、隣接するセンサーチップ間およびセンサー基
板単位での暗出力レベルを安定化かつ低レベル化するこ
とができる密着イメージセンサ−を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明にかかる密着イメージセンサ−は光電流の信号
ラインとアナロググランドラインとの間に、光電流のシ
リアル出力をコントロールするクロックパルスのタイミ
ングでオンとなるスイッチを接続した構成としたもので
ある。

〔作　用〕

この発明におけるスイッチは、これがオンとなることに
よって信号ラインをアナロググランドラインに接続する
ため、光電流の出力リセット時Ｋ、センサーチップごと
やセンサー基板の各信号ラインに残留する電荷を瞬時に
放電し、これによって暗出力レベルの高レベル化や変化
を防止するように作用する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、９ａ〜９ｎは光電変換素子を有するセンサ
ーチップで、これらは電流増幅用のトランジスタと電圧
検出用のコンデンサとを有してセンサーチップの各単位
を構成している。

１１１〜１１ｎはセンサーチップ９３〜９ｎの信号をＳ
ＩＧ端子に継がる信号ラインＪｔ　Ｋスイッチ出力する
アナログスイッチ、１０３〜１１ｎはセンサーチップ９
ａ〜９ｎの電荷を放出するアナログスイッチ、１２はク
ロックパルスの立上りでオンとなるアナログスイッチ、
１３８〜１３ｎは各アナログスイッチ１０８〜１０ｎ、
１１８〜１１ｎヲクロツクパルスのタイミングでオンオ
フ　制御スるフリップフロップ、Ｇ１〜Ｇｎはアンドゲ
ート、１５ａ〜１５ｎはセンサ基板５上の信号ラインｐ
１とアナロググランドラインーｅ２　との間に接続され
た複数のアナログスイッチである。

次に動作について、第８図のタイミングチャートを参照
しながら説明する。いま、ＣＬＫ端子から入力されるク
ロックパルスに同期して、ＳＩｉ子よりスタートパルス
を入力すると、このスタートパルスは順次各センサーチ
ップ９３〜９ｎの電荷を検出し、これに対応したレベル
の光電流を信号ライン１１に出力する。ここで、フリッ
プフロップ１３ａのＤ端子にスタートパルスが入力され
ると、その出力側のＱ１端子にハイレベル”Ｈ”の信号
が出力され、アンドゲートＧｌを介してアナログスイッ
チ１１ａがオンになる。このためセンサーチップ９ａの
電荷が信号ラインぷ１に流ｎる。そして、アナログスイ
ッチ１１ａはアントゲ−）Ｇｌへのクロックパルスの立
上りにてオフに戻る。このとき、信号ラインーｅ１　が
リセットされる。また、センサーチップ９ａに残留した
電荷は、フリップフロップ１３ａのＱ１出力の立下りに
よるフリップフロップ１３ｂのＣ２出力によって、アナ
ログスイッチ１０ａがオンとなることにより、センサー
チップ９ａの電荷が除去される。同時に、フリップフロ
ップ１３ｂのＣ２出力のハイレベル″Ｈ″により、アナ
ログスイッチ１１ｂがオンとなり、センサーチップ９ｂ
の電荷が信号ライン石１に流れる。また、この発明では
、ＳＩＧ端子に接続された信号ラインー１３１とＡＧＮ
Ｄ端子に接続されたアナロググランドラインＪ２どの間
にアナログスイッチ１５８〜１５ｎを複数設けてあり、
これらのアナログスイッチ１５３〜１５ｎは上記のクロ
ックパルスに同期して、これの立上りでオンとなり、信
号ライン１１をアナロググランドラインーｅ２の電位に
引き込むようになっている。これＫよって、その信号ラ
インぶ１上に残留する不要電荷を放出するように作用す
る。

なお、この実施例では、複数のアナログスイッチ１５８
〜１５ｎをセンサー基板５上の信号ライン２１　とアナ
ロググランドライン２２　どの間に設けている。その理
由は以下の通りである。すなわち、ＣＩＳは各センサー
チップ９ａ〜９ｎの光電変換素子による受光によって得
た電荷を、アナログスイッチ１１３〜１１ｒｌを介して
信号ライン２１上に流す。この信号ラインぶ１上に発生
する電位と光電流とは、次式に示す関係がある。

ここで、 ｖＰ：　　光電流を容量負荷（コンデンサ）で変換した
電位 ｉＰ：　　光電変換素子が検出した光電流）ｌｆｅ：　
　７オトトランジスタの電流増幅率ｔｓ：　　蓄積時間 Ｃ８：　　浮遊容量 ＣＬ：容量負荷 いま、容量負荷ＣＬは単一キャパシターとして用いるた
め問題にならないが、浮遊容量Ｃｓは第２図に示すよう
に分布定数的に信号ライン！１上に発生している。この
ため、単に１個のスイッチ１５を信号ライン２１　とア
ナロググランドライン２２　との間に入れても信号ライ
ン！１上に蓄積された浮遊容ＪｉＣｓは上記リセット時
にも完全に除去されるに至らない。従って、この発明で
は複数のアナログスイッチ１５８〜１５ｎを信号ライン
２１上に分布させることにより、この浮遊容量を略完全
に除去でき、暗電流レベルの低減並びに安定化を図るこ
とができる。

第３図はセンサー基板５上のＳＩＧ端子に継がる信号ラ
イン２１　とＡＧＮＤ端子に継がるアナロググランドラ
イン１２との間に複数のアナログスイッチ１５８〜１５
ｎを上記のように接続したものを示したが、センサーチ
ップごとの信号ラインとアナロググランドラインとの間
や、信号処理回路６の信号ラインとアナロググランドラ
インとの間に、上記アナログスイッチの複数を接続して
もよい。

また、上記信号ライン！１とアナロググランドライン！
２との間にはアナログスイッチを接続したが、他のスイ
ッチング素子を用いても同様の効果を奏する。

〔発明の効果〕

以上のようＫ、この発明によれば光電流の信号ラインと
グランドラインとの間に複数のアナログスイッチを接続
し、信号ラインへの光電流出力のリセット時に、これを
オンとするようにしたので、上記リセットを確実に行え
るとともに、信号ライン上の残留電荷を完全に除去する
ことができ、従って暗出力レベルが低く、しかも変化の
小さい高性能なものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による密着イメージセンサ
−を具体的に示す回路図、第２図は第１図に示す回路の
信号ラインに発生する浮遊容量の分布状態を示す回路図
、第３図はセンサー基板上の回路構成を示すブロック接
続図、第４図は従来の密着イメージセンサ−の一般的構
造を示す断面図、第５図は従来の密着イメージセンサ−
の電気回路を示すブロック接続図、第６図は第７図のブ
ロック各部における信号を示すタイミングチャート、第
７図は従来の密着イメージセンサ−を示す回路図、第８
図は第７図の回路各部における信号を示す回路図、第９
図は従来の密着イメージセンサ−における光電変換素子
ごとに得られる暗出力レベルの出力特性図、第１０図は
密着イメージセンサ−の全長にわたって得られる暗出力
レベルの出力特性図である。 ９８〜９ｎは光電変換素子、１５８〜１５ｎはスイッチ
、！１　は信号ライン、！２はアナロググランドライン
。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　　三菱電機株式会社 （外２名） ’ｌｚ：　ｒＴＬＩ７７フントフ１ノ 第６図 第６図 ＋１１ｎ＋！ 第７図 第８図 ＣＬＯＣに　　　　　　　　　　　　　　　　　　　　
　　−−−−−一−−５Ｉ　　　　　　　　　　　　　
　　　　　　　　　　−−−−−一−Ｑ＋　　　　　　
　　　　　　　　　　　　　　　　　−−−−−−−Ｑ
３　　　　　　　　　　　　　　　　　　　　−−−−
−−−−Ｑ４　　　　　　　　　　　　　　　　　　　
　　　−−−−−−−Ｑ５　　　　　　　　　　　　　
　　　　　　　　　　−−−−−−−１１ａ　　　　　
　　　　　　　　　　　　　　　　　　−一−−−−−
１１ｔ＋　　　　　　　　　　　　　　　　　　　　　
　　　−−−−−−−１１ｃ　　　　　　　　　　　　
　　　　　　　　　　　　−−−−−−＋１ｄ ＩＧ

Claims (1)

【特許請求の範囲】
1. 　原稿の濃淡に応じた光が入射されるセンサー基板上の
   複数の光電変換素子と、これらの各光電変換素子から得
   られる光電流をスタートパルスによりクロックパルスの
   タイミングでシリアル出力する信号出力回路とを備えた
   密着イメージセンサーにおいて、上記光電流の信号ライ
   ンとアナロググランドラインとの間に、上記クロックパ
   ルスのタイミングでオンオフ制御されるスイッチを接続
   したことを特徴とする密着イメージセンサー。