JP3899176B2

JP3899176B2 - 撮像装置

Info

Publication number: JP3899176B2
Application number: JP04799698A
Authority: JP
Inventors: 行信杉山; 誠一郎水野
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1998-02-27
Filing date: 1998-02-27
Publication date: 2007-03-28
Anticipated expiration: 2018-02-27
Also published as: JPH11252305A

Description

【０００１】
【発明の属する技術分野】
本発明は、撮像装置に関するものである。
【０００２】
【従来の技術】
比較的大きな撮像対象を撮像する場合、あるいは、撮像対象の近傍から近接画像を撮像する場合などに用いられる撮像装置として、シリコンフォトダイオードなどの受光素子を複数配列した撮像装置が知られている。
【０００３】
かかる撮像装置の具体例として、例えば特開平６−１７８０４６号公報に記載された固体撮像装置があげられる。上記固体撮像装置は、複数のフォトダイオードを配列し、各フォトダイオード毎に、フォトダイオードから出力された電荷を蓄積するとともに蓄積電荷量に応じた電圧信号を出力する積分回路を設け、さらに当該積分回路と外部への出力ラインとを接続するスイッチとを備えた構成となっており、各フォトダイオードからの出力信号を順次外部に出力できるようになっている。
【０００４】
上記撮像装置は、複数のフォトダイオードを配列して撮像範囲を大きくしているため、大きな撮像対象や近接画像を撮像することが可能となり、例えば食品中の異物検査、手荷物検査などに使用されるＸ線非破壊検査装置用ディテクタ、あるいはファックスなどの画像読み取り装置に設けられている画像読み取り用密着型リニアイメージセンサなどとして広く用いられている。
【０００５】
【発明が解決しようとする課題】
上記撮像装置は、複数のフォトダイオードを配列して撮像範囲を大きくしているため大きな撮像対象や近接画像を撮像することが可能となる反面、以下のような欠点を有している。
【０００６】
すなわち、食品中の異物検査であれ手荷物検査であれ、撮像対象は様々な形状を有しており、画像読み取り装置で読み取る原稿も様々な大きさを有する場合がある。そのため、撮像装置の受光領域、すなわちフォトダイオードの配列には、撮像対象を透過してなる強度の小さい光と、撮像対象を透過しないきわめて強度の大きい背景光とが同時に入射することになる。
【０００７】
ここで、例えばファックスなどの画像読み取り装置に設けられている画像読み取り用密着型リニアイメージセンサについて考えてみる。ファックスなどの画像読み取り装置では、撮像画像から白地の背景部分と黒地の文字部分とを判別しなくてはならない。そのため、これらに用いられる画像読み取り用密着型リニアイメージセンサは、微弱光であっても背景部分と文字部分との判別ができるように、通常、ダイナミックレンジが原稿の白地の背景部分を透過してなる透過光強度とほぼ等しくなるように調整されている。
【０００８】
しかし、このような調整の下では、原稿によって覆われていない部分の受光領域、すなわちフォトダイオードには、原稿を透過してなる透過光の数十倍の強度を有する光が入射することになり、後段の積分回路にも過剰な電荷が流入することになる。
【０００９】
ここで、積分回路への過剰な電荷の流入は、積分回路を構成するオペアンプの入出力電圧にオフセット変動を生じさせ、かかるオフセット変動は、当該オペアンプのバイアス電圧を変動させることになる。
【００１０】
各フォトダイオードに接続された各積分回路内のオペアンプには、通常、共通のバイアス電圧が印加されているため、１つの積分回路内のオペアンプにおけるバイアス電圧の変動は、他の積分回路内のオペアンプにも影響し、その結果、積分回路に誤動作が生じるといった問題がある。
【００１１】
そこで本発明は、積分回路に過剰電荷が流入することに起因するオペアンプのバイアス電圧の変動を防止し、誤動作が無く安定して動作する撮像装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明の撮像装置は、複数の受光素子と、各受光素子毎に設けられ、受光素子から出力された電荷を蓄積して、蓄積された電荷の量に応じた電圧信号を出力するリセット可能な積分回路部と、各積分回路部の出力側に設けられ、積分回路部と外部への出力ラインとを接続する出力用スイッチとを有する撮像装置であって、受光素子と積分回路部との間に直列に挿入された第１のスイッチと、積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合は第１のスイッチを短絡し、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合は第１のスイッチを開放する制御回路部とを備えたことを特徴としている。
【００１３】
さらに、この撮像装置は、受光素子と上記受光素子から出力された電荷を取り除くためのオーバフロードレーンとを接続する第２のスイッチを備え、制御回路部は、積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合は第２のスイッチを開放し、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合は第２のスイッチを短絡することを特徴としている。
【００１４】
積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合に第１のスイッチを短絡するため、通常は受光素子からの出力電荷が積分回路部に蓄積可能となる一方で、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合に第１のスイッチを開放するため、受光素子からの出力電荷が過剰となった時に過剰電荷の積分回路部への流入を防止できる。
【００１５】
さらに、積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合に第２のスイッチを開放するため、通常は受光素子からの出力電荷は積分回路部の方に流入する一方で、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合に第２のスイッチを短絡するため、受光素子から出力された電荷をオーバフロードレーンに流出させて除去することができる。
【００１６】
本発明の撮像装置は、積分回路部と出力用スイッチとの間に直列に挿入された第３のスイッチと、出力用スイッチと所定の基準電圧を供給する供給源とを接続する第４のスイッチとをさらに備え、制御回路部は、積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合は第３のスイッチを短絡するとともに第４のスイッチを開放し、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合は第３のスイッチを開放するとともに第４のスイッチを短絡することを特徴とすることが好適である。
【００１７】
積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合は第３のスイッチを短絡するとともに第４のスイッチを開放するため、通常は積分回路部からの出力を外部への出力ラインに出力することが可能となる一方で、積分回路部からの出力電圧の絶対値が所定の基準電圧以上の場合は第３のスイッチを開放するとともに第４のスイッチを短絡するため、受光素子からの出力電荷が過剰となった時には、外部への出力ラインに出力する電圧が浮動することなく、常に一定の基準電圧を外部への出力ラインに出力することが可能となる。
【００１８】
【発明の実施の形態】
本発明の実施形態にかかる撮像装置について図面を用いて説明する。まず、本実施形態にかかる撮像装置の構成について説明する。図１は本実施形態にかかる撮像装置の回路構成を示したものである。
【００１９】
撮像装置１０は、カソードに所定の逆バイアス電圧Ｖ_ddが印加されたｎ（ｎは２以上の整数）個のＰ型フォトダイオード（受光素子）ＰＤ１〜ＰＤｎと、各フォトダイオードＰＤ１〜ＰＤｎから出力された電荷信号を個々に蓄積して、蓄積電荷量に応じた電圧信号を出力するｎ個の信号処理回路ＳＰ１〜ＳＰｎと、各信号処理回路ＳＰ１〜ＳＰｎの出力側に設けられ、各信号処理回路ＳＰ１〜ＳＰｎと外部への出力ラインＬ_outとを接続するｎ個の出力用スイッチＳＷ１〜ＳＷｎとを備えて構成される。
【００２０】
ｎ個の信号処理回路ＳＰ１〜ＳＰｎは全て同様の構成となっているため、ここでは１つの信号処理回路ＳＰ１についてのみ説明する（図１においても信号処理回路ＳＰ２〜ＳＰｎの回路図は省略されている）。
【００２１】
信号処理回路ＳＰ１は、フォトダイオードＰＤ１から出力された電荷を蓄積して、蓄積された電荷の量に応じた電圧信号を出力するリセット可能な積分回路１２と、積分回路１２からの出力電圧信号を一時的に保持するバッファ回路１４と、フォトダイオードＰＤ１のアノードと積分回路１２の入力端との間に直列に挿入された第１のスイッチ１６と、フォトダイオードＰＤ１のアノードとフォトダイオードＰＤ１から出力された過剰電荷を取り除くためのオーバフロードレーンＶ_ofdとを接続する第２のスイッチ１８と、積分回路１２の出力端とバッファ回路１４の入力端との間に直列に挿入された第３のスイッチ２０と、バッファ回路１４の入力端と所定の基準電圧Ｖ_refを供給する供給源とを接続する第４のスイッチ２２と、積分回路１２からの出力電圧と基準電圧Ｖ_refとの比較結果に基づいて上記第１〜第４のスイッチの開放・短絡を制御する制御回路２４とを備えて構成される。
【００２２】
積分回路１２は、入力端から入力された信号を増幅して出力端から出力するためのオペアンプ２６と、フォトダイオードＰＤ１から出力された電荷を蓄積するためにオペアンプ２６に対して並列に接続されたコンデンサ２８と、外部から入力されるリセットパルスによりコンデンサ２８に蓄積された電荷を放電（リセット）するためにコンデンサ２８に対して並列に接続されたリセットスイッチ３０とを備えて構成される。
【００２３】
バッファ回路１４は、積分回路１２の出力端から出力された出力電圧を電荷として保持するコンデンサ３２と、出力用スイッチＳＷ１の短絡とともにコンデンサ３２に保持された電圧を増幅して外部への出力ラインＬ_outに出力するオペアンプ３４と、外部から入力されるホールドパルスによって短絡されるとともに短絡されることによって積分回路１２の出力端とコンデンサ３２とを接続するホールドスイッチ３６とを備えて構成される。
【００２４】
制御回路２４は、積分回路１２からの出力電圧と基準電圧Ｖ_refとが入力され、積分回路１２からの出力電圧の絶対値（本実施形態にかかる撮像装置１０では、受光素子としてＰ型フォトダイオードを用いており、出力電圧は正となるため、以下単に出力電圧という）が基準電圧Ｖ_refより小さい場合は論理値１を出力し、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は論理値０を出力するコンパレータ３８と、コンパレータ３８から出力された論理値を一時的に保持するラッチ回路４０と、ラッチ回路４０から出力された論理値をそのまま又は反転させて上記第１〜第４のスイッチ１６、１８、２０、２２の制御のための論理信号（以下、制御信号という）を生成するための４個のインバータ４２、４４、４６、４８とを備えて構成される。
【００２５】
ここで、制御回路部２４によるスイッチ制御機能について詳細に説明する。第１〜第４のスイッチ１６、１８、２０、２２は、各スイッチに入力される制御信号Ｓ１〜Ｓ４の論理値が１の場合は開放、０の場合は短絡されるようになっている。
【００２６】
第１のスイッチ１６には、コンパレータ３８から出力された論理値をインバータ４２によって反転した制御信号Ｓ１が入力される。すなわち、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合は、制御信号Ｓ１は０となり、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、制御信号Ｓ１は１となる。従って、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合は、第１のスイッチ１６は短絡され、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、第１のスイッチ１６は開放される。
【００２７】
また、第２のスイッチ１８には、コンパレータ３８から出力された論理値をインバータ４２によって反転し、インバータ４４によってさらに反転した制御信号Ｓ２が入力される。従って、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合は、第２のスイッチ１８は開放され、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、第２のスイッチ１８は短絡される。
【００２８】
また、第３のスイッチ２０には、コンパレータ３８から出力された論理値をインバータ４２、４４、４６によってそれぞれ反転した制御信号Ｓ３が入力される。従って、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合は、第３のスイッチ２０は短絡され、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、第３のスイッチ２０は開放される。
【００２９】
さらに、第４のスイッチ２２には、コンパレータ３８から出力された論理値をインバータ４２、４４、４６、４８によってそれぞれ反転した制御信号Ｓ４が入力される。従って、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合は、第４のスイッチ２２は開放され、また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、第４のスイッチ２２は短絡される。
【００３０】
図２は、本実施形態にかかる撮像装置を基板上に構成した際の構成図であり、図３（ａ）は本実施形態にかかる撮像装置を基板上に構成した際の平面図、図３（ｂ）は同前面図、図３（ｃ）は同側面図である。
【００３１】
図２に示すように、ｎ個のフォトダイオードＰＤ１〜ＰＤｎは、フォトダイオードアレイ５０としてフォトダイオードアレイチップ５２上に形成されている。また、ｎ個の信号処理回路ＳＰ１〜ＳＰｎは、信号処理回路アレイ５４としてアンプアレイチップ５６上に形成されている。また、ｎ個の出力用スイッチＳＷ１〜ＳＷｎ、及び、上記ｎ個の出力用スイッチＳＷ１〜ＳＷｎの開放・短絡を制御するシフトレジスタ５８も、アンプアレイチップ５６上に形成されている。さらに、フォトダイオードアレイチップ５２及びアンプアレイチップ５６は、セラミック基板６０上に固定されており、フォトダイオードアレイチップ５２及びアンプアレイチップ５６は、保護カバー６２によって覆われている（図３参照）。
【００３２】
図３に示すように、セラミック基板６０の端部には、外部からの信号入力又は外部への信号出力を行うためのコネクタ用パッド６４及びコネクタピン６６が設けられており、セラミック基板６０上に設けられたメタル配線（図示せず）を介して信号処理回路ＳＰ１〜ＳＰｎ、出力用スイッチＳＷ１〜ＳＷｎ、シフトレジスタ５８等に接続されている（図２参照）。ここで、信号処理回路ＳＰ１〜ＳＰｎに設けられているリセットスイッチ３０及びホールドスイッチ３６の開放・短絡制御は、それぞれコネクタ用パッド６４及びコネクタピン６６を介して外部から入力されたリセットパルス及びホールドパルスによって行われることになる。また、出力用スイッチＳＷ１〜ＳＷｎの開放・短絡は、外部からシフトレジスタ５８に入力されたスタートパルス及びクロックパルスに基づいて制御され、外部への出力ラインＬ_outを介してビデオ出力として外部に出力されることになる（図２参照）。
【００３３】
続いて、本発明の実施形態にかかる撮像装置の作用について説明する。図４は、撮像装置１０の基本的動作を示すタイミングチャートである。
【００３４】
外部から入力されるリセットパルスが論理値１（以下、オンという）になると、積分回路１２のリセットスイッチ３０が短絡され、コンデンサ２８に蓄積された電荷が放電（リセット）される。その後、リセットパルスが論理値０（以下、オフという）になると、コンデンサ２８への電荷の蓄積が開始される。
【００３５】
また、外部から入力されるホールドパルスがオンになると、バッファ回路１４のホールドスイッチ３６が短絡され、積分回路１２のコンデンサ２８に蓄積された電荷がバッファ回路１４のコンデンサ３２に流出し、保持される。
【００３６】
バッファ回路１４のコンデンサ３２に電荷が保持された状態で、シフトレジスタ５８によって出力用スイッチＳＷ１〜ＳＷｎが順次短絡されると、各信号処理回路内のバッファ回路１４から外部への出力ラインＬ_outに出力信号が順次読み出される。
【００３７】
上記リセットパルス及びホールドパルスは、定期的にオンになる信号であるので、各フォトダイオードＰＤ１〜ＰＤｎから出力された信号を所定の時間間隔毎に読み出すことが可能となり、すなわち撮像対象を撮像することができる。
【００３８】
続いて、撮像装置１０の動作をより詳細に説明する。撮像装置１０の動作は、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合と、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合とで大きく異なる。
【００３９】
まず、積分回路１２からの出力電圧が常に基準電圧Ｖ_refより小さい場合について考える。図５は、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合のフォトダイオードＰＤ１、信号処理回路ＳＰ１、出力用スイッチＳＷ１の等価回路（制御回路２４を除く）であり、図６は積分回路１２からの出力電圧が常に基準電圧Ｖ_refより小さい場合の、ホールドスイッチ３６の入力端（Ａ点、図５参照）の電位及び第１〜第４のスイッチ１６、１８、２０、２２の開放・短絡の様子を表すタイミングチャートである。尚、図６内の第１〜第４のスイッチにおいてＨは短絡、Ｌは開放を示すものとする。
【００４０】
積分回路１２からの出力電圧が常に基準電圧Ｖ_refより小さい場合は、第１のスイッチ１６は常に短絡、第２のスイッチ１８は常に開放、第３のスイッチ２０は常に短絡、第４のスイッチ２２は常に開放となる。従って、図５に示すようにフォトダイオードＰＤ１から出力された電荷はリセットパルスがオンになる毎に常に積分回路１２のコンデンサ２８に蓄積され、ホールドパルスがオンになるとバッファ回路１４のコンデンサ３２に流出して保持され、出力用ＳＷ１が短絡するタイミングで外部への出力ラインＬ_outに読み出される。
【００４１】
次に、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合について考える。図７は、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合のフォトダイオードＰＤ１、信号処理回路ＳＰ１、出力用スイッチＳＷ１の等価回路（制御回路２４を除く）であり、図８は積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合の、ホールドスイッチ３６の入力端（Ａ点、図７参照）の電位及び第１〜第４のスイッチ１６、１８、２０、２２の開放・短絡の様子を表すタイミングチャートである。尚、図８において、（Ａ）は積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい期間、（Ｂ）は積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の期間を示している。
【００４２】
図７に示すように、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合は、第１のスイッチ１６は開放、第２のスイッチ１８は短絡、第３のスイッチ２０は開放、第４のスイッチ２２は短絡となる。第１のスイッチ１６を開放し、第２のスイッチ１８を短絡することで、図７に示すようにフォトダイオードＰＤ１から出力された過剰な電荷を積分回路１２に流入させることなく、オーバフロードレーンＶ_ofdに流出させて除去することができる。また、第３のスイッチ２０を開放し、第４のスイッチ２２を短絡することで、積分回路１２からの出力される高電圧ではなく、基準電圧Ｖ_refを外部への出力ラインＬ_outに出力することができる。
【００４３】
具体的には、図８に示すように、積分回路１２からの出力電圧が基準電圧Ｖ_refより小さい場合、すなわち（Ａ）期間は、第１のスイッチ１６が短絡、第２のスイッチ１８が開放、第３のスイッチ２０が短絡、第４のスイッチ２２が開放されるため、フォトダイオードＰＤ１、信号処理回路ＳＰ１、出力用スイッチＳＷ１は図５に示すような等価回路（制御回路２４を除く）となり、図６を用いて説明したような動作をする。一方、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合、すなわち（Ｂ）期間は、第１のスイッチ１６が開放、第２のスイッチ１８が短絡、第３のスイッチ２０が開放、第４のスイッチ２２が短絡されるため、フォトダイオードＰＤ１、信号処理回路ＳＰ１、出力用スイッチＳＷ１は図７に示すような等価回路（制御回路２４を除く）となり、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上となっている間、Ａ点の電位はＶ_refに維持される。この状態で、出力用ＳＷ１が短絡すると、電圧Ｖ_refが外部への出力ラインＬ_outに読み出される。尚、この状態でリセットパルスがオンになると、積分回路１２のコンデンサ２８が放電され、積分回路１２からの出力電圧が低下するため、第１のスイッチ１６が短絡、第２のスイッチ１８が開放、第３のスイッチ２０が短絡、第４のスイッチ２２が開放の状態、すなわち図５に示す等価回路の状態に戻る。
【００４４】
続いて、本発明の実施形態にかかる撮像装置の効果について説明する。撮像装置１０は、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合に制御回路２４が、第１のスイッチ１６を開放、第２のスイッチ１８を短絡、第３のスイッチ２０を開放、第４のスイッチ２２を短絡させる。積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合に第１のスイッチ１６を開放、第２のスイッチ１８を短絡することで、フォトダイオードＰＤ１から出力された過剰な電荷を積分回路１２に流入させることなく、オーバフロードレーンＶ_ofdに流出させて除去することができる。従って、積分回路１２内のオペアンプ２６のオフセット電圧の変動を防止でき、当該オフセット電圧の変動に起因するバイアス電圧の変動を有効に防止することができる。その結果、バイアス電圧の変動に伴う、他のフォトダイオードの出力信号の変動が除去され、誤動作を少なくし、動作を安定させることが可能となる。
【００４５】
また、積分回路１２からの出力電圧が基準電圧Ｖ_ref以上の場合に第３のスイッチ２０を開放、第４のスイッチ２２を短絡することで、積分回路１２からの出力される高電圧ではなく、基準電圧Ｖ_refを外部への出力ラインＬ_outに出力することができる。従って、極端に強度の大きい信号が外部に出力されることが防止され、外部への出力信号を安定させることが可能となる。
【００４６】
尚、上記の説明では、受光素子としてＰ型フォトダイオードを用いた場合について、撮像装置１０の具体的な動作を詳述した。しかしながら、撮像装置１０は、受光素子としてＮ型フォトダイオードを用いても実現可能である。撮像装置１０にＮ型フォトダイオードを用いた場合は、積分回路１２の出力極性が逆になり、これに続くコンパレータ３８の動作も関係が逆転する。
【００４７】
【発明の効果】
本発明の撮像装置は、積分回路部からの出力電圧が基準電圧以上の場合に、制御回路部が第１のスイッチを開放することで、受光素子から出力された過剰な電荷が積分回路部に流入することを防止する。従って、積分回路部を構成するオペアンプのオフセット電圧の変動、さらにはバイアス電圧の変動を有効に防止でき、誤動作を少なくし、動作を安定させることが可能となる。
【００４８】
また、積分回路部からの出力電圧が基準電圧以上の場合に、制御回路部が第２のスイッチを短絡することで、受光素子から出力された過剰な電荷をオーバフロードレーンに流出させて除去することができる。
【００４９】
さらに、積分回路部からの出力電圧が基準電圧以上の場合に、第３のスイッチを開放し、第４のスイッチを短絡することで、積分回路部から出力される高電圧ではなく、一定の基準電圧を外部への出力ラインに出力することができる。従って、極端に強度の大きい信号が外部に出力されることが防止され、外部への出力信号を安定させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る撮像装置の回路構成図である。
【図２】本発明の実施形態に係る撮像装置の構成図である。
【図３】本発明の実施形態に係る撮像装置の平面図、前面図、側面図である。
【図４】本発明の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図５】本発明の実施形態に係る撮像装置の回路構成図である。
【図６】本発明の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図７】本発明の実施形態に係る撮像装置の回路構成図である。
【図８】本発明の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【符号の説明】
１０…撮像装置、１２…積分回路、１４…バッファ回路、１６…第１のスイッチ、１８…第２のスイッチ、２０…第３のスイッチ、２２…第４のスイッチ、２４…制御回路、５０…フォトダイオードアレイ、５２…フォトダイオードアレイチップ、５４…信号処理回路アレイ、５６…アンプアレイチップ、５８…シフトレジスタ、６０…セラミック基板、６２…保護カバー、６４…コネクタ用パッド、６６…コネクタピン、ＰＤ１〜ＰＤｎ…フォトダイオード、ＳＰ１〜ＳＰｎ…信号処理回路、ＳＷ１〜ＳＷｎ…出力用スイッチ

Claims

複数の受光素子と、前記各受光素子毎に設けられ、該受光素子から出力された電荷を蓄積して、該蓄積された電荷の量に応じた電圧信号を出力するリセット可能な積分回路部と、前記各積分回路部の出力側に設けられ、前記積分回路部と外部への出力ラインとを接続する出力用スイッチと、を有する撮像装置において、前記受光素子と前記積分回路部との間に直列に挿入された第１のスイッチと、前記受光素子と前記受光素子から出力された電荷を取り除くためのオーバフロードレーンとを接続する第２のスイッチと、前記積分回路部からの出力電圧の絶対値が所定の基準電圧より小さい場合は前記第１のスイッチを短絡するとともに前記第２のスイッチを開放し、前記積分回路部からの出力電圧の絶対値が前記所定の基準電圧以上の場合は前記第１のスイッチを開放するとともに前記第２のスイッチを短絡する制御回路部と、を備えたことを特徴とする撮像装置。
前記積分回路部と前記出力用スイッチとの間に直列に挿入された第３のスイッチと、前記出力用スイッチと前記所定の基準電圧を供給する供給源とを接続する第４のスイッチと、をさらに備え、前記制御回路部は、前記積分回路部からの出力電圧の絶対値が前記所定の基準電圧より小さい場合は前記第３のスイッチを短絡するとともに前記第４のスイッチを開放し、前記積分回路部からの出力電圧の絶対値が前記所定の基準電圧以上の場合は前記第３のスイッチを開放するとともに前記第４のスイッチを短絡する、ことを特徴とする請求項１に記載の撮像装置。