JPH01183215A - Dynamic driving circuit of photosensor - Google Patents

Dynamic driving circuit of photosensor

Info

Publication number
JPH01183215A
JPH01183215A JP688888A JP688888A JPH01183215A JP H01183215 A JPH01183215 A JP H01183215A JP 688888 A JP688888 A JP 688888A JP 688888 A JP688888 A JP 688888A JP H01183215 A JPH01183215 A JP H01183215A
Authority
JP
Japan
Prior art keywords
comparator
photosensors
photosensor
block
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP688888A
Other languages
Japanese (ja)
Inventor
Toshinori Sasaki
佐々木 敏憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP688888A priority Critical patent/JPH01183215A/en
Publication of JPH01183215A publication Critical patent/JPH01183215A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To set a single comparator in respective blocks and to simplify a wire harness by switching the threshold levels of the comparators and setting the threshold levels corresponding to the output levels of photosensors. CONSTITUTION:The constitution of a block B7 is set to one block, and blocks B0-B7 are provided, whereby the photosensors 2a-2h consist of the matrix of 8X8. The outputs of the photosensors 2a-2h are wired OR-connected and inputted to the - input terminal of the comparator 3 and an analogue switch 7 is changed over by scan signals A-C. The threshold levels of variable resistors 6a-6h are switched and the signals are supplied to the + input terminal of the comparator 3. Thus, the threshold levels corresponding to the output levels of the photosensors can be set and a single comparator is provided in respective blocks, whereby the simplification of constitution and the wire harness is attained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明にフォトセンサ数を増加しfc場合、部品点数
の削減とワイヤハーネスの単純化を可能としたフォトセ
ンサダイナミック駆動回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a photosensor dynamic drive circuit that increases the number of photosensors and makes it possible to reduce the number of parts and simplify the wiring harness.

〔従来の技術〕[Conventional technology]

第4図は従来のフォトセンサのダイナミック駆動回路を
示すブロック図であり、図において、1は用5図fat
に示すスキャン信号を第5図fblに示すように、デコ
ードするタイミングデコーダ2a〜2hiフオトインタ
ラプタなどのフォトセンサで、それぞれ抵抗RO〜R7
に通してタイミングデコーダ1からデコード信号「0」
〜「7」が入力され、その出力ホコンパレータ3a〜3
hの一入力端に刀口えられる。
FIG. 4 is a block diagram showing a conventional dynamic drive circuit of a photosensor.
As shown in FIG. 5fbl, the scan signal shown in FIG.
Decoded signal “0” from timing decoder 1 through
~ “7” is input and its output is output from comparator 3a ~ 3
A sword is connected to one input terminal of h.

コンパレータ3a〜5hnフォトセンサ2a〜2hの出
力レベルをロジックレベルに変換するもので、その十入
力端ニ共通にして、コンデンサC1を介してアースされ
、かつ抵抗R1とR2との接続点に接続さn、抵抗R1
とR2は電源Vccとアース間に接続されている。
Comparators 3a to 5hn convert the output levels of photosensors 2a to 2h to logic levels, and their ten input terminals are grounded via capacitor C1 and connected to the connection point between resistors R1 and R2. n, resistance R1
and R2 are connected between the power supply Vcc and ground.

43〜4hにフォトセンサ2a〜2hの出力レベルに応
じた負荷抵抗VRO〜VRht−設定する可変抵抗で、
コンパレータ6a〜3hの一人力端と電源Vccの間に
それぞれ接続されている。
43 to 4h are variable resistors that are set to load resistances VRO to VRht according to the output levels of the photosensors 2a to 2h,
Each of the comparators 6a to 3h is connected between the single power terminal and the power supply Vcc.

5a〜5hiコンパレータ3a〜3hの出力ラスキャン
タイミングにしたがって、サンプリングするフリップ・
70ツブ回路(以下、FFという)であり、そのD端子
にコンパレータ6a〜6hの出力を入力し、T端子にタ
イミングデコーダ1からのデコード信号「0」〜「7」
が入力さf。
5a to 5hi The flip/flip to be sampled according to the output raster scan timing of comparators 3a to 3h.
It is a 70-tub circuit (hereinafter referred to as FF), the outputs of the comparators 6a to 6h are input to the D terminal, and the decoded signals "0" to "7" from the timing decoder 1 are input to the T terminal.
is input f.

Q端子から出力を取り出すようにしている。The output is taken out from the Q terminal.

次に動作について説明する。フォトセンサ2a〜2hk
ダイナミツク駆動するための第5図(alに示すスキャ
ン信号A、B、Ciタイミングデコーダ1によりデコー
ドさn、第5図[bl K示すデコード信号「0」〜「
7」となる。
Next, the operation will be explained. Photo sensor 2a~2hk
Scan signals A, B and Ci shown in FIG. 5 (al) are decoded by the timing decoder 1 for dynamic driving.
7”.

フォトセンサ2a〜2hiそれぞnテコード出力端子に
接続さnており、デコード・箔号rOJ〜「7」で夕゛
イナミックに駆動される。ダイナミックに駆動さnたフ
ォトセンサ2a〜2hの出力にそnぞnコンパレータ5
a−3hの一入力端に供給される。
The photosensors 2a to 2hi are each connected to a decoding output terminal, and are dynamically driven by decoding and foil numbers rOJ to "7". A comparator 5 is connected to the output of the dynamically driven photosensors 2a to 2h.
It is supplied to one input terminal of a-3h.

ところで、フォトセンサ2a〜2hli透過型。By the way, the photosensors 2a to 2hli are transmission type.

反射型などの方式による相違またに用途による相違1c
エリ、出力レベルにまちまちであるため、可に抵抗4a
〜4hで第5図+d)に示すように迩正埴VRO〜VR
7に調整する必要がある。
Differences due to methods such as reflective type, and differences depending on usage 1c
Eri, since the output level varies, it is possible to use resistor 4a.
~4h, as shown in Figure 5+d)
It needs to be adjusted to 7.

上記フォトセンサ2a〜2hの出力ばコンパレータ3a
−3hの一入力端に刃口えらn1編5図fclのコンパ
レータスレッショルドレベルに対シて第51a +d+
のようなロジックレベルに変換さn、コンパレータ5a
〜3hの出力rcFF5a 〜5hoD端子に入力さn
る。このFF5a〜5hのT端子にaタイミングデコー
ダ1からのデコード信号「0」〜「7」が入力されてお
り、したがって、このデコード信号「0」〜「7」、す
なわち、ダイナミック駆動タイミングに同期して、コン
パレータ3a〜6hの出力がサンプリングされる。
The output of the photosensors 2a to 2h is the comparator 3a.
-3h one input terminal to the comparator threshold level of the blade gill n1 section 5 fcl No. 51a +d+
n, comparator 5a
~3h output rcFF5a input to ~5hoD terminal n
Ru. The decoded signals "0" to "7" from the a-timing decoder 1 are input to the T terminals of the FFs 5a to 5h. Therefore, the decoded signals "0" to "7" are synchronized with the dynamic drive timing. Then, the outputs of the comparators 3a to 6h are sampled.

〔発明が叫決しようとする課題〕[The problem that the invention attempts to solve]

従来のフォトセンサのダイナミック駆動回路に以上のよ
うに構成されているので、フォトセンサ2a〜2hの個
数と同数のコンパレータ3a〜3hが必要である、 また、フォトセンサ2a〜2hごとにセンサ出力接続線
を必要とするため、フォトセンサ数を増そうとすると、
IIf気部品点数がフォトセンサ数にともなって増大す
る。さらに、ワイヤハーネスなどが複雑になるなどの問
題点があった。
Since the conventional dynamic drive circuit of the photosensor is configured as described above, the same number of comparators 3a to 3h as the number of photosensors 2a to 2h are required, and sensor output connections are required for each photosensor 2a to 2h. If you try to increase the number of photosensors because it requires wires,
IIf The number of air components increases with the number of photosensors. Furthermore, there were other problems such as the wire harness becoming complicated.

この発44a上記の工うな問題点を解消丁ゐためになさ
れたもので、フォトセンサばを増力口した場会、従来工
9もぼるかに部品点数を削減でき、かつワイヤハーネス
も単純化することのできるフォトセンサのダイナミック
駆動回路を得ることを目的とする。
This method was developed to solve the above-mentioned problems, and when the photo sensor is used as an intensifier, the number of parts can be significantly reduced compared to the conventional method 9, and the wiring harness can also be simplified. The purpose of this invention is to obtain a dynamic drive circuit for a photosensor that can perform the following steps.

〔4題−fpk解決するための手段〕 この発明に係るフォトセンサのダイナミック駆動回路i
、NXMのマトリックス構成としてデコードは号にエリ
ダイナミック駆動されるフォトセンサと、このフォトセ
ンサの出力金M個のブロックごとにロジックレベルに変
換するコンパレータと、N個のフォトセンサの出力レベ
ルに応じたスレッショルドレベルをダイナミック駆動タ
イミングにより同期してコンパレータに与えるアナログ
スイッチとを設けたものである。
[Problem 4 - Means for solving fpk] Photo sensor dynamic drive circuit i according to the present invention
, as a matrix configuration of NXM, decoding consists of a photosensor that is driven elidynamically, a comparator that converts the output of this photosensor into a logic level for each M block, and a comparator that converts the output of this photosensor into a logic level for each M block, and a signal that corresponds to the output level of the N photosensors. An analog switch is provided that synchronizes the threshold level with dynamic drive timing and applies it to the comparator.

〔作用〕[Effect]

この発明におけるアナログスイッチは、フォトセンサの
タ°イナミツク駆動タイミングに同期してコンパレータ
のスレッショルドレベル’t ?i り ?A j;、
−て、各ブロック毎のフォトセンサの出力レベルにLl
ltスレッショルドレベルを設定シ、フォトセンサの各
ブロック毎にコンパレータが車−となり、かつワイヤハ
ーネスを単純化する。
The analog switch in this invention adjusts the threshold level of the comparator in synchronization with the timing of the photo sensor's timing. i ri? A j;,
- Ll to the output level of the photosensor for each block.
The threshold level is set, a comparator is used for each block of photosensors, and the wiring harness is simplified.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、1にスキャン信号A、B。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 indicates scan signals A and B.

Cをデコードしてデコード信号「0」〜「7」を出力す
るタイミングデコーダ、23〜2hiフオトインタラプ
タなどのフォトセンサの1ブロック分?’8り、各ブロ
ック毎にフォトセンサ23〜2haデコード信号「0」
〜「7」でダイナミック駆動されるようになっており第
1図でに、ブロックBO〜ブロックB7で構成している
場合を例示しているが、具体的な回路構成にブロックB
7を代表して示されている。
A timing decoder that decodes C and outputs decoded signals "0" to "7", and one block of photosensors such as 23 to 2hi photo interrupters? '8, photo sensor 23~2ha decode signal "0" for each block
7 is configured to be dynamically driven, and FIG. 1 shows an example of a case where the block is configured with blocks BO to B7.
7 is shown as a representative.

このブロックB7において、3aコンパレータであり、
その−入力端1c[,フォトセンサ23〜2hの出力が
ワイヤードオア接続して入力さnる工うになっている。
In this block B7, a 3a comparator,
The outputs of the -input terminals 1c and 23 to 2h of the photosensors 23 to 2h are inputted by wired OR connections.

コンパレータ3の一入力端にa1抵抗?通して、電源V
ccが接続され、コンパレータ6の十入力端ぼコンデン
サCIk介してアースされ、かつアナログスイッチ7に
接続されている。
A1 resistor at one input terminal of comparator 3? Through the power supply V
cc is connected, and the input terminal of the comparator 6 is grounded via the capacitor CIk, and is also connected to the analog switch 7.

5a〜5hiCブロツクB7におけるFFであり、第4
1で示したFFと同様のものである。FF5a〜5hの
各り端子にはコンパレータ6の出力が入力され、T偏:
子ににタイミングデコーダ1からのデコード信号「0」
〜「7」が入力され、ダイナミック駆動タイミングに同
期してコンパレータ6の出力をサンプリングして、Q端
子:!l出力するものである。
FF in 5a to 5hiC block B7, and the fourth
This is similar to the FF shown in 1. The output of the comparator 6 is input to each terminal of FF5a to 5h, and the T bias:
Decoded signal “0” from timing decoder 1
~ "7" is input, the output of comparator 6 is sampled in synchronization with the dynamic drive timing, and Q terminal:! 1 output.

62〜6hiブロツクB7内のフォトセンサ23〜2h
の出力レベルに対応したスレッショルドレベル七設定す
る可変抵抗器であり、そnぞれ電源とアース間に接続さ
n、かつその各可切端子a上記アナログスイッチ7の接
点70〜77に接続さrている。
62-6hi Photo sensor 23-2h in block B7
These are variable resistors that set a threshold level corresponding to the output level of the analog switch 7, each of which is connected between the power supply and the ground, and whose respective switchable terminals a are connected to the contacts 70 to 77 of the analog switch 7. ing.

まt1上記アナログスイッチ7にスキャン信号A、B、
CtIcより切り便えられ、可変抵抗器6a〜6hのス
レッショルドレベル?切り換工て、コンパレータ3の十
入力端に供給するようにしている。
t1 Scan signals A, B,
Is the threshold level of variable resistors 6a to 6h more convenient than CtIc? A switch is made so that the signal is supplied to the input terminal of the comparator 3.

以−ヒのようなブロックB7の講成?1ブロックとし、
この萬1図のように、ブロックBO〜B7まで、8段ブ
ロックを設け、フォトセンサ2a〜2bt”8X8のマ
トリックスに構成している。
Block B7 lecture like I-hi? 1 block,
As shown in FIG. 1, eight stages of blocks BO to B7 are provided to form an 8×8 matrix of photosensors 2a to 2bt.

第2図に第1図のブロックB7の部分およびそれを駆動
するタイミングデコーダ1とからなる基本構成のブロッ
ク図であり、図中のRO〜R7に抵抗である。
FIG. 2 is a block diagram of the basic configuration consisting of block B7 in FIG. 1 and the timing decoder 1 that drives it, and RO to R7 in the figure are resistors.

仄[d作について説明する。フオトセ/す2a〜2hの
駆動回路に前記第4図の場合と同様であり、したがって
、スキャン信号A、B、Cに第5図(atの場合と同様
であり、ま几デコード信号「0」〜「7」に第5図1c
lと同様である。
组 [d I will explain about the work. The drive circuits of the photosensors 2a to 2h are the same as in the case of FIG. ~ “7” in Figure 5 1c
It is similar to l.

アナログスィッチ7rcスキヤンi号A、B、Cがバイ
ナリで「0」から「7」まで変化するのに対応してアナ
ログ入力を切!ll換えることができる0すなわち、ス
キャン信号が「D」のとき、可変抵抗器6aの設定實圧
tコンパレータ5のスレッショルドレベルとし、スキャ
ン信号が「1」のとき、可変抵抗器6bの設定電圧tコ
ンノくレータ6に供給し、以下同様にスキャン信号に対
応して、スレッショルドレベルtそれぞれの可変抵抗器
の設定電圧に切り換えることができる。
Analog switch 7rc scan I turns off the analog input in response to A, B, and C changing from "0" to "7" in binary! In other words, when the scan signal is "D", the set voltage t of the variable resistor 6a is the threshold level of the comparator 5, and when the scan signal is "1", the set voltage t of the variable resistor 6b is set as the threshold level of the comparator 5. The output voltage is supplied to the converter 6, and the voltage can be similarly switched to the set voltage of the variable resistor of each threshold level t in response to the scan signal.

コンパレータ6の十入力端の電圧変化の一例は第5図1
clに水爆れていゐ。コンパレータ3の出力にFF5a
〜5hlCよりそれぞnのダイナミック駆動タイミング
に同期して、丁なわち、デコード信号「0」〜「7」に
よりサンプリングされる。
An example of the voltage change at the input terminal of comparator 6 is shown in Figure 5-1.
There's a water explosion on CL. FF5a to the output of comparator 3
~5h1C, the signals are sampled by decode signals "0" to "7" in synchronization with the dynamic drive timings of n, respectively.

以上の動作にブロックB7vcついての説明であるが、
ブロックBO〜B6[ついても同様に行わnる。
The above operation is explained about block B7vc,
The same process is performed for blocks BO to B6.

なお、上記実施倒でに1サンプリング71.1ンプ・7
0ツブ回路として、FF5a〜5hの個別のFFを設け
た場合勿別示したが、第3図に示す二うに汎用LSIで
あるプログラマブル・キーボード/デイスプレィ[株]
コントローラL S I (8279)9を便用するこ
とで、スキャン信号A、B、Cも簡単に生成でき、より
簡易な構成にすることができる。
In addition, in the above implementation, 1 sampling 71.1 amps 7
Of course, the case where individual FFs 5a to 5h are provided as a 0-tub circuit is shown, but the programmable keyboard/display [Co., Ltd.] which is a general-purpose LSI shown in Fig.
By using the controller LSI (8279) 9, scan signals A, B, and C can be easily generated, resulting in a simpler configuration.

コノプログラマブル・キーボード/デイスプレィ・コン
トローラLSI(8279)8ぼ汎用のLSIであり、
内部vc第5図1alと1司様のスキャン信号の生成回
路および第11凶のFF5a〜5i>と同様の機能を有
するFF全81固X81固=64個有して29、第1図
の実施例の動作と同様にして、端子82〜SOに出力さ
れたスキャン信号A、B、Cに合わぜて、ブロックBO
〜B7の各コンパレータ6から送らnてくる入力信号を
端子RO〜R7に4人してサンプリングする。
Cono programmable keyboard/display controller LSI (8279) is a general-purpose LSI,
The internal VC has a total of 81 × 81 = 64 FFs having the same functions as the scan signal generation circuit of 1al and 1 in Fig. 5 and the 11th FF 5a to 5i>, and the implementation of Fig. 1. Similarly to the operation in the example, the block BO is
The input signals sent from the comparators 6 of ~B7 are sampled by four people at the terminals RO~R7.

また、このプログラマブル・キーボード/デイスプレィ
・コントローラLSI (8279)8i汎用CPUパ
スに直結することができるため、ハードウェア會より簡
単に構成することが可能となる。
Furthermore, since the programmable keyboard/display controller LSI (8279)8i can be directly connected to the general-purpose CPU path, it can be configured more easily than the hardware.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、各ブロック毎のフォ
トセンサの出力tワイヤードオアとしてコンパレータに
加え、フォトセンサのダイナミック駆動タイミングに凹
勘してコンパレータのスレッショルドレベル?アナログ
スイッチで切り侯える動作を行うブロックtM段設ける
ように構成したので、フォトセンサの出力レベルに応じ
たスレッショルドレベルを設定でき、各ブロック毎にコ
ンパレータが単一となり、構成の簡略化とワイヤハーネ
スの本純化が可能となり、ひいて瓜安価に構成できる効
果かめる。
As described above, according to the present invention, the output t of the photosensor for each block is added to the comparator as a wired OR, and the threshold level of the comparator is determined based on the dynamic drive timing of the photosensor. Since the configuration has tM stages of blocks that can be switched by analog switches, the threshold level can be set according to the output level of the photosensor, and each block has a single comparator, simplifying the configuration and wiring harness. This makes it possible to purify the structure, which in turn has the effect of being able to be constructed at a much lower cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図にこの発明の一実施例によるフォトセンサのダイ
ナミック駆動回路のブロック図、第2図に同上実施例に
おける8ブロツクのうちの1ブロツクを抽出してその基
本@取を示すブロック図、第3図にこの発明のフォトセ
ンサのダイナミック駆動回路の他の実施例のブロック図
、第4図に従来のフォトセンサのダイナミック駆動回路
のブロック図、第5図に従来およびこの発明の一実施例
によるフォトセンサのダイナミック駆動回路の動作全説
明するためのタイミングチャートである。 1はタイミングデコーダ、2a〜2hnフオトセフ”j
、3iコンパレータ、5a〜5hにフリップ・フロツブ
1q1路、6a〜6ha可変抵抗器、7にアナログスイ
ッチ。 なお、図中、同一符号に同一、父a相当部分を示す。 8:プロブラマブjレキーホ゛−1−/↑會スプレィコ
ントローラ0のく 第6図 手続補正書(自発) 阜3.67 昭和     月  日
FIG. 1 is a block diagram of a dynamic drive circuit for a photosensor according to an embodiment of the present invention, FIG. 2 is a block diagram showing the basic arrangement of one block out of eight blocks in the embodiment. FIG. 3 is a block diagram of another embodiment of the dynamic drive circuit for a photosensor of the present invention, FIG. 4 is a block diagram of a conventional dynamic drive circuit for a photosensor, and FIG. 5 is a block diagram of a conventional dynamic drive circuit for a photosensor and an embodiment of the present invention. 3 is a timing chart for explaining the entire operation of the dynamic drive circuit of the photosensor. 1 is a timing decoder, 2a to 2hn photosef"j
, 3i comparator, 5a-5h flip-flop 1q1 path, 6a-6ha variable resistor, 7 analog switch. In the drawings, the same reference numerals indicate the same parts. 8: Probramab J Reckey Ho-1-/↑ Company Spray Controller 0 Figure 6 Procedural Amendment (Voluntary) 3.67 Showa Month Date

Claims (1)

【特許請求の範囲】[Claims] M個のブロックにそれぞれN個設けられ、出力をワイヤ
ードオアとし全体としてM×Nのマトリックス構成をな
すフォトセンサと、上記N個のフォトセンサ毎にダイナ
ミック駆動するためにスキャン信号をデコードするタイ
ミングデコーダと、上記M個のブロック毎に設けられ上
記N個のフォトセンサの出力をロジックレベルに変換す
るコンパレータと、上記M個のブロック毎に設けられ上
記各ブロック毎のコンパレータに対して上記N個のフォ
トセンサの出力レベルに応じたスレッショルドレベルを
設定する可変抵抗器と、上記M個のブロック毎に設けら
れ各ブロックの可変抵抗器で設定されたスレッショルド
レベルを上記ダイナミック駆動タイミングに同期して切
り換えて上記各ブロック毎の上記コンパレータに与える
アナログスイッチと、上記各ブロックのコンパレータの
出力を上記ダイナミック駆動タイミングに同期してサン
プリングするフリップ・フロップ回路とを備えたフォト
センサのダイナミック駆動回路。
N photosensors are provided in each of the M blocks, the outputs are wired OR, and the entire structure is an M×N matrix; and a timing decoder that decodes a scan signal to dynamically drive each of the N photosensors. and a comparator provided for each of the M blocks to convert the outputs of the N photosensors into logic levels; A variable resistor sets a threshold level according to the output level of the photosensor, and a threshold level set by a variable resistor provided for each of the M blocks is switched in synchronization with the dynamic drive timing. A dynamic drive circuit for a photosensor, comprising an analog switch that applies to the comparator of each block, and a flip-flop circuit that samples the output of the comparator of each block in synchronization with the dynamic drive timing.
JP688888A 1988-01-18 1988-01-18 Dynamic driving circuit of photosensor Pending JPH01183215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP688888A JPH01183215A (en) 1988-01-18 1988-01-18 Dynamic driving circuit of photosensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP688888A JPH01183215A (en) 1988-01-18 1988-01-18 Dynamic driving circuit of photosensor

Publications (1)

Publication Number Publication Date
JPH01183215A true JPH01183215A (en) 1989-07-21

Family

ID=11650772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP688888A Pending JPH01183215A (en) 1988-01-18 1988-01-18 Dynamic driving circuit of photosensor

Country Status (1)

Country Link
JP (1) JPH01183215A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002262016A (en) * 2001-02-28 2002-09-13 Brother Ind Ltd Sensor and facsimile terminal provided with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002262016A (en) * 2001-02-28 2002-09-13 Brother Ind Ltd Sensor and facsimile terminal provided with the same

Similar Documents

Publication Publication Date Title
EP0264921A2 (en) A digital to analog converter
JPH06196958A (en) Programmable variable length delay circuit
JP2009005051A (en) Da conversion circuit
JPH0964744A (en) D/a converter circuit
JPH01183215A (en) Dynamic driving circuit of photosensor
EP1189353A3 (en) D/A converter
JPH06132828A (en) D/a converter
JPH02125518A (en) Semiconductor integrated circuit
JP2004208060A (en) D/a converter
KR100282443B1 (en) Digital / Analog Converter
JP3182165B2 (en) A / D conversion circuit
JPH04129332A (en) Successive approximation a/d converter
JPS61134982A (en) Memory access circuit
JPS63110676A (en) Dynamic drive circuit for photosensor
JP2844971B2 (en) Digital code processing system
JPS62265809A (en) Reference voltage generating circuit
SU1531210A1 (en) Majority element "4or more out of 7"
JPH09153774A (en) Waveform shaping circuit
JPS63111727A (en) Analog-digital converter
JPS6244728B2 (en)
JPS5614378A (en) A/d converter
JPH0573700A (en) Semiconductor integrated circuit
JPH0243813A (en) A/d converter
KR20040009425A (en) High speed encoder
JPS61283281A (en) Special effect device for television video signal