JPH01179365A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH01179365A
JPH01179365A JP33622887A JP33622887A JPH01179365A JP H01179365 A JPH01179365 A JP H01179365A JP 33622887 A JP33622887 A JP 33622887A JP 33622887 A JP33622887 A JP 33622887A JP H01179365 A JPH01179365 A JP H01179365A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
field effect
concentration
hydrogen
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33622887A
Other languages
English (en)
Inventor
Fukateru Matsuyama
深照 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP33622887A priority Critical patent/JPH01179365A/ja
Publication of JPH01179365A publication Critical patent/JPH01179365A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、絶縁性基板上に形成される電界効果トランジ
スタに係り、特に動作速度が速く、信頼性の高い、多結
晶シリコンを用いた電界効果トランジスタに関する。
[従来の技術] 近年、長尺化−次元フォトセンサや大面積化二次元フォ
トセンサ等の画像読取り装置等、液晶、エレクトロクロ
ーミー材料あるいはエレクトロルミネッセンス材料を利
用した画像表示91の大型化に伴ない、これら画像読取
り装置の走査回路部あるいは画像表示装置の駆動回路部
を大面積に作成する必要が生じている。
従来は、大面積に作成することが比較的容易であること
から、これらの走査回路部あるいは駆動回路部にはアモ
ルファスシリコンを用いて作成した電界効果トランジス
タが用いられていた。
ところが、アモルファスシリコンは電界効果移動度(以
下jLFEと記す)が0 、1’cm2/V−sec程
度と低いため、アモルファスシリコンを用いて作成した
電界効果トランジスタを、前記画像読取り装置や画像表
示装置等の大型化に伴なって、高速、高機能が要求され
る走査回路、駆動回路に使用するには限界がある。
そこで、最近アモルファスシリコンよりもJAFEの大
きい多結晶シリコンを用いて電界効果トランジスタを形
成することが考案されている。
しかし、多結晶シリコンをチャネル部に用いると、アモ
ルファスシリコンは抵抗率が高いのに対し、多結晶シリ
コンは抵抗率が比較的低いので、トランジスタのOFF
時のリーク電流が大きく、ON10 F F比を十分大
きくはとれないという問題点があった。
そこで、ソース部及びドレイン部に対しチャネル部が異
型の導電型になるように不純物を導入することによりp
n接合を形成し、これによりトランジスタのON10 
F F比を十分にとる方法が考えられた。
しかし、この方法においても多結晶シリコンの粒界に存
在する欠陥によってJAFEが期待した程には大きくと
れず、また、pn接合も所望のものに形成できないのが
実情である。
そこで、水素プラズマ処理等により、水素でダングリン
グボンドを終端して欠陥濃度を低減する方法が考えられ
たが、この方法においては、水素が結晶粒界に51=H
2やSiミH2等の結合形態で入ってしまう、その結果
、この結合状態にある水素が、素子として連続動作させ
たときの経時変化の原因あるいは粒界準位の増大の原因
となってJiFEを低下させるという問題があり、良好
なpn接合形成には十分ではなかった。
また、従来の多結晶シリコンを用いたトランジスタにお
いてはLPCVD法等によって多結晶シリコンを形成し
ていたため、多結晶シリコン形成時に基板温度が高くな
ってしまう、そのため石英基板やサファイア基板等の耐
熱性の絶縁基板を使用し、その基板上に多結晶シリコン
を形成させていた。しかし、かかる耐熱性の絶縁基板を
使用することはコストが高くつき、実用性の点で問題で
あった。
さらに、多結晶のpn接合を形成する場合、ソース部及
びドレイン部の不純物濃度が低いと、ソース部、ドレイ
ン部と電極との間に新たにオーミックコンタクト層を形
成する必要があり、プロセスの工程数が増えるという問
題点もあった。
本発明の目的は以上の問題点を解決し、大型の画像読取
り装置あるいは画像表示装置の駆動用として好適な高性
使で、低コストで生産可能な多結晶シリコン電界効果ト
ランジスタを提供することにある。
E問題点を解決するための手段] 本発明の電界効果トランジスタは、0.01〜3 at
o+mic%(以下単に%と記す)の水素原子と。
0.001〜1%の弗素原子を含有し、エレクトロスピ
ンレゾナンス(E S R)による測定スピン濃度が5
.OXIO17cm−3以下である多結晶シリコンによ
って5チャネル部及びソース部及びドレイン部を形成し
たことを特徴とする。
すなわち、本発明においては、多結晶シリコン膜に0.
01〜3%の水素原子及び0.001〜1%の弗素原子
を含ませ、さらに、酸素原子等のコンタミネーションを
極力押えることによって、主に結晶粒界に存在する欠陥
濃度が5.OX 1017c m−3以下に抑えられる
ことにより、結晶粒界の粒界準位が低減され、実効キャ
リア移動度が向上し、pn接合の特性が良好になり、多
結晶電界効果トランジスタの諸特性が向上した。ここで
、多結晶シリコン単層膜の評価としてはホール移動度(
17−H)を測定し、膜中の水素濃度、及び弗素濃度に
ついては、例えば、二次イオン質量分析計(S IMS
) 、Xmマイクロアナライザ(XMA)又は水素分析
計等を用いて測定し、欠uliHKについてはエレクト
ロンスピンレゾナンス(E S R)を用いて測定した
。pn接合の特性については電流−電圧特性(J−V特
性)及び電気容量−電圧特性(C−V特性)を測定して
評価した。
一般にpn接合のJ−V特性は次式の形で表わされる。
J=Jo−exp((eV/nkT)−t)ここで、J
oは逆バイアス時の飽和電流濃度、nは定数でありpn
接合の空乏層中の欠陥の影響によって生じる電流を反映
した値で、1〜2の間の値をとる。n=2の場合は、空
乏層中の欠陥を介した再結合電流が支配的となるため好
ましくなく、n=1に近い値が好ましい。
また、作成した電界効果トランジスタ(以下TPTと記
す)の特性の評価としては、電界効果移動度(prO及
びスレッシュホールド電圧(Vth)及びVth(7)
安定性及びON10 F F電流比を用いた。
水素含有量及び弗素含有量及び欠陥濃度と前記の諸特性
の関係は実施例で詳述するが、概要としては、0.01
〜3%の水素原子に加えて0.001−1%の弗素原子
を含有することで、水素原子と弗素原子によって主に粒
界に存在する欠陥が補償されて、ESHによる測定スピ
ン濃度が5.0XIO17以下に低減され、さらに弗素
原子により5i=H2やSt三H3の結合状態で結晶粒
界に存在する不安定な水素原子が低減され、安定な5i
−H結合の割合が増加する。その結果S i =H2結
合やSl三H3結合の不安定な状態の水素原子に起因し
ていた素子の連続動作時の経時変化が少なくなり、粒界
準位が低減されてJLFEが増大した。上述のように本
発明に用いられる多結晶シリコンは、単に水素原子と弗
素原子を含有するということでなく、0.01〜3%の
水素原子と0.001−1%の弗素原子が主に結晶粒界
に存在する欠陥を補償する状態で含有され、その結果と
してESRによる測定スピン濃度が5.OX 1017
c m−’になっていることが特徴である。
また、弗素原子によって不安定な結合状態の水素原子が
低減されることが重要である。
多結晶シリコン膜中に含有される水素原子は、望ましく
は0.01〜3%、さらに望ましくは0.05〜2%、
最適には0.1〜1%である。
また、同じく含有される弗素原子は、望ましくは0.0
01〜1%、さらに望ましくは0.005〜0.5%、
最適には0.01〜0.3%である。水素原子がo−o
oi%未満、または、弗素原子が0.001%未満の状
態では、粒界準位の欠陥が十分に補償されない。
また、水素原子が3%を越えると5i=H2やSt三H
3の結合状態の不安定な水素が急速に増大する。また、
弗素原子が1%を越えて含有されると結晶粒界の過剰な
弗素原子により粒界準位の原因となったり、空気中の水
と反応して酸化が起こったりする。前述の範囲で水素原
子及び弗素原子が含有される状態では1粒重粒界の欠陥
が補償され不安定な結合状態の水素も低減されることが
わかった。
その結果、ESRを用いて測定されるスピン濃度は5.
OXIO17cm−3以下に低減された。
また、水素原子が0.05〜2%で弗素原子が0.00
5〜0.5%の場合、1.OX1017cm−3以下、
さらに水素原子が0.1〜1%で弗素原子が0.01〜
0.3%の場合、5.OX 1016c m−3以下に
低減され、前述のpn接合の特性を向上させ、多結晶T
PTの特性が向上された。
上記条件を満たす多結晶シリコンを得る成膜法としては
、S i F4 、 S i 2 F6 、 S i 
H2F2等の弗素化シリコンガスの少なくとも一種を原
料ガスとして使用し、H2ガスを用いるグロー放電法、
光CVD法などの気相成長法、あるいは基体上に堆請膜
を形成するための成膜空間内に、ケイ素とハロゲンを含
む化合物を分解することにより生成される活性種(A)
と、該活性種(A)と化学的相互作用をする成膜用の化
学物質より生成される活性種(B)とを、それぞれ別々
に導入して化学反応させる事によって、前記基体上に堆
積膜を形成する堆積膜形成法(以下HRCVD法と略称
する)が好適である。
TPTを作製する基板の材質は、一般に、画像読取りデ
バイスまたは画像表示デバイスに応用するという目的に
おいて、透光性の絶縁性基板であることが望ましく、さ
らに、大面積化のためには、軟化点の低い並ガラス、プ
ラスチック等の廉価基板を用いることが望ましい。
ところが1本発明の条件を満たす多結晶シリコンを用い
る限り、基板温度が400℃以下でも従来のLPCVD
法等の基板温度600℃以上を必要とする多結晶シリコ
ン膜と同等以上の素子特性を得ることができる。
したがって、安価な大面積基板材料が使用でき、低コス
トで作製できるので1画像読取りデバイスあるいは画像
表示デバイスへの応用の実用性の点で非常に重要である
また、前記の気相成長法を用いて、導電型を支配する不
純物を含有する多結晶を成長させる場合には、不純物導
入用の原料ガスを気相成長中に導入することが望ましい
、そこでソース部、ドレイン部を形成する多結晶シリコ
ンを形成する時に5ソ一ス部、ドレイン部の上層の、電
極とのコンタクト部分の不純物濃度を下層部より増大さ
せてオーミックコンタクト層を連続的に形成することに
より、オーミックコンタクト層を新たに形成する場合よ
りプロセスの工程数を低減でき、低コスト化、歩留まり
向上に有効である。
さらには、ソース部、ドレイン部、ゲート部の電極とし
て、金属電極のかわりに本発明の条件を満たす、多結晶
シリコンによるソース部、ドレイン部と同型で不純物濃
度の高い層を用いることによって、オーミックコンタク
ト層の形成が不要となり、工程数を低減でき、デバイス
の低コスト化、歩留まりの向上を実現することができる
。また、電極金属等の拡散による素子への悪影響もなく
すことができる。
[実施例] 以下実施例で本発明の詳細な説明する。
(実施例1) 第1図は本発明の典型的な実施例を示す電界効果型薄膜
トランジスタ(TPT)(7)ly面図である。101
はガラス基板(コーニング社)67059)、102は
本発明のp型多結晶シリ:17,103a、103bは
それぞれソース部、ドレイン部であり本発明のn型多結
晶シリコン、104a、106はソース電極、104b
−。
10Bはドレイン電極、107はゲート電極、105は
ゲート絶縁膜である。
次に第1図のTPTを、第2図乃至第6図に示す製造工
程に従って詳述する。
まず、ガラス基板101(コーニング社#7059)を
HF: HNO3: CH3C0OHの混合液で軽くエ
ツチングし、流水洗浄して、乾燥後、前述のHRCVD
法により、第2図に示す装置で本発明のp型多結晶シリ
コンM102゜300 OAを形成した。なお、成膜室
の壁材には、形成される膜への酸素原子等のコンタミネ
ーシゴンを防止するために、アルミナセラミックスを使
用している。
ただし、第2図の装置を用いた成膜方法は、H2とAr
との混合ガスにマイクロ波を投入してプラズマを起こし
て水素の活性種を生成し、Si2F6の熱分解によって
5izF6の活杼種を生成し、以上の2つの活性種を会
合させて反応させ基板に多結晶を堆積するものであり、
この方法でH2流量、Si2F6流量マイクロ波投入パ
ワ−5基板温度等の条件を変化させて、膜質の異なる多
結晶シリコンを堆積した。ただし、Ar流量は200s
ecm、内圧は0.3Torrで一定とした。
また、p型多結晶シリコンを作成する時はAr希釈のB
Fx、n型多結晶シリコンを作成する時はAr希釈のP
H3とH2とArとの混合ガスに混合させて、気相成長
中に多結晶シリコンにB及びPを混入させた。
そして、膜質の変化の効果を明らかにするために、n゛
層はH250sccm、Ar200scCm、200p
pmPHx  (Arベース)5secmの混合ガスに
出力200Wのマイクロ波を投入して生成された活性種
と、SiSi2F61Osc、ArAr30seの混合
ガスを700℃に熱しである電気炉で分析して生成した
活性種とを反応させ200℃に保たれた基板上に形成す
ると云う、一定の成膜条件をとった。−方、2層の成膜
条件を変化させてダイオード特性への影響をみた。
次に、窒化シリコン膜301を1000A 、連続成膜
し、第3図のような積層を形成した。この上にレジスト
を塗ってバターニングし、レジストをマスクにして5i
N301のソース部及びドレイン部をエツチングして第
4図のような形にした0次に第2図の装置で本発明の多
結晶シリコンのn・層を100OA形成した。
ただし、t52図の装置を用いた成膜方法は、H2とA
rとの混合ガスにマイクロ波を投入してプラズマを起こ
して水素の活性種を生成し、Si2F6の熱分解によっ
て5izF6の活性種を生成し、以上の2つの活性種を
会合させて反応させ基板に多結晶を堆積するものであり
、この方法でH2流量、Si2F6流量マイクロ波投入
パワー、基板温度等の条件を変化させて、膜質の異なる
多結晶シリコンを堆積した。ただし、Ar流量は200
secm、内圧は0.3Torrで一定とした。
また、p型多結晶シリコンを作成する時はAr希釈のB
 F 3 e n型多結晶シリコンを作成する時はAr
希釈のP HsとH2とArとの混合ガスに混合させて
、気相成長中に多結晶シリコンにB及びPを混入させた
そして、膜質の変化の効果を明らかにするために、n◆
層はH250secm、Ar200sccm、200p
pmPH3(Arベース)5secmの混合ガスに出力
200Wのマイクロ波を投入して生成された活性種と、
5izFs10 s c c m 、 A r 50 
s e c mの混合ガスを700℃に熱しである電気
炉で分析して生成した活性種とを反応させ200℃に保
たれた基板上に形成すると云う、一定の成膜条件をとっ
た。−方、p層の成膜条件一定の成膜条件で、p層の成
膜条件を変化させてダイオード特性への影響をみた。
次に、Crを1000への厚さで蒸着し、ゲート部分を
リフトオフして第5図に示すような形にした。さらに、
SiNを2000A堆積し、グー、ト部及びドレイン部
にコンタクトホール形成後、Anを400〇八蒸着し、
これをパターニングして第1図に示すTPTを形成した
さらに、このように膜質の異なるp層を用いて第1図に
示すTPTを同じ工程で作成し、このTPTの電界効果
移動度74FE、スレッシュホールド電圧vth、ドレ
イン電圧Vo=lOVの時のゲート電圧VG=20V(
7)ドレイン電流l0(VG=20)と、ゲート電圧V
G=OVのドレイン電流I o(V a=o )の比、
 I o(V e=20 ) / I o(V e=O
)(以下0N10ff比と記す)、また。
500時間連続動作させた時のVthの変化ΔVthを
測定し、第1表に示した。ただし、ここで作成したTP
Tのチャネル長はL= 10gm、チャネル巾はW=l
OOルmである。
ここで、第1図のTPTの特性を大きく左右するのは1
02.103a及び103bc7)多結晶シリコンの層
である。そこで、102.103a及び103bの多結
晶シリコンとして使う本発明の多結晶シリコンの効果を
明らかにするために。
第6図のような構造のp−n接合ダイオードを形成し、
多結晶シリコンの膜質とダイオード特性の相関をみた。
第6図において、601はp層のシリコンウェハ基板、
602は本発明のp型多結晶シリコン、603は本発明
のn°多結晶シリコン、604はCr電極、605はp
t電極である。
前述のHRCVD法により、第2図の装置で条件を変え
て作成した膜質の異なる多結晶シリコンを用いて第6図
のダイオードを作成し、ダイオードの電流電圧特性を測
定して、前記(1)式のn値及び逆バイアス等の飽和電
流Jsと膜質との関係を第1表に示した。
第1表から明らかなように、多結晶シリコンの水素濃度
が0.01〜3%、弗素濃度が0.001−1%、ES
Rによる測定スピン濃度が5 、 OX 1017cm
−3以下である試料No、2〜4は、上記条件からはず
れている試料No。
1.5に比べ、ダイオードの電流−電圧特性において、
n値が1に近くなり、逆バイアス時の飽和電流密度J$
が減少し、良好なpn接合が得られている。そして、T
PT特性は、電界効果移動度Jj、FEが増大し、Vt
hが減少して、0N10FF比大きくなり、またVth
の変化ΔVthも小さくなって、経時変化が少なく高速
動作が可能な特性が得られた。特に、水素濃度0.5%
、弗素濃度0.05%、スピン濃度2 、2X1016
cm−3の試料No、3はダイオード特性のn値が1.
05で、TPTのルF〔が18と高い値を示し、Vth
も低く、安定して良好な特性が得られた。
ただし、これらの多結品シリコンの粒径は、いずれの試
料も500〜1000^であり1表面の凹凸は500A
以下であった。また、ダイオード、TPTの作成の際に
用いた多結晶n゛暦の水素濃度は1.0%、弗素濃度は
o、i%、スピン濃度は5.6×1016cm−3であ
った。
(実施例2) 実施例1と全く同様の工程で第1図のTPTを作製した
。ただし、多結晶シリコンの成膜法としてグロー放電法
と水素雰囲気中の熱アニール処理を組み合わせた。そし
て、多結晶99172層の・ 成膜条件は一定にして多
結晶シリコンn・層の製膜条件を変化させて、同一プロ
セスでTPTを作成し、第1表と同様に特性を比較した
グロー放電法は、平行平板型で、B2とArとSiF4
との混合ガスにRF波を印加して分解し、ガラス基板(
コーニング社#7059)上に基板温度300℃で多結
品シリコンを成長させた。なお、成膜室の壁材は実施例
1と同じくアルミナセラミックスである。また、p型の
場合はB2希釈のP H3を、n型の場合はB2希釈の
B2 H6を、それぞれ上記原料ガスに混合させて作成
した。水素雰囲気中の熱アニール処理は1 、 OTo
 r rでアニール温度を変えて、30分間行った。
ここで、2層の成膜は、B250scem。
ArAr10sc、SiF45sccm、B2−c30
0ppmに希釈したPHPH31seを混合し、反応室
圧力を0.2Torrに保ち、20Wの出力で13.5
6MB2の高周波を印加して。
基板温度300℃で成長させ、その後350℃で熱アニ
ール処理した。2層の水素濃度は0.8%、弗素濃度は
0.1%、ESRによる測定スピン濃度は3.4X l
 01層cm−3であった。上記の同一条件で作成した
2層を用いて、n″層の成膜条件、アニール温度等を変
化させて膜質の異なるn″層を用いた時のTPTの特性
の変化を第2表に示した。
第2表の結果から明らかなように、n゛層の多結晶シリ
コンの水素濃度が0.01〜3%、弗素濃度が0.00
1〜1%、スピン濃度が5.0XIO”cm−3以下の
試料No、7〜9は、上記条件を満たしていない試料N
o、6゜IOに比べ、TPT特性の電界効果移動度ルF
Fが向上し、スレッシュホールド電圧vthが低下して
、その経時変化(ΔVth)が小さくなり、ON10 
F F比の桁数が増大して、高速で安定な動作が可能と
なっている。特に、水素濃度1.1%、弗素濃度0.1
%、スピン濃度3.OX1016cm−3の試料N01
8は、pFt=15と高い値が得られ、またVLh=2
.4と低く、その変化(ΔVth)も小さく経時変化の
ほとんどない安定な動作であり、ON10 F F比も
2.9×104と十分な桁数がとれた。
ただし、ここでn・層の多結晶の粒径はいずれ以下であ
った。
以上の実施例1.2より、TPTにおいて、チャネル部
及びソース部及びドレイン部のすべてを0.01〜3%
の水素原子及び0.001〜1%の弗素原子を含み、E
SHにスピン濃度が5.017cm−3以下の多結晶シ
リコンによって作成することによって、電界効果移動度
が大きく、スレッシュホールド電圧VLbが低く、ON
10 F F比が大きく、また、特性の経時変化の少な
い良好な特性のTPTが得られることがわかる。
(実施例3) 第7図に、チャネル部及びソース部及びドレイン部及び
ソース部、ドレイン部のオーミックコンタクト層として
、o、oi〜3%の水素原子及び0、−001〜1%の
弗素原子を含み、欠陥濃度が5.017cm−3以下で
ある多結晶シリコンを用いて作成したTPTの例を示す
、グローはガラス基板(コーニング社#7059)、7
02はp型多結晶シリコン、703a、703bはn゛
多結晶シリコン、704a、704bは703a、70
3bよりも不純物濃度の高いn゛多結晶シリコン、70
5はゲート絶縁膜、706〜708は電極である。つま
り、第1■のCr電極104a、104bをn゛多結晶
シリコンで置き換えた構造となっている。
第7図のTPTを作成工程に従って詳しく説明する。
HF : HNO3: CH3C0OHの混合液で軽く
エツチングしたガラス基板701 (コーニング社97
059)上に、光CVD法によりp型多結晶シリコン7
02を3000八成膜した。このときB2120scc
m、Si2Fb1sccm、SiSiH2F230sc
、B2で11000ppに希釈したB2 Hb 3sc
cmを混合し、1.0Torrc7)圧力、基板温度3
00℃の下で低圧水銀灯により紫外光を照射して、水銀
増感法で成膜した。2層の水素濃度は0.9%、弗素濃
度は0.07%、ESRスピン濃度は3 、4X 10
16cm−3テあった。
この後、SiNを1000△堆積し、実施例1のTPT
の作成工程と同様の方法でソース部、ドレイン部のSi
Nをエツチングし、次にn。
多結晶シリコン703a、703bを堆積した。このと
き、B2120sccm、SiSi2F61sc、Si
SiH2F230se、B2で5000ppmに希釈し
たPHa6secmを混合し、1.0Torrc7)圧
力、基板温度300℃の下で、水銀増感法を用いて成膜
した。そして、この条件でPH3/H2の量を6scc
mから30secmに増加させて、連続的に不純物濃度
を増大させたn・層704a、704bを堆積した。こ
の後実施例1のTPTと同様の工程で絶縁膜を堆積し、
コンタクトホールを形成して、電極を形成した。ここで
nφ層703c、703bの膜厚は1500Aで水素濃
度は1.4%、弗素濃度は0.1%、ESHによる測定
スピン濃度は4.9X1016cm−3、リンの濃度は
7.2X 1018c m−3であった。また、より不
純物濃度の高いn◆層703a、703bの膜厚は50
0Aで水素濃度は1.8%、弗素濃度は0.5%、ES
Rによる測定スピン濃度は6.OX1016cm−:l
、リンの濃度は8 、5X1019cm−3テあった。
このようにして作成したTPTは、第1図のTPTと比
較してCr電極の層を堆積する必要がなく、n“層とオ
ーミックコンタクト層であるより不純物濃度の高いn゛
層を連続的に形成できるので、工程数を減少できる。そ
の結果低コストで歩留まり高<TFTを製造することが
できる。
上記工程で作成した第7図のTPTの特性を測定した結
果、電界効果移動度pFE=16、スレッシュホールド
電圧Vth=2.5Vで経時変化のない良好な特性が得
られた。
(実施例4) 実施例3の第7図の構造のTPTで電極をA見ではなく
、n0層多結晶シリコンにより形成したTPTを第8図
に示す、801,802,803はn争多結晶シリコン
であり、他は第7図と同じ構造である0作成工程は、コ
ンタクトホールの形成まで実施例3と全く同様に形成し
、その後、実施例3の不純物濃度の高いn″層704a
 。
704bの形成末期と同じ条件でn・多結晶シリコンを
400 OA堆積し、これをパターニングして第8図の
TPTを作成した。
電極として、0.01〜3%の水素原子及び0.001
−1%の弗素原子を含み、ESRによる測定スピン濃度
が5.0X10”cm−3以下である多結晶シリコンを
用いることによって、金属電極を用いる場合に比ベアニ
ール等による金属の拡散の恐れがなく、オーミックコン
タクト性が良好で低コスト化、歩留まり向上が可能とな
った。
さらに電極のバターニングの線巾を細くでき、高密度の
集積化が可能である。
チャネル長がL=lOpLmで、チャネル巾がW=10
01Lmの第8図の構造のTPTを、前記工程により作
成した結果、電界効果移動度PFE= 15 、 スL
/ −/ シュ* −)Ltド電圧Vth=2.7Vで
経時変化の多い良好な特性が得られた。
以上の実施例は、nチャネルのエンハンスメント形のT
FTを例に挙げたが、本発明はもちろんこの形のみに吸
収されるものではなく、pチャネル型あるいはデイプレ
ッション型等のTPTにも適用できる。
[発明の効果] 以上のように1本発明によれば、大面積の画像読取装置
又は画像表示装置等への応用にて適した、動作速度が速
く、信頼性の高い電界効果トランジスタを作成できる。
【図面の簡単な説明】
第1図は本発明の電界効果トランジスタの実施例の断面
図であり、第2図は本発明の多結晶シリコンの製膜装置
の側面図である。また、第3図〜第5図は第1図のTP
Tを作成する工程を示す断面図であり、第6図はpn接
合ダイオードの断面図であり、第7図、第8図は本発明
の他の実施例の電界効果トランジスタの断面図である。 101.701・・・ガラス基板(コーニング社#70
59)、102,702・・・p型多結晶シリコン層、
103a、103b、703a、703b・・・n◆層
多結晶シリコン層、104a、104b・・・Cr電極
、105,705・・・ゲート絶縁膜、106.706
・・・ソース電極、107,707・・・ゲート電極、
108.708・・・ドレイン電極。 201・・・基板、202・・・サセプタ、203・・
・成膜空間、204・・・電気炉、205・・・熱励起
空間、206・・・マイクロ波導波管、207・・・マ
イクロ波によるプラズマ発生空間、301・・・窒化シ
リコン層、401・・・パターニングされた窒化シリコ
ン層、402・・・パターニングされたレジスト、60
1・・・p・シリコンウェハ、602・・・p型多結晶
シリコン、603・・・n°型型詰結晶シリコン604
−−−Cr電極、605 ・P を電極、704a、7
04b・・・より不純物濃度の高いn゛多結晶シリコン
、801・・・n ”jp 結晶シリコンのソース電極
、802・・・n0多結晶シリコンのゲート電極、80
3・・・n′″多結晶シリコンのドレイン電極。

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁性基板上に形成した電界効果トランジスタに
    おいて、該電界効果トランジスタのチャネル部、ソース
    部及びドレイン部が、0.01〜3atomic%の水
    素原子及び0.001〜1atomic%の弗素原子を
    含有し、かつ、スピン濃度が5.0×10^1^7cm
    ^−^3以下である多結晶シリコンで形成されているこ
    とを特徴とする電界効果トランジスタ。
  2. (2)ソース部と電極、及び、ドレイン部と電極とのそ
    れぞれのオーミックコンタクト層が、0.01〜3at
    omic%の水素原子及び0.001〜1atomic
    %の弗素原子を含有し、かつ、スピン濃度が5.0×1
    0^1^7cm^−^3以下である多結晶シリコンで形
    成されている特許請求の範囲第1項に記載の電界効果ト
    ランジスタ。
  3. (3)ソース部、ドレイン部及びゲート部の電極が、0
    .01〜3atmic%の水素原子及び0.001〜1
    atmic%の弗素原子を含有し、かつ、スピン濃度が
    5.0×10^1^7cm^−^3以下である多結晶シ
    リコンで形成されている特許請求の範囲第1項に記載の
    電界効果トランジスタ。
  4. (4)絶縁性基板が、耐熱温度400℃以下の基板であ
    る特許請求の範囲第1項乃至第3項のいずれか1項に記
    載の電界効果トランジスタ。
JP33622887A 1987-12-29 1987-12-29 電界効果トランジスタ Pending JPH01179365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33622887A JPH01179365A (ja) 1987-12-29 1987-12-29 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33622887A JPH01179365A (ja) 1987-12-29 1987-12-29 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH01179365A true JPH01179365A (ja) 1989-07-17

Family

ID=18296964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33622887A Pending JPH01179365A (ja) 1987-12-29 1987-12-29 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH01179365A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305863A (ja) * 1988-06-03 1989-12-11 Hitachi Metals Ltd 窒化アルミニウム焼結体
US6261877B1 (en) 1990-09-11 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP2008502114A (ja) * 2004-06-09 2008-01-24 ファイゲル アンドレアス 圧入コンタクト及び該圧入コンタクトの製作法
US8431955B2 (en) 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305863A (ja) * 1988-06-03 1989-12-11 Hitachi Metals Ltd 窒化アルミニウム焼結体
US6261877B1 (en) 1990-09-11 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP2008502114A (ja) * 2004-06-09 2008-01-24 ファイゲル アンドレアス 圧入コンタクト及び該圧入コンタクトの製作法
US8431955B2 (en) 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates

Similar Documents

Publication Publication Date Title
US4766477A (en) Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency
US6620744B2 (en) Insulating film formation method, semiconductor device, and production apparatus
US5170231A (en) Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current
US6610615B1 (en) Plasma nitridation for reduced leakage gate dielectric layers
KR0143873B1 (ko) 절연막 및 반도체장치 및 반도체 장치 제조방법
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
CA1284236C (en) Semiconductor device with low defect density oxide
KR100421767B1 (ko) 박형 절연막 제조 방법
US6124154A (en) Fabrication process for thin film transistors in a display or electronic device
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
US6391690B2 (en) Thin film semiconductor device and method for producing the same
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US20050136695A1 (en) Thin film oxide interface
JP2005268798A (ja) 酸化物薄膜を製造する方法
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
US5627089A (en) Method for fabricating a thin film transistor using APCVD
US6689646B1 (en) Plasma method for fabricating oxide thin films
JPH0620122B2 (ja) 半導体素子
EP0810640A1 (en) Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film
JPH01179365A (ja) 電界効果トランジスタ
JPH04218928A (ja) 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
EP0946783B1 (en) Semiconducting devices and method of making thereof
KR100509660B1 (ko) 피막제조방법
US8084771B2 (en) Bottom-gate thin film transistor and method of fabricating the same