JPH01177732A - データ伝送路の故障検出回避回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ伝送路における故障検出に関し、特にイ
ンターフェースの故障箇所を判別して予備のデータ伝送
路に切換える故障回避回路に関する。

（従来の技術） 従来、この種のデータ伝送路における故障検出時には転
送データの再送を実施し、それでも故障を回避できない
場合には回線のダウンとして１＆！識していた。

（発明が解決しようとする問題点） 上述し九従来のデータ伝送路において、故障検出時には
転送データの再送が実施されている。

しかし、伝送路が切断されていた５、あるいは接触不良
などのハードウェアの障害が発生した場合には、処理の
続行が不可能となり１回線がダウンしてしまうと云う欠
点がある。

本発明の目的は、データ伝送路の故障インターフェース
を自動的に判断し、予備のデータ伝送路（切換えること
により上記欠点を除去し。

ハードウェアの障害が発生した場合にも処理の続行が可
能になるように構成したデータ伝送路の故障検出回避回
路を提供することにある。

（問題点ｔ−Ｓ決するための手段） 本発明によるデータ伝送路の故障検出回避回路はデータ
転送制御回路と、故障検出制御回路と、テストデータ発
生回路と、故障箇所判定制御回路と、故障箇所記憶レジ
スタ回路と、故障インターフェース回避制御回路と、デ
ータ再送制御回路と、内部バス制御回路とを具備して構
成したものである。

データ転送制御回路は、主局と従局との間を外部インタ
ーフェースバスによって接続し、データの転送を制御す
るためのものである。

故障検出制御回路は、外部インターフェースバス上でデ
ータエラーが発生した場合に、主局から従局へのデータ
転送時には従局からデータエラーを主局へ故障信号とし
て報告させ、逆のときＫは主局からデータエラーを従局
へ故障信号として報告させ、外部インターフェースバス
の異常を検出するためのものである。

テストデータ発生回路は、故障検出制御回路によって異
常を検出したとき、転送状態をテストフェーズに指示す
るとともにテストデータを発生するためのものである。

故障箇所判定制御回路は、テストデータ発生回路によっ
て発生したテストデータと、外部インターフェースバス
を介して従局に転送されたテストデータに対する従局か
らの折返し情報を比較し、故障インターフェース箇所を
判定するためのものである。

故障箇所記憶レジスタ回路は、故障箇所判定制御回路に
よって判定された故障インターフェース箇所を記憶する
ためのものである。

故障インターフェース回避制御回路は、故障インターフ
ェース箇所を外部インターフェースバス内の予備インタ
ーフェースに切換えるためのものである。

データ再送制御回路は、故障インターフェース回避制御
回路によって故障インターフェースバスが予備インター
フェースに切換えられた後。

転送データを再送するためのものである。

内部バス制御回路は、主局の中央処理装置と外部インタ
ーフェースバスとの間の転送データの交換および内部バ
スの制御を行うためのものである。

（実施例） 次に１本発明について図面を参照して説明する。

ｊ１！１図は、本発明によるデータ伝送路の故障検出回
避回路の一実施例を示すブロック図である。

Ｉ！１図において、１は内部バス、２は故障箇所記憶レ
ジスタ回路、３は内部バス制御回路。

４はデータ再送制御回路、５は故障箇所判定制御回路、
６はテストデータ発生回路、７は故障検出制御回路、８
はデータ転送制御回路、９は故障インターフェース回避
制御回路％１０は外部インターフェースバスでアル。

最初に、データ伝送路の故障検出方式について説明する
。

従局から主局に向ってデータが転送されるときには、故
障検出制御回路７によってデータをチエツクし、１ビツ
トのエラーを検出する。主局から従局に向ってデータが
転送されるときには、従局によってデータをチエツクし
、１ビツトのエラーを検出したときに外部インターフェ
ース１０によって主局にエラーを報告する。

上記により検出された１ビツトエラーは、内部バス制御
回路３と、テストデータ発生回路６、！：に通知され、
テストフェーズに入った旨を内部バス制御回路３により
中央処理装置へ知らせる。

次に、データ伝送路の故障検出後のテストフェーズ処理
方式、および故障箇所判定方式について説明する。

第２図は、故障箇所判定の動作を説明した流れ図である
。

第２図において、テストフェーズの設定後。

テストデータ発生回路６によってステツ’１ａではテス
トデータとしてオール１０′の情報を外部インターフェ
ース１０に送出し、ステップＣではテストデータとして
オール′″１”の情報を外部インターフェースバスｌＯ
に送出する。−定時間を経過した後、ステップａ、ｃに
対応するテストデータの折返し情報が従局より主局へ返
されるので、ステップｂではステップａのオール１０”
のテストデータの期待値１０”をチエツクし、ステップ
ｄではステップＣのオール＠１”のテストデータの期待
値＠ｌ”をチエツクする。

ステップｅでは、故障検出制御回路７で故障を検出し死
際に、故障箇所判定制御回路５でテストデータの折返し
情報と、期待値とを比較して故障インターフェースを検
出し、故障インターフェース箇所を認知する旨を示して
いる。

最後に、故障インターフェースを予備インターフェース
に切換える動作について説明する。

故障箇所判定制御回路５によって検出された故障インタ
ーフェースは、ステップｇＫよって故障箇所記憶レジス
タ回路２に記憶されるとともに、ステップ６によって外
部インターフェースバス１０を介して従局に伝えられる
。

ステップｆ、ｊではデータ転送制御回路８により、主局
と従局とに対して外部インター７エースバス１０の予備
インターフェースに故障インターフェースを切換える命
令が送出されることを示している。主局と従局とがそれ
ぞれ故障インターフェースを予備インターフェースに切
換えた後、ステップにではデータ再送制御回路４により
データの再送が行われることを示している。

なお、データ再送が正常に動作したことを故障検出制御
回路７により確認した後１本制御回路は内部バス制御回
路３によりテストフェーズを解除する。

さらに、故障箇所記憶レジスタ回路２によって記憶され
ている故障インターフェースは、内部バス制御回路３と
内部バス１とを介して中央処理装置に報告されて論る。

（発明の効果） 以上説明したように本発明は、データ伝送路の故障イン
ターフェースを自動的に判定し、予備のデータ伝送路に
切換えることにより、データ転送をハードウェアの１ビ
ツト故障によって中断されることなく１円滑に継続する
ことかで　　−きると云う効果がある。

【図面の簡単な説明】

第１図は１本発明によるデータ伝送路の故障検出回避回
路の一実施例を示すブロック図である。 第２図は、第１図によ゛るデータ伝送路の故障検出から
回避を介してデータが再送されるまでの制御の流れを示
す流れ図である。 １・・・内部パス ２・・・故障箇所記憶レジスタ回路 ３・・・内部バス制御回路 ４・・・データ再送制御回路 ５・・・故障箇所判定制御回路 ６・・・テストデータ発生回路 ７・・・故障検出制御回路 ８・・・データ転送制御回路 ９−故障インターフェース回避制御回路１０・−外部イ
ンターフェースバス 特許出願人　　茨城日本電気株式会社

Claims (1)

【特許請求の範囲】
1. 主局と従局との間を外部インターフェースバスによつて
   接続し、データの転送を制御するためのデータ転送制御
   回路と、前記外部インターフェースバス上でデータエラ
   ーが発生した場合に前記主局から前記従局へのデータ転
   送時には前記従局から前記データエラーを前記主局へ故
   障信号として報告させ、逆のときには前記主局から前記
   データエラーを前記従局へ前記故障信号として報告させ
   、前記外部インターフェースバスの異常を検出するため
   の故障検出制御回路と、前記故障検出制御回路によつて
   前記異常を検出したとき、転送状態をテストフェーズに
   指示するとともにテストデータを発生するためのテスト
   データ発生回路と、前記テストデータ発生回路によつて
   発生した前記テストデータと前記外部インターフェース
   バスを介して前記従局に転送されたテストデータに対す
   る前記従局からの折返し情報を比較し、故障インターフ
   ェース箇所を判定するための故障箇所判定制御回路と、
   前記故障箇所判定制御回路によつて判定された前記故障
   インターフェース箇所を記憶するための故障箇所記憶レ
   ジスタ回路と、前記故障インターフェース箇所を前記外
   部インターフェースバス内の予備インターフェースに切
   換えるための故障インターフェース回避制御回路と、前
   記故障インターフェース回避制御回路によつて前記故障
   インターフェースバスが前記予備インターフェースに切
   換えられた後、前記転送データを再送するためのデータ
   再送制御回路と、前記主局の中央処理装置と前記外部イ
   ンターフェースバスとの間の転送データの交換および内
   部バスの制御を行うための内部バス制御回路とを具備し
   て構成したことを特徴とするデータ伝送路の故障検出回
   避回路。