JPH01170188A - Automatic chrominance signal control circuit - Google Patents
Automatic chrominance signal control circuitInfo
- Publication number
- JPH01170188A JPH01170188A JP32810987A JP32810987A JPH01170188A JP H01170188 A JPH01170188 A JP H01170188A JP 32810987 A JP32810987 A JP 32810987A JP 32810987 A JP32810987 A JP 32810987A JP H01170188 A JPH01170188 A JP H01170188A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- burst
- supplied
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、例えばカラーテレビジョン受像機等に用い
られる自動色信号制御(ACC)回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to improvements in automatic color signal control (ACC) circuits used in, for example, color television receivers.
(従来の技術)
周知のように、近年のデジタル信号処理技術の発展に伴
い、デジタルテレビジョン受像機の開発が盛んに行なわ
れており、自動色信号制御回路もデジタル化されてきて
いる。この自動色信号制御回路は、伝送特性の異なるチ
ャネルによって生じる色の飽和度の差を吸収し、各チャ
ネルとも同じ飽和度となるように自動的に調整するもの
である。(Prior Art) As is well known, with the recent development of digital signal processing technology, digital television receivers are being actively developed, and automatic color signal control circuits are also being digitized. This automatic color signal control circuit absorbs differences in color saturation caused by channels with different transmission characteristics and automatically adjusts the saturation so that each channel has the same saturation.
第3図は、このようなデジタル化が施された、従来の自
動色信号制御回路を示すものである。すなわち、図中1
1は入力端子で、複合テレビジョン信号から分離された
色信号Cnが供給されている。FIG. 3 shows a conventional automatic color signal control circuit which has undergone such digitization. In other words, 1 in the figure
Reference numeral 1 denotes an input terminal to which a color signal Cn separated from the composite television signal is supplied.
この入力端子11に供給された色信号Cnは、乗算器1
2によって後述するゲインGnと乗算された後、出力端
子13から取り出される。The color signal Cn supplied to this input terminal 11 is transmitted to the multiplier 1
After being multiplied by a gain Gn, which will be described later, by 2, the signal is output from the output terminal 13.
また、乗算器12から出力された色信号Gn Cnは、
バースト検出回路14に供給されて、色信号Gn Cn
中に含まれるバースト信号レベルGn Bnが検出され
る。このバースト信号レベルQl Bnは、減算器15
によって、設定端子1Bに供給された基準レベルRから
減算され、係数器17で係数Kが乗算された後、加算器
18に供給される。Furthermore, the color signals Gn and Cn output from the multiplier 12 are as follows:
The color signal Gn Cn is supplied to the burst detection circuit 14.
The burst signal level Gn Bn contained therein is detected. This burst signal level Ql Bn is determined by the subtracter 15
is subtracted from the reference level R supplied to the setting terminal 1B, multiplied by a coefficient K in the coefficient multiplier 17, and then supplied to the adder 18.
この加算器18は、ラッチ回路19の出力信号と係数器
1丁の出力信号とを加算して、ラッチ回路18にラッチ
させるもので、ラッチ回路19の出力が上記ゲインOn
として乗算器12に供給されることにより、色信号Cn
中のバースト信号レベルBnを常に基準レベルRに一致
させるように制御が行なわれるものである。This adder 18 adds the output signal of the latch circuit 19 and the output signal of one coefficient unit, and causes the latch circuit 18 to latch the result.
The color signal Cn is supplied to the multiplier 12 as
Control is performed so that the burst signal level Bn in the middle is always made to match the reference level R.
ここで、上記の動作を差分方程式の形で表わすと、
Q1+1−Qn+K (R−Gn Bn )−(1−K
Bn ) On +KR・・・(1)となる。このため
、バースト信号レベルBnが基準レベルRに一致するよ
うに収束するための条件は、
11−KBn l < 1 ”12)と
なる。ここで、バースト信号レベルBnが一定値Boで
あるとすると、上記(2)式より、11−KBo I
< 1 −(3)となる。Here, if the above operation is expressed in the form of a difference equation, Q1+1-Qn+K (R-Gn Bn)-(1-K
Bn ) On +KR...(1). Therefore, the condition for the burst signal level Bn to converge to match the reference level R is 11-KBn l <1''12) Here, if the burst signal level Bn is a constant value Bo , from the above formula (2), 11-KBo I
< 1 - (3).
また、上記(3)式より、バースト信号レベルB。Also, from the above equation (3), the burst signal level B.
が、
0<Bo <1/K −(4)のと
き、−様に収束し、
Bo=1/K ・・・(5)の
とき、1サンプリングクロツクで収束し、1 / K
< B o < 2 / K −(6)
のとき、ゲインGnの値は正負の値を交互にとり、振動
しながら収束する。When 0 < Bo < 1/K - (4), it converges in a --like manner, and when Bo = 1/K ... (5), it converges in one sampling clock, and 1 / K
< B o < 2 / K − (6)
At this time, the value of the gain Gn alternately takes positive and negative values and converges while oscillating.
すなわち、従来の自動色信号制御回路では、色信号Cn
中のバースト信号レベルBOの大きさによって、収束速
度が興なることになる。例えばバースト信号レベルBo
が上記(4)式を満たしている場合、第4図に示すよう
に、バースト信号レベルBoが低いほど収束の速さが速
くゲインGnが大きくなり、バースト信号レベルBoが
高いほど収束が遅くゲインGnが小さくなる。That is, in the conventional automatic color signal control circuit, the color signal Cn
The convergence speed depends on the magnitude of the burst signal level BO. For example, burst signal level Bo
When satisfies the above equation (4), as shown in Fig. 4, the lower the burst signal level Bo, the faster the convergence speed and the larger the gain Gn, and the higher the burst signal level Bo, the slower the convergence and the larger the gain Gn. Gn becomes smaller.
このため、弱電界でバースト信号レベルBoが低くなっ
た場合には高速に収束する反面、雑音成分がバースト検
出回路14にも入力されるので、ゲインGnにノイズ成
分が重畳されるようになる。Therefore, when the burst signal level Bo becomes low due to a weak electric field, although it converges quickly, the noise component is also input to the burst detection circuit 14, so the noise component is superimposed on the gain Gn.
この場合、ゲインOnは大きな値となっているため、低
レベルのノイズ成分でも、乗算器12の出力が雑音の影
響を受けることになり、さらに、この乗算器12の出力
に基づいてゲインGnが決定されるので、結局、乗算器
12の出力は雑音の影響を大きく受けることになる。In this case, since the gain On is a large value, the output of the multiplier 12 will be affected by noise even if the noise component is at a low level, and furthermore, the gain Gn will be As a result, the output of the multiplier 12 will be greatly influenced by noise.
ここで、乗算器12の出力が雑音に影響されないように
、ゲインGnを一定値にするためには、係数s、17の
係数Kを十分小さく設定する必要が生じる。ところが、
係数Kを小さくすると、バースト信号レベルBoが高く
なったときに、収束が遅くなるという不都合が生じるこ
とになる。Here, in order to keep the gain Gn at a constant value so that the output of the multiplier 12 is not affected by noise, it is necessary to set the coefficient s and the coefficient K of the coefficient 17 sufficiently small. However,
If the coefficient K is made small, there will be an inconvenience that the convergence will be delayed when the burst signal level Bo becomes high.
(発明が解決しようとする問題点)
以上のように、従来の自動色信号制御回路では、バース
ト信号レベルBOが低い場合、ゲインOnが大きくなる
ように作用するので、雑音成分も同時に乗算が施されて
大きくなり、この乗算出力を帰還してさらに乗算に供さ
せるため、雑音に対して不安定になるという問題を有し
ている。特に、バースト信号レベルBoが低い場合は、
弱電界で雑音レベルが高いことが多いため、上記問題は
一層深刻なものとなっている。(Problems to be Solved by the Invention) As described above, in the conventional automatic color signal control circuit, when the burst signal level BO is low, the gain On increases, so the noise component is also multiplied at the same time. Since the multiplication output is fed back and used for further multiplication, there is a problem that it becomes unstable with respect to noise. Especially when the burst signal level Bo is low,
The above problem is made even more serious by the fact that the noise level is often high due to the weak electric field.
そこで、この発明は上記事情を考慮してなされたもので
、雑音の影響を受けに<<、シかもバースト信号レベル
の大きさによ7て収束速度が変化しない極めて良好な自
動色信号制御回路を提供することを目的とする。Therefore, the present invention has been made in consideration of the above circumstances, and provides an extremely good automatic color signal control circuit in which the convergence speed does not change depending on the magnitude of the burst signal level even though it is not affected by noise. The purpose is to provide
[発明の構成]
(問題点を解決するための手段)
すなわち、この発明に係る自動色信号制御回路は、入力
色信号中からバースト信号レベルを検出して雑音成分を
除去し、その出力で基準レベルを除算した信号と入力色
信号とを乗算するように構成したものである。[Structure of the Invention] (Means for Solving the Problems) That is, the automatic color signal control circuit according to the present invention detects the burst signal level from an input color signal, removes noise components, and uses the output as a reference signal. It is configured to multiply the input color signal by the signal obtained by dividing the level.
(作用)
上記のような構成によれば、雑音成分の除去されたバー
スト信号レベルで基準レベルを除算してゲインOnを生
成し、入力色信号に乗算するようにしたので、従来のよ
うに雑音成分が帰還されないため、雑音の影響を受けに
くくなるとともに、バースト信号レベルの大きさにかか
わらず、収束速度を一定にすることができる。(Function) According to the above configuration, the reference level is divided by the burst signal level from which the noise component has been removed to generate the gain On, and the gain is multiplied by the input color signal. Since the component is not fed back, it is less susceptible to noise, and the convergence speed can be kept constant regardless of the magnitude of the burst signal level.
(実施例)
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、2oは入力端子で、複合
テレビジョン信号から分離された色信号Cnが供給され
ている。この入力端子2oに供給された色信号Cnは、
乗算器21によって後述するゲインGnと乗算された後
、出力端子22から取り出される。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. In FIG. 1, 2o is an input terminal to which a color signal Cn separated from the composite television signal is supplied. The color signal Cn supplied to this input terminal 2o is
After being multiplied by a gain Gn, which will be described later, by a multiplier 21, it is taken out from an output terminal 22.
また、入力端子20に供給された色信号Cnは、バース
ト検出回路23に供給されて、色信号Cn中に含まれる
バースト信号レベルBnが検出される。Further, the color signal Cn supplied to the input terminal 20 is supplied to a burst detection circuit 23, and the burst signal level Bn included in the color signal Cn is detected.
このバースト検出回路23は、バースト期間において、
バースト信号を同期加算するか、またはバースト信号の
ピーク値を検出することにより、バースト信号レベルB
nを検出している。そして、上記バースト信号レベルB
nは、係数器24で係数(1−K)が乗算された後、加
算器25に供給される。This burst detection circuit 23, during the burst period,
The burst signal level B is determined by synchronously adding the burst signals or by detecting the peak value of the burst signals.
n is detected. Then, the burst signal level B
After n is multiplied by a coefficient (1-K) in a coefficient unit 24, it is supplied to an adder 25.
この加算器25は、係数器24の出力信号とラッチ回路
2Bの出力信号に係数器27で係数Kを乗算した信号と
を加算して、ラッチ回路2Bにラッチさせるもので、詳
細は後述するが、ラッチ回路26からは、雑音成分を除
去されたバースト信号レベルXnが出力される。This adder 25 adds the output signal of the coefficient multiplier 24 and the output signal of the latch circuit 2B to a signal obtained by multiplying the coefficient K by the coefficient multiplier 27, and causes the latch circuit 2B to latch the result. , the latch circuit 26 outputs a burst signal level Xn from which noise components have been removed.
そして、このバースト信号レベルXnは、除算回路28
に供給されて、基準レベルRの除算に供されるもので、
除算回路28の出力が上記ゲインGnとして乗算器21
に供給されることにより、色信号Cn中のバースト信号
レベルBnを常に基準レベルRに一致させるように制御
が行なわれるものである。Then, this burst signal level Xn is determined by the division circuit 28.
is supplied to and used for division of the reference level R,
The output of the division circuit 28 is applied to the multiplier 21 as the gain Gn.
Control is performed so that the burst signal level Bn in the color signal Cn always matches the reference level R.
ここで、上記の動作を差分方程式の形で表わすと、
G n −R/ X n −(
7)Xn+l =KXn + (1−K) Bn
=・(8)となる。そして、上記(8)式は巡回型ノイ
ズリデューサを表わしている。すなわち、係数器24.
27゜加算器25及びラッチ回路2Bは、ノイズ減衰器
を構成しており、バースト信号レベルBn中に含まれる
雑音成分を、十分に除去する作用を行なっている。Here, if the above operation is expressed in the form of a difference equation, G n -R/X n -(
7) Xn+l = KXn + (1-K) Bn
=・(8). The above equation (8) represents a cyclic noise reducer. That is, the coefficient unit 24.
The 27° adder 25 and the latch circuit 2B constitute a noise attenuator, and function to sufficiently remove noise components contained in the burst signal level Bn.
ここで、信号成分は振幅和となり雑音成分は電力相とな
るため、雑音成分は平均振幅で、1− (1+
となる。このため、係数にの値を「1」に近付けること
により、雑音成分を大幅に低減することができる。また
、バースト信号レベルBnを一定値Boとすると、(8
)式よりラッチ回路2Bの出力Xnは、Boに収束する
ことになる。このため、Gn−R/B。Here, the signal component is the amplitude sum and the noise component is the power phase, so the noise component has an average amplitude of 1- (1+. Therefore, by approaching the value of the coefficient to "1", the noise component Furthermore, if the burst signal level Bn is a constant value Bo, then (8
), the output Xn of the latch circuit 2B converges to Bo. Therefore, Gn-R/B.
となり、乗算器21の出力は、常にバースト信号レベル
Boが基準レベルRになる。Therefore, the burst signal level Bo of the output of the multiplier 21 is always the reference level R.
したがって、上記実施例のような構成によれば、バース
ト信号レベルBn中に含まれる雑音成分は、上記ノイズ
リデニーサにより低減されるとともに、乗算器21の出
力がゲインGnを決定する信号として従来のように帰還
されないので、増幅された雑音成分によってゲインGn
が影響を受けることがなく、動作の安定化を図ることが
できるとともに、バースト信号レベルBnの大きさにか
がゎらず収束速度を一定にすることができる。Therefore, according to the configuration of the embodiment described above, the noise component included in the burst signal level Bn is reduced by the noise canceler, and the output of the multiplier 21 is used as a signal for determining the gain Gn as in the conventional case. Since it is not fed back, the gain Gn is increased by the amplified noise component.
The burst signal level Bn is not affected and the operation can be stabilized, and the convergence speed can be kept constant without changing the magnitude of the burst signal level Bn.
次に、第2図は、上記除算回路2Bの詳細を示すもので
ある。すなわち、入力端子29にバースト信号レベルB
oが供給され、入力端子3oに基準レベルRが供給され
ている。このうち、入力端子29に供給されたバースト
信号レベルBOは、符号反転回路31を介して演算器3
2の一方の入力端に供給される。Next, FIG. 2 shows details of the division circuit 2B. That is, the burst signal level B is input to the input terminal 29.
o is supplied, and a reference level R is supplied to the input terminal 3o. Of these, the burst signal level BO supplied to the input terminal 29 is passed through the sign inverting circuit 31 to the arithmetic unit 3.
is supplied to one input end of 2.
一方、入力端子30に供給された基準レベルRは、セレ
クタ33.ラッチ回路34及びビットシフタ35を介し
て、演算器32の他方の入力端に供給される。On the other hand, the reference level R supplied to the input terminal 30 is set to the selector 33. The signal is supplied to the other input terminal of the arithmetic unit 32 via the latch circuit 34 and the bit shifter 35.
なお、ラッチ回路34の出力は、符号反転回路31に制
御用として供給されている。そして、演算器32の出カ
シ、よ、セレクタ33に供給されるとともに、除算結果
(R/Bo)を格納するためのシフトレジスタ3Bに供
給されている。Note that the output of the latch circuit 34 is supplied to the sign inversion circuit 31 for control purposes. The output of the arithmetic unit 32 is then supplied to the selector 33 and also to the shift register 3B for storing the division result (R/Bo).
この除算回路28は、基準レベルRからバースト信号レ
ベルBoを減算し、減算結果が正の場合は、バーレベル
Rをビットシフトして、さらに減算を行なう。また、減
算結果が負の場合は、基準レベルRをビットシフトして
バースト信号レベルBOに加算する。This division circuit 28 subtracts the burst signal level Bo from the reference level R, and if the subtraction result is positive, it bit-shifts the bar level R and performs further subtraction. Furthermore, if the subtraction result is negative, the reference level R is bit-shifted and added to the burst signal level BO.
そして、減算結果が正のとき「1」、負のとき「0」を
シフトレジスタ3Bに入力し、所定のビット数で計算を
打ち切り、シフトレジスタ3Bの値を除算結果として出
力する。上記の除算動作で、ビットシフトはビットシフ
タ35によって行ない、演算器32で減算を行なうか加
算を行なうかは、符号反転回路31によって制御されて
いる。また、セレクタ33は、除算を開始するときにの
み、基準レベルRをラッチ回路34に導き、それ以外の
ときは演算器32の出力をラッチ回路34に導いている
。Then, when the subtraction result is positive, "1" is input to the shift register 3B, and when it is negative, "0" is input to the shift register 3B, the calculation is stopped at a predetermined number of bits, and the value of the shift register 3B is output as the division result. In the above division operation, the bit shifter 35 performs the bit shift, and whether the arithmetic unit 32 performs subtraction or addition is controlled by the sign inversion circuit 31. Further, the selector 33 guides the reference level R to the latch circuit 34 only when starting division, and guides the output of the arithmetic unit 32 to the latch circuit 34 at other times.
上記除算回路28は、テレビジョン信号の1水平走査期
間内に演算を終了すればよいので、非常に簡易な構成で
実現することができるという利点を有している。The division circuit 28 has the advantage that it can be realized with a very simple configuration because it only needs to complete its calculation within one horizontal scanning period of the television signal.
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with various modifications without departing from the gist thereof.
[発明の効果]
したがって、以上詳述したようにこの発明によれば、雑
音の影響を受けにくく、しかもバースト信号レベルの大
きさによって収束速度が変化しない極めて良好な自動色
信号制御回路を提供することができる。[Effects of the Invention] Therefore, as detailed above, according to the present invention, it is possible to provide an extremely good automatic color signal control circuit that is less susceptible to noise and whose convergence speed does not change depending on the magnitude of the burst signal level. be able to.
第1図はこの発明に係る自動色信号制御回路の一実施例
を示すブロック構成図、第2図は同実施例の要部の詳細
を示すブロック構成図、第3図は従来の自動色信号制御
回路を示すブロック構成図、第4図は従来の問題点を説
明するための特性曲線図である。
11・・・入力端子、12・・・乗算器、13・・・出
力端子、14・・・バースト検出回路、15・・・加算
器、16・・・設定端子、■7・・・係数器、18・・
・加算器、19・・・ラッチ回路、20・・・入力端子
、21・・・乗算器、22・・・出力端子、23・・・
バースト検出回路、24・・・係数器、25・・・加算
器、2B・・・ラッチ回路、27・・・係数器、28・
・・除算回路、29゜30・・・入力端子、31・・・
符号反転回路、32・・・演算器、33・・・セレクタ
、34・・・ラッチ回路、35・・・ビットシフタ、3
6・・・シフトレジスタ。
出願人代理人 弁理士 鈴江武彦
第4図FIG. 1 is a block diagram showing an embodiment of an automatic color signal control circuit according to the present invention, FIG. 2 is a block diagram showing details of the main parts of the same embodiment, and FIG. 3 is a block diagram showing a conventional automatic color signal control circuit. FIG. 4 is a block diagram showing the control circuit, and a characteristic curve diagram for explaining the problems of the prior art. 11... Input terminal, 12... Multiplier, 13... Output terminal, 14... Burst detection circuit, 15... Adder, 16... Setting terminal, ■7... Coefficient unit , 18...
- Adder, 19... Latch circuit, 20... Input terminal, 21... Multiplier, 22... Output terminal, 23...
Burst detection circuit, 24... Coefficient unit, 25... Adder, 2B... Latch circuit, 27... Coefficient unit, 28...
...Division circuit, 29°30...Input terminal, 31...
Sign inversion circuit, 32... Arithmetic unit, 33... Selector, 34... Latch circuit, 35... Bit shifter, 3
6...Shift register. Applicant's agent Patent attorney Takehiko Suzue Figure 4
Claims (1)
させる自動色信号制御回路において、前記入力色信号中
のバースト信号レベルを検出する検出手段と、この検出
手段の出力信号から雑音成分を除去する除去手段と、こ
の除去手段の出力信号で前記基準レベルを除算する除算
手段と、この除算手段の出力信号と前記入力色信号とを
乗算する乗算手段とを具備してなることを特徴とする自
動色信号制御回路。In an automatic color signal control circuit for making a burst signal level in an input color signal correspond to a reference level, a detection means for detecting a burst signal level in the input color signal, and a noise component removal for removing a noise component from an output signal of the detection means. an automatic color filter comprising: a dividing means for dividing the reference level by the output signal of the removing means; and a multiplying means for multiplying the output signal of the dividing means by the input color signal. Signal control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32810987A JPH01170188A (en) | 1987-12-24 | 1987-12-24 | Automatic chrominance signal control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32810987A JPH01170188A (en) | 1987-12-24 | 1987-12-24 | Automatic chrominance signal control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01170188A true JPH01170188A (en) | 1989-07-05 |
Family
ID=18206596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32810987A Pending JPH01170188A (en) | 1987-12-24 | 1987-12-24 | Automatic chrominance signal control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01170188A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224182A (en) * | 1986-03-25 | 1987-10-02 | Japan Radio Co Ltd | Automatic color control circuit |
-
1987
- 1987-12-24 JP JP32810987A patent/JPH01170188A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224182A (en) * | 1986-03-25 | 1987-10-02 | Japan Radio Co Ltd | Automatic color control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4241363A (en) | Comb filter circuit | |
KR930002906B1 (en) | Contour compensation circuit | |
KR860007828A (en) | Video Signal Circulation Filter | |
US5576983A (en) | Arithmetic circuit for adaptive equalizer of LMS algorithm of reduced amount of operation | |
US4523223A (en) | Method and apparatus for controlling the digital chrominance signals of a color television receiver | |
KR19980039128A (en) | Noise Gate Device in Digital Audio Processors | |
JPH01170188A (en) | Automatic chrominance signal control circuit | |
JPH04101579A (en) | Television signal processor | |
KR20000065210A (en) | Histogram Computing Device for Video Signal | |
KR960011563B1 (en) | Adaptive digital edge compensation and noise cancelling circuit | |
JPS62290268A (en) | Noise eliminator | |
KR960036562A (en) | Video signal processing device | |
JP3538074B2 (en) | Edge enhancement circuit and edge enhancement method | |
JP2574803B2 (en) | Noise reduction circuit for color television signal | |
KR930000650Y1 (en) | Noise removing circuit of brightness signal | |
KR970004196B1 (en) | Noise deleting apparatus of tv | |
JP3077163B2 (en) | Circuit for removing waveform distortion components | |
JPH02294120A (en) | Dc offset elimination circuit for digital signal | |
KR950004911A (en) | Ghost Removal Device | |
JPS63139492A (en) | Acc circuit | |
KR0138342B1 (en) | Vertical contour correcting circuit | |
JPS6390968A (en) | Television signal processing circuit | |
KR920007548Y1 (en) | Device for eliminating noise | |
JPS63164606A (en) | Cyclic type digital filter | |
JPH03284066A (en) | Ghost elimination device |