KR920007548Y1 - Device for eliminating noise - Google Patents

Device for eliminating noise Download PDF

Info

Publication number
KR920007548Y1
KR920007548Y1 KR2019900010585U KR900010585U KR920007548Y1 KR 920007548 Y1 KR920007548 Y1 KR 920007548Y1 KR 2019900010585 U KR2019900010585 U KR 2019900010585U KR 900010585 U KR900010585 U KR 900010585U KR 920007548 Y1 KR920007548 Y1 KR 920007548Y1
Authority
KR
South Korea
Prior art keywords
signal
noise
comparison
comb filter
output
Prior art date
Application number
KR2019900010585U
Other languages
Korean (ko)
Other versions
KR920003603U (en
Inventor
김영수
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900010585U priority Critical patent/KR920007548Y1/en
Publication of KR920003603U publication Critical patent/KR920003603U/en
Application granted granted Critical
Publication of KR920007548Y1 publication Critical patent/KR920007548Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/002—Filters with a particular frequency response
    • H03H21/0023—Comb filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Picture Signal Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

내용 없음.No content.

Description

노이즈 제거회로Noise reduction circuit

제1도는 종래의 외부신호 선택회로를 나타낸 블럭도.1 is a block diagram showing a conventional external signal selection circuit.

제2도는 이 고안에 따른 노이즈 제거회로를 나타낸 회로도.2 is a circuit diagram showing a noise removing circuit according to the present invention.

제3도는 이 고안에 따른 노이즈 제거회로의 출력을 나타낸 파형도이다.3 is a waveform diagram showing the output of the noise canceling circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 매칭회로 20 : 노이즈 제거수단10: matching circuit 20: noise removing means

21 : 지연부 22 : 노이즈 제거부21: delay unit 22: noise removing unit

30 : 스위칭회로 S1∼Sn : 외부신호30: switching circuit S1 to Sn: external signal

1H, 2H : 제1, 제2콤필터 INV : 인버터1H, 2H: First and second comb filter INV: Inverter

COMP1∼COMP2 : 비교검출기 ADD : 가산기COMP1 to COMP2: Comparative detector ADD: Adder

이 고안은 다수개의 외부신호 수신이 가능한 텔레비젼에 관한 것으로서, 보다 상세하게는 다수개의 외부신호선택모드에서 다른 외부신호에 영향을 주는 외부신호에 혼입된 노이즈 제거시켜 선명한 화상을 얻을 수 있도록한 노이즈 제거회로에 관한 것이다.The present invention relates to a television capable of receiving a plurality of external signals, and more particularly, to remove noise mixed in an external signal that affects other external signals in a plurality of external signal selection modes to obtain a clear image. It is about a circuit.

일반적으로 위성방송내장용 텔레비젼 및 각종 비데오 신호입력이 가능한 텔레비젼에 있어서, 각 신호원이 잡음성분을 포함하여 스위칭회로에 공급됨으로써 각 신호 상호간에 영향을 주게된다.In general, in a television with built-in satellite broadcasting and a television capable of inputting various video signals, each signal source includes a noise component and is supplied to a switching circuit to affect each signal.

즉, 종래에는 제1도에 나타낸 바와같이 입력되는 다수개의 외부신호를 매칭회로(10)를 통하여 직접 스위칭회로(30)에 공급함으로써, 각각의 외부신호(S1∼Sn) 예를 들면, 위성방송신(S1), 일반 텔레비젼 수신신호(S2), 비디오신(S3)등에 혼입된 노이즈가 다른 외부신호에 영향을 주어 선명한 화상을 얻기가 어려운 문제점이 있었다.That is, conventionally, as shown in FIG. 1, by supplying a plurality of external signals inputted directly to the switching circuit 30 through the matching circuit 10, the respective external signals S1 to Sn, for example, satellite broadcasting The noise mixed in the scene S1, the general television reception signal S2, the video scene S3, etc. affects other external signals, making it difficult to obtain a clear image.

이 고안은 이와같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 다수개의 외부신호 수신이 가능한 텔레비젼에 있어서, 다수개의 외부신호 상호간의 영향을 억압하여 다른 외부신호에 영향을 주는 외부신호의 노이즈를 제거함으로써, 선명한 화상을 얻을 수 있도록 한 노이즈 제거회로를 제공하고자 함에 있다.The present invention is to solve such a problem, and an object of the present invention is to reduce noise of an external signal affecting a different external signal by suppressing the influence of a plurality of external signals in a television capable of receiving a plurality of external signals. It is an object of the present invention to provide a noise removing circuit which can obtain a clear image by removing.

이와 같은 목적을 달성하기 위한 이 고안의 특징은, 위성방송신호, 일반텔레비젼 수신신호, 비디오 신호등 다수개의 외부신호를 조합시키는 매칭 회로와, 상기 매칭회로의 출력측에 연결되어 선택된 모드에 따라 스위칭되는 스위칭회로를 구비한 다수개의 외부신호의 수신이 가능한 텔레비젼에 있어서, 상기 매칭회로의 출력측에 연결되어 입력되는 수신신호를 지연시키는 지연부와, 상기 지연부의 출력측 및 스위칭회로의 입력측에 연결되어 노이즈를 제거하는 노이즈 제거부를 구비하여 각각의 외부신호에서 혼입된 노이즈를 제거하는 노이즈 제거수단을 되는 노이즈 제거회로에 있다.A feature of the present invention for achieving the above object is a matching circuit for combining a plurality of external signals such as a satellite broadcast signal, a general television reception signal, a video signal, and a switching connected to an output side of the matching circuit and switched according to a selected mode. A television capable of receiving a plurality of external signals having a circuit, comprising: a delay unit connected to an output side of the matching circuit to delay an input signal, a delay unit connected to an output side of the delay unit, and an input side of a switching circuit to remove noise And a noise removing unit for removing noise mixed in each external signal.

이하, 이 고안에 따른 바람직한 실시예를 첨부된 도면에 의하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 고안에 따른 노이즈 제거회로를 나타낸 회로도로서, 노이즈 제거회로의 구성이 상세하게 도시되어 있다.2 is a circuit diagram showing a noise canceling circuit according to the present invention, and the configuration of the noise canceling circuit is shown in detail.

이 고안은 수신되는 위성방송신호(S1), 일반텔레비젼 수신신호(S2), 비디오 신호(S3)등을 포함하는 다수개의 외부신호(S1∼Sn)를 조화시키는 매칭회로(10)와, 상기 매칭회로(10)의 출력측에 연결되어 각각의 외부신호(S1∼Sn)에 혼입되는 노이즈를 제거하는 노이즈 제거수단(20)과, 상기 노이즈 제거수단(20)의 출력측에 연결되어 입력되는 외부신호의 선택모드에 따라 스위칭되는 스위칭회로(30)로 이루어져 있다.The present invention is matched with a matching circuit 10 for harmonizing a plurality of external signals S1 to Sn including a satellite broadcast signal S1, a general television reception signal S2, a video signal S3, and the like. A noise removing means 20 connected to an output side of the circuit 10 to remove noise mixed in the respective external signals S1 to Sn, and an external signal connected to an output side of the noise removing means 20. The switching circuit 30 is switched according to the selection mode.

여기서, 상기 매칭회로(10)에 연결된 노이즈 제거수단(20)은 입력되는 외부신(Sl∼Sn)를 지연시키는 지연부(21)와, 상기 지연부(11)의 출력측에 연결되는 노이즈를 제거하는 노이즈 제거부(22)로 되어있다.Here, the noise removing means 20 connected to the matching circuit 10 includes a delay unit 21 for delaying the input external signals S1 to Sn and a noise connected to the output side of the delay unit 11. The noise removing unit 22 is used.

즉, 지연부(21)는 입력되는 외부신호(S1∼Sn)를 1차 지연시키는 제1콤(Comb)필터(1H)와, 상기 제1콤필터(1H)의 출력측에 연결되어 제1콤필터(1H)에 의해 지연된 신호를 재차 지연시키는 제2콤필터(2H)와, 상기 제2콤필터(2H)의 출력측에 연결되어 이 제2콤필터(2H)의 출력을 반전시키는 인버터(INV)로 구성된다.That is, the delay unit 21 is connected to the first comb filter 1H, which firstly delays the external signals S1 to Sn, and the output of the first comb filter 1H. The second comb filter 2H for delaying the signal delayed by the filter 1H again, and the inverter INV connected to the output side of the second comb filter 2H to invert the output of the second comb filter 2H. It is composed of

그리고 상기 노이즈 제거부(22)는 상기 매칭회로(10)의 출력측 및 지연부(21)의 제1콤필터(1H)의 출력측에 연결되어 입력되는 수신신호와 상기 제1콤필터(1H)에 의해 1차지연된 수신신호를 비교하여 최대치와 최소치를 각각 검출함으로써 노이즈를 제거하는 비교검출기(COMP1), (COMP3)를 연결시킨다.The noise removing unit 22 is connected to an output side of the matching circuit 10 and an output side of the first comb filter 1H of the delay unit 21 to the received signal and the first comb filter 1H. By comparing the first delayed received signal by the first detection and the detection of the maximum value and the minimum value, the comparison detectors COMP1 and COMP3 that remove noise are connected.

또한, 상기 지연부(21)의 제1콤필터(1H)의 출력측 및 인버터(INV)의 출력측에 제1콤필터(1H)에 의해 1차지연된 신호와 제2콤필터(2H)에 의해 2차지연되어 인버터(INV)에 의해 반전된 신호를 비교검출하여 최대치와 최소치를 비교함으로써 노이즈를 제거하는 비교검출기(COMP2), (CPMP4)를 연결시킨다.In addition, the signal delayed by the first comb filter 1H and the second comb filter 2H on the output side of the first comb filter 1H and the output of the inverter INV of the delay unit 21 are separated by two. Comparative detectors COMPP2 and CPMP4 which remove noise by comparing the detected signals inverted by the inverter INV with the maximum value and the minimum value are connected.

그리고 상기 비교검출기(COPM1), (COPM2)의 출력측에는 이 비교검출기(COMP1), (COMP2)에 의해 비교검출된 신호를 다시 비교하여 최소치를 검출함으로써 재차 노이즈를 제거하는 비교검출기(COMP5)를 연결시키며, 상기 비교검출기(COMP3),(COMP4)의 출력측에는 이 비교검출기(COMP3),(COMP4)에 의해 비교검출된 신호를 비교하여 최소치를 검출함으로써 노이즈를 재치 제거하는 비교검출기(COMP6)를 연결시킨다.The outputs of the comparison detectors COPM1 and COPM2 are connected to the comparison detector COMP5 that removes noise again by comparing the signals detected by the comparison detectors COMP1 and COMP2 again and detecting a minimum value. To the output side of the comparison detectors COMP3 and COMP4, a comparison detector COMP6 for witly removing noise by comparing the signals detected by the comparison detectors COMP3 and COMP4 and detecting a minimum value is connected. Let's do it.

또한, 상기 비교검출기(COMP5)(COMP6)의 출력측에는 이 비교검출기(COMP5),(COMP6)에 의해 비교검출된 최소치와 최대치를 가산하는 가산기(ADD)를 연결시킨다.The output side of the comparison detector COMP5 and COMP6 is connected to an adder ADD which adds the minimum and maximum values detected by the comparison detectors COMP5 and COMP6.

그리고, 상기와 같은 노이즈 제거수단(20)이 각 수신신호마다 연결되어 있다.The noise removing means 20 is connected to each received signal.

이와같이 구성된 이 고안의 실시예에 있어서, 위성방송신호(S1), 비디오신호(S3) 일반텔레비젼 수신신호(S2)등의 다수개의 외부신호(S1∼Sn)들이 입력되면, 이 외부신호(S1∼Sn)들은 매칭회로(10)를 통하여 각각의 노이즈 제거수단(20)의 지연부(21)에 입력된다. 여기서, 입력되는 외부신호(S1∼Sn)는 제1콤필터(1H)에 의하여 지연된다.In this embodiment of the present invention configured as described above, when a plurality of external signals S1 to Sn, such as satellite broadcast signal S1, video signal S3, and general television reception signal S2, are input, the external signals S1 to Sn are inputted. Sn are input to the delay section 21 of each noise removing means 20 through the matching circuit 10. Here, the input external signals S1 to Sn are delayed by the first comb filter 1H.

또한 제1콤필터(1H)에 의하여 지연된 신호는 제2콤필터(2H)에 인가되어 지연되고, 이 지연된 신호는 인버터(INV)에 의하여 반전되어 출력된다.In addition, the signal delayed by the first comb filter 1H is applied to the second comb filter 2H and delayed, and the delayed signal is inverted and output by the inverter INV.

그리고, 상기 매칭회로(10)를 통하여 지연부(21)에 입력된 신호중의 하나를 지칭한 신호인 외부신호(A)와 제1지연신호(B)는 비교검출기(COMP1)에 의하여 제3도의 (a)의 파형과 같은 최대치가 검출되고, 제1지연신호(B)와 제2지연신호(C)는 비교검출(COMP2)에 이하여 제3도의 (b)와 같은 파형의 최대치가 검출된다.In addition, the external signal A and the first delay signal B, which refer to one of the signals input to the delay unit 21 through the matching circuit 10, are connected by the comparison detector COMP1 in FIG. The maximum value as the waveform of a) is detected, and the maximum value of the waveform as shown in (b) of FIG. 3 is detected following the comparison detection COMP2 of the first delay signal B and the second delay signal C. FIG.

상기에서 외부신호(a)는 외부신호(S1∼Sn)중의 하나를 지칭한 신호이고 제1지연신호(B)는 상기 매칭회로(10)를 통한 외부신호가 제1콤필터(1H)를 통하여 지연된 신호이며, 제2지연신호(c)는 상기 매칭회로(10)를 통한 외부신호(A)가 제1 및 제2콤필터(1H), (2H)를 통하여 지연되고 이 신호가 인버터(INV)를 통해 반전된 신호이다.The external signal a refers to one of the external signals S1 to Sn, and the first delay signal B indicates that the external signal through the matching circuit 10 is delayed through the first comb filter 1H. The second delay signal (c) is an external signal (A) through the matching circuit 10 is delayed through the first and second comb filters (1H, 2H) and this signal is an inverter (INV). The signal is inverted through.

또한, 지연부(21)의 외부신호(A)와 제1지연신호(B)는 비교검출기(COMP3)에 의하여 제3도의 (c)와 같은 파형의 최소치가 검출되고, 제1지연신호(B)와 제2지연신호(C)는 비교검출기(COMP4)에 의하여 제3도의 (d)에 나타낸 바와 같은 최소치가 검출된다. 즉. 지연부(21)에 입력된 외부신호(A)와, 외부신호(A)의 제1지연신호(B), 외부신호(A)의 제2지연신호(C)는 노이즈 제거부(22)의 비교검출기(COMP1∼COMP4)에 의하여 노이즈가 제거된다.In addition, the external signal A of the delay unit 21 and the first delay signal B are detected by the comparison detector COMP3 so that the minimum value of the waveform as shown in FIG. 3C is detected, and the first delay signal B is detected. ) And the second delay signal C are detected by the comparison detector COMP4 as minimum values as shown in (d) of FIG. In other words. The external signal A input to the delay unit 21, the first delay signal B of the external signal A, and the second delay signal C of the external signal A are connected to the noise canceling unit 22. The noise is removed by the comparison detectors COMP1 to COMP4.

한편, 상기 최대치가 검출되는 노이즈 제거부(22)의 비교검출기(COMP1),(COMP2)의 출력신호는 비교검출기(COMP5)에 의하여 제3도의 (e)와 같은 파형의 최소치가 검출되고, 노이즈 제거부(22)의 비교검출기(COMP3),(COMP4)의 출력신호는 비교검출기(COMP6)에 의하여 제3도의 (f)와 같은 파형의 최대치가 검출된다. 즉, 비교검출기(COMP1∼COMP4)에 출력된 신호는 비교검출기(COMP5),(COMP6)에 의하여 재차 노이즈가 제거된다.On the other hand, the output signal of the comparator detectors COMP1 and COMP2 of the noise canceling unit 22 in which the maximum value is detected is detected by the comparator detector COMP5 to detect the minimum value of the waveform as shown in FIG. The maximum value of the waveform as shown in FIG. 3 (f) is detected by the comparison detector COMPP6 of the output signals of the comparison detectors COMP3 and COMP4 of the removal unit 22. In other words, the signals output to the comparison detectors COMP1 to COMP4 are removed again by the comparison detectors COMP5 and COMP6.

그리고, 상기 다른 외부신호(S1∼Sn)도 이와동일하게 동작되어 수신신호에 혼입된 노이즈가 제거된다.The other external signals S1 to Sn are also operated in the same manner to remove noise mixed in the received signal.

또한, 비교검출기(COMP5),(COMP6)에서 출력되는 최소치와 최대치의 파형은 가산기(ADD)에 의하여 합성된 후 스위칭회로(30)에 인가되며, 이 신호는 선택모드에 따라 스위칭된다.In addition, the waveforms of the minimum and maximum values output from the comparison detectors COMP5 and COMP6 are synthesized by the adder ADD and then applied to the switching circuit 30, and the signals are switched according to the selection mode.

이상에서 살펴본 바와 같이 이 고안은 다수개의 외부신호 수신이 가능한 텔레비젼에 있어서, 다수개의 외부신호 상호간의 영향을 억압하여 다른 외부신호에 영향을 주는 외부신호의 노이즈를 제거함으로써 선명한 화질을 얻을 수 있게 되며 또한, 이 고안에 따른 노이즈 제거회로는 종래의 외부신호 선택회로의 매칭회로와 스위칭회로 사이에 삽입되게 설계되었으므로 기존의 텔레비젼에 용이하게 널리 사용할 수 있도록한 효과가 있다.As described above, in the present invention, a television capable of receiving a plurality of external signals suppresses the influence of a plurality of external signals and thereby obtains clear image quality by removing noise of external signals affecting other external signals. In addition, since the noise canceling circuit according to the present invention is designed to be inserted between the matching circuit and the switching circuit of the conventional external signal selection circuit, there is an effect that it can be widely used in existing televisions.

Claims (3)

위성방송신호(S1), 일반텔레비젼 수신신호(S2), 비디오신호(S3)등 다수개의 외부신호(S1∼Sn)를 조합시키는 매칭회로(10)와, 상기 매칭회로(10)의 출력측에 연결되어 선택된 모드에 따라 스위칭되는 스위칭회로(30)를 구비한 다수개의 외부신호(S1∼Sn)의 수신이 가능한 텔레비젼에 있어서, 상기 매칭회로(10)의 출력측에 연결되어 입력되는 수신신호를 지연시키는 지연부(21)와, 상기 지연부(21)의 출력측 및 스위칭회로(30)의 입력측에 연결되는 노이즈를 제거하는 노이즈 제거부(22)를 구비하여 각각의 외부신호(S1∼Sn)에 혼입된 노이즈를 제거하는 노이즈 제거수단(20)으로 되는 노이즈 제거회로.A matching circuit 10 for combining a plurality of external signals S1 to Sn, such as a satellite broadcasting signal S1, a general television reception signal S2, a video signal S3, and an output side of the matching circuit 10; In the television capable of receiving a plurality of external signals (S1 to Sn) having a switching circuit 30 is switched according to the selected mode, to delay the received signal is connected to the output side of the matching circuit 10 A delay section 21 and a noise cancel section 22 for removing noise connected to the output side of the delay section 21 and the input side of the switching circuit 30 are incorporated in the respective external signals S1 to Sn. A noise removing circuit comprising noise removing means (20) for removing the noise. 제1장에 있어서 상기 지연부(21)는 입력되는 수신신호를 지연시키는 제1콤필터(1H)와, 상기 제1콤필터(1H)의 출력cmr에 연결되어 이 제1콤필터(1H)의 출력을 재차 지연시키는 제2콤필터(2H)와, 상기 제2콤필터(2H)의 출력측에 연결되어 이 제2콤필터(2H)에 의하여 지연된 신호를 반전시키는 인버터(INV)와, 로 되는 노이즈 제거회로.In the first chapter, the delay unit 21 is connected to the first comb filter 1H for delaying the input signal and the output cmr of the first comb filter 1H, and the first comb filter 1H. A second comb filter 2H for delaying the output of the second comb again; an inverter INV connected to the output side of the second comb filter 2H to invert a signal delayed by the second comb filter 2H; Noise reduction circuit. 제1항에 있어서, 상기 노이즈 제거부(22)는 상기 매칭회로(10)및 제1콤필터(lH)에 연결되어 상기 지연부(21)로 부터 출력되는 외신신호(A)및 제1콤필터(1H)를 통한 제1지연신호(B)를 비교하여 최대치와 최소치를 각각 검출하는 비교검출기(COMP1∼COMP3)와, 상기 제1콤필터(1H)및 인버터(INV)에 연결되어 상기 제1콤필터(1H)를 통한 제1지연신호(B)와 인버터(INV)를 통한 제2지연신호(C)를 비교하여 최대치와 최소치를 각각 검출하는 비교검출기(COMP2),(COMP4)와, 상기 비교검출기(COMP1),(COMP2)의 출력측에 연결되어 이 비교검출기(COMP1),(COMP2)에서 출력되는 최대치의 최소치를 검출하는 비교검출기(COMP5)와, 상기 비교검출기(COMP3),(COMP4)의 출력측에 연결되어 이 비교검출기(COMP3),(COMP4)에서 출력되는 최소치의 최대치를 검출하는 비교검출기(COMP6)와, 상기 비교검출기(COMP5),(COMP6)의 출력축에 연결되어 이 비교검출기(COMP5),(COMP6)의 출력을 가산하는 가산기(ADD)와, 로 되는 노이즈 제거회로.The external comb signal A and the first comb of claim 1, wherein the noise canceling unit 22 is connected to the matching circuit 10 and the first comb filter lH and output from the delay unit 21. Comparing detectors COMP1 to COMP3 for comparing the first delay signal B through the filter 1H and detecting the maximum value and the minimum value, respectively, and connected to the first comb filter 1H and the inverter INV. A comparison detector (COMP2) and (COMP4) for comparing the first delay signal B through the one comb filter 1H and the second delay signal C through the inverter INV to detect the maximum and minimum values, respectively; A comparison detector COMP5 connected to the output side of the comparison detectors COMP1 and COMP2 and detecting a minimum value of the maximum value output from the comparison detectors COMP1 and COMP2; and the comparison detector COMP3 and COMP4 Of the comparison detector COMPP6, which detects the maximum value of the minimum value output from the comparison detectors COMPP3 and COMP4, and the comparison detectors COMPP5 and COMPP6. Is connected to the comparison ryeokchuk detector (COMP5), (COMP6) adder for adding the output of the (ADD), and removing noise in the circuit.
KR2019900010585U 1990-07-19 1990-07-19 Device for eliminating noise KR920007548Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900010585U KR920007548Y1 (en) 1990-07-19 1990-07-19 Device for eliminating noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900010585U KR920007548Y1 (en) 1990-07-19 1990-07-19 Device for eliminating noise

Publications (2)

Publication Number Publication Date
KR920003603U KR920003603U (en) 1992-02-25
KR920007548Y1 true KR920007548Y1 (en) 1992-10-15

Family

ID=19301184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900010585U KR920007548Y1 (en) 1990-07-19 1990-07-19 Device for eliminating noise

Country Status (1)

Country Link
KR (1) KR920007548Y1 (en)

Also Published As

Publication number Publication date
KR920003603U (en) 1992-02-25

Similar Documents

Publication Publication Date Title
US4241363A (en) Comb filter circuit
EP0618738B1 (en) Comb filter capable of reducing cross-color phenomena and noises
EP0321045A2 (en) Adaptive comb filter for artifact-free decoding
KR920007548Y1 (en) Device for eliminating noise
JP2002027493A (en) Three line correlation detector
US5373329A (en) Method of picture movement signal detection and associated circuit
KR19980079061A (en) A luminance and color signal separation method and a luminance and color signal separation circuit for performing the same
JP3447817B2 (en) Image noise removal circuit
KR0137419Y1 (en) Noise eliminating apparatus
KR0126803B1 (en) Luminance and chrominance separator
KR0141679B1 (en) High pass compensation circuit of digital com filter
KR100248991B1 (en) Method for separating luminance and croma signals from composite video signal and separation circuit for forming the same
KR930008692Y1 (en) Video signal noise reducing circuit by using delaying and averaging filter
US5122867A (en) Video signal processing circuit having a band pass filter following a delay circuit in a comb filter arrangement
JPH04278782A (en) Impulse noise eliminating circuit
KR0116752Y1 (en) Digital comb filter having ghost cancelling function
KR0139782B1 (en) Noise cancelling circuit
KR0136505Y1 (en) Sound demodulation circuit of television
KR960013563B1 (en) Circuit for separating the brightness signal or the chrominance signal
GB2283145A (en) Adaptive comb filter chrominance separator
JPH04150394A (en) Cross color reduction circuit
KR950007774Y1 (en) Circuit for eliminating noise in chroma signal of video camera
KR0141129B1 (en) Apparatus for separating chroma signal
RU2014754C1 (en) Device for separating brightness and color signals in secam system decoder
JPS61141294A (en) Digital television circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee