JPH01170021A - Semiconductor substrate - Google Patents

Semiconductor substrate

Info

Publication number
JPH01170021A
JPH01170021A JP62327078A JP32707887A JPH01170021A JP H01170021 A JPH01170021 A JP H01170021A JP 62327078 A JP62327078 A JP 62327078A JP 32707887 A JP32707887 A JP 32707887A JP H01170021 A JPH01170021 A JP H01170021A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
insulating film
film
alignment pattern
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62327078A
Other languages
Japanese (ja)
Inventor
Shinya Uekusa
植草 信也
Masayoshi Okamoto
正芳 岡元
Shinji Watanabe
渡辺 真二
Takashi Shibata
柴田 隆嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP62327078A priority Critical patent/JPH01170021A/en
Publication of JPH01170021A publication Critical patent/JPH01170021A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to reliably conduct an autoaligning operation on a semiconductor substrate and a mask by a method wherein a conductive film is interposed between a field insulating film and an interlayer insulating film and/or a protective film, and the edge part of the pattern for alignment is steeply formed. CONSTITUTION:An alignment pattern 5 is composed of the stepping formed by the field insulating film 2 on the main surface of a semiconductor substrate 1, the conductive film 6 located above the film 2, an interlayer insulating film 4 consisting of a phosphorus glass film and the like, for example, and the protective film 22 consisting of the nitrogen film and the like formed by plasma CVD, for example, and the stepping on its edge part is steeply formed. Accordingly, when a laser beam or a single color beam is projected on the alignment pattern 5, the scattering light which is required for the detection of pattern is increased, and as a result, the detection of position of the semiconductor substrate 1 can be conducted reliably. As a result, the automatic alignment of the semiconductor substrate 1 and a photomask can be conducted reliably.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の半導体基板(半導体ウ
ェハ)に関し、特に、半導体集積回路装置の製造工程に
おいて、半導体基板とホトマスクのオートアライメント
に使用するアライメント用パターン及びその形成技術に
適用して有効な技術に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor substrate (semiconductor wafer) for a semiconductor integrated circuit device, and in particular to automatic alignment of a semiconductor substrate and a photomask in the manufacturing process of a semiconductor integrated circuit device. The present invention relates to an alignment pattern to be used and a technique that is effective when applied to the formation technique thereof.

〔従来技術〕[Prior art]

半導体集積回路装置の製造工程では、半導体基板(半導
体ウェハ)上に感光性のホトレジストを塗布して感光、
現像を行ない、これをマスクとして、半導体基板を選択
的にエツチングする工程や、酸化膜を選択的に成長させ
るホトレジスト工程が繰り返えし行なわれる。ホトレジ
スト工程において、ホトレジストを選択的に感光させる
ために。
In the manufacturing process of semiconductor integrated circuit devices, a photosensitive photoresist is applied onto a semiconductor substrate (semiconductor wafer) and exposed to light.
After development, using this as a mask, the process of selectively etching the semiconductor substrate and the photoresist process of selectively growing an oxide film are repeated. To selectively expose the photoresist to light in the photoresist process.

予じめ設計されたパターンを持つホトマスクが使用され
るが、このホトマスクは製造工程上複数存在し、全ての
ホトマスクは半導体基板上の一定の位置に合せなければ
ならなず、これをホトマスクと半導体基板のアライメン
トと称する。
A photomask with a pre-designed pattern is used, but due to the manufacturing process, there are multiple photomasks, and all photomasks must be aligned at a certain position on the semiconductor substrate, and this must be done between the photomask and the semiconductor. This is called substrate alignment.

現在、半導体基板上に選択的に所定のアライメント用パ
ターンを酸化膜等段差がつく工程で形成し、これに検出
系のレーザもしくは単色光を照射して、前記アライメン
ト用パターンのエツジから発生する散乱光をとらえるこ
とにより、半導体基板の位置を検出し、同様にホトマス
ク上に設けられたCrのパターンを検出して、検出系の
半導体基板を載せたステージを移動し、ホトマスクと半
導体基板の自動合せを行うオートアライメントが一般的
となっている。従来、オートアライメントに使用する半
導体基板側のアライメント用パターンは、半導体基板上
にフィールド絶縁膜を形成するときに、前記アライメン
ト用パターンの部分にフィールド絶縁膜を形成しないよ
うにして形成するか、またはフィールド絶縁膜上にMI
SFETのゲート電極の材料を形成した後、この材料の
前記アライメント用パターンとなる部分をエツチングし
て形成していた。すなわち、フィールド絶縁膜を形成す
る工程か、又はゲート電極の材料を形成する工程のいず
れか一つの工程で形成していた。
Currently, a predetermined alignment pattern is selectively formed on a semiconductor substrate using a step process such as an oxide film, which is then irradiated with a detection laser or monochromatic light to generate scattering from the edges of the alignment pattern. By capturing the light, the position of the semiconductor substrate is detected. Similarly, the Cr pattern provided on the photomask is detected, and the stage on which the semiconductor substrate of the detection system is mounted is moved to automatically align the photomask and the semiconductor substrate. Auto-alignment that performs this has become common. Conventionally, the alignment pattern on the semiconductor substrate side used for auto-alignment is formed when forming a field insulating film on the semiconductor substrate without forming the field insulating film on the alignment pattern, or MI on field insulating film
After forming a material for the gate electrode of the SFET, a portion of this material that will become the alignment pattern is formed by etching. That is, it is formed in one of the steps of forming the field insulating film or the step of forming the material for the gate electrode.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明者は、前記半導体基板に形成するアライメント用
パターンについて検討した結果1次の問題点を見出した
The inventor of the present invention discovered the first problem as a result of studying the alignment pattern formed on the semiconductor substrate.

前述したように、従来の技術では、半導体基板側のアラ
イメント用パターンを、フィールド絶縁膜あるいはゲー
ト電極の材料等、製造工程中の単一の段差により形成し
ていたので、リンガラス(P S G)等の眉間絶縁膜
や保護膜を形成した後にオートアライメントを行う工程
では、アライメント用パターンのエツジ部の段差がリン
ガラス等により緩やかになっている。このため、パター
ン検出に必要な量の散乱光の信号が得られず、オートア
ライメントができないという問題があった。
As mentioned above, in the conventional technology, the alignment pattern on the semiconductor substrate side was formed by a single step during the manufacturing process of the field insulating film or gate electrode material. ) etc. In the process of performing auto-alignment after forming a glabellar insulating film or a protective film, the steps at the edges of the alignment pattern are made gentler by a ring glass or the like. For this reason, there was a problem in that a signal of scattered light in an amount necessary for pattern detection could not be obtained, and automatic alignment could not be performed.

本発明の目的は、半導体基板とホトマスクのオードアラ
イメンを確実に行うことができる技術を提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique that can reliably perform auto-alignment between a semiconductor substrate and a photomask.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、半導体基板の主面の所定の領域を囲んでフィ
ールド絶縁膜を形成することにより段差を形成し、その
上に層間絶縁膜又は及び保111mを形成することによ
って構成されたアライメント用パターンを有する半導体
基板において、前記フィールド絶縁膜と層間絶縁膜又は
及び保護膜との間に導電膜を介在させて、前記アライメ
ント用パターンとなる領域の縁部を急峻にしたものであ
る。
That is, it has an alignment pattern formed by forming a step by forming a field insulating film surrounding a predetermined region of the main surface of the semiconductor substrate, and forming an interlayer insulating film or an interlayer insulating film on top of the step. In the semiconductor substrate, a conductive film is interposed between the field insulating film and an interlayer insulating film or a protective film, so that the edge of the region serving as the alignment pattern is made steep.

〔作用〕[Effect]

上述した手段によれば、アライメント用パターンのエツ
ジ部の段差が急峻になっているので、そのアライメント
用パターンにレーザ又は単色光を照射したとき、パター
ン検出に必要な信号である散乱光が増大するので、半導
体基板の位置検出が確実に行なわれ、このことから半導
体基板とホトマスクのオードアライメンを確実に行うこ
とができる。
According to the above-described means, since the edge portion of the alignment pattern has a steep step, when the alignment pattern is irradiated with a laser or monochromatic light, the scattered light, which is a signal necessary for pattern detection, increases. Therefore, the position of the semiconductor substrate can be detected reliably, and from this, the automatic alignment between the semiconductor substrate and the photomask can be performed reliably.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を図面を用いて説明する。なお
、全回において、同一の機能を有するものには同一の符
号を付け、その繰り返えしの説明は省略する。
An embodiment of the present invention will be described below with reference to the drawings. In addition, in all the episodes, the same reference numerals are given to the parts having the same functions, and the repeated explanation thereof will be omitted.

第1図は、本発明の一実施例の半導体基板の所定位置の
検出を行うためのアライメント用パターンの一例の平面
図。
FIG. 1 is a plan view of an example of an alignment pattern for detecting a predetermined position on a semiconductor substrate according to an embodiment of the present invention.

第2図は、第1図のアライメント用パターンのA−A切
断線における断面図である。
FIG. 2 is a cross-sectional view of the alignment pattern of FIG. 1 taken along the line AA.

第1図及び第2図において、本発明の一実施例のアライ
メント用パターン5は、p−型半導体基板1の主面のフ
ィールド絶縁膜2と、この上の導電膜6と1例えばリン
ガラス(p s a)膜等からなる層間絶縁膜14とで
構成された段差からなっている。あるいは、アライメン
ト用パターン5は、フィールド絶縁膜2と、この上の導
電膜6と、例えばリンガラス膜等からなる眉間絶縁膜1
4と、例えばプラズマCVDで形成した窒化膜等からな
る保護膜22とで形成された段差からなっている。そし
て、フィールド絶縁膜2と層間絶縁膜14の間に導電膜
6を介在させていることにより、層間絶縁膜に使用して
いるリンガラス膜が半導体基板1上の段差を緩やかにす
ることができるものであっても、フィールド絶縁膜2と
、この上の導電膜6と、層間絶縁膜14とで形成された
アライメント用パターン5の縁部(エツジ)は急峻にな
っている。同様に、前記層間絶縁膜14及び保護膜22
のそれぞれが。
1 and 2, an alignment pattern 5 according to an embodiment of the present invention includes a field insulating film 2 on the main surface of a p-type semiconductor substrate 1, and a conductive film 6 and 1 thereon, such as phosphor glass ( It consists of a step formed by an interlayer insulating film 14 made of p s a) film or the like. Alternatively, the alignment pattern 5 includes a field insulating film 2, a conductive film 6 thereon, and a glabellar insulating film 1 made of, for example, a ring glass film.
4 and a protective film 22 made of, for example, a nitride film formed by plasma CVD. By interposing the conductive film 6 between the field insulating film 2 and the interlayer insulating film 14, the phosphorus glass film used as the interlayer insulating film can soften the level difference on the semiconductor substrate 1. Even in this case, the edges of the alignment pattern 5 formed by the field insulating film 2, the conductive film 6 thereon, and the interlayer insulating film 14 are steep. Similarly, the interlayer insulating film 14 and the protective film 22
each of them.

半導体基板1上の段差を綴るやかにすることができるも
のであっても、前記フィールド絶縁膜2と、この上の導
電膜6と、層間絶縁膜14と、保護膜22とで形成され
た段差からなるアライメント用パターン5の縁部は急峻
になっている。3はp型チャネルストッパ領域、7はM
ISFETのゲート絶縁膜の形成時に形成された薄い酸
化シリコン膜。
Even if the level difference on the semiconductor substrate 1 can be made smooth, it is possible to make the step formed by the field insulating film 2, the conductive film 6 thereon, the interlayer insulating film 14, and the protective film 22. The edge of the alignment pattern 5 consisting of steps is steep. 3 is a p-type channel stopper region, 7 is M
A thin silicon oxide film formed when forming the gate insulating film of an ISFET.

13はnチャネルMISFETのソース、ドレインの形
成時に形成されたn・型半導体領域である。
Reference numeral 13 denotes an n.type semiconductor region formed when forming the source and drain of the n-channel MISFET.

第1図に示したように、アライメント用パターン5は、
半導体基板(ウェハ)1の所定の領域4の中に形成され
る。また、アライメント用パターン5は、半導体基板1
とホトマスクの縦方向と横方向の合せができるように、
半導体基板1上をレーザ又は単色光が走査するときの走
査線りに対して45度に傾けたレイアウトになっている
As shown in FIG. 1, the alignment pattern 5 is
It is formed in a predetermined region 4 of a semiconductor substrate (wafer) 1. Further, the alignment pattern 5 is formed on the semiconductor substrate 1.
so that the photomask can be aligned vertically and horizontally.
The layout is inclined at 45 degrees with respect to the scanning line when laser or monochromatic light scans the semiconductor substrate 1.

次に、前記本発明の一実施例のアライメント用パターン
5の作用を説明する。
Next, the operation of the alignment pattern 5 according to the embodiment of the present invention will be explained.

第3図は、アライメント用パターン5が、フィールド絶
縁膜2と、この上の導電膜6と1層間絶縁膜14とで形
成された段差からなっているときの作用を説明するため
の図、 第4図は、アライメント用パターン5が、フィールド絶
縁膜2と、この上の導電膜6と、層間絶縁膜14と、保
護膜22とで形成された段差からなるときの作用を説明
するための図である。
FIG. 3 is a diagram for explaining the effect when the alignment pattern 5 is composed of a step formed by the field insulating film 2, the conductive film 6 thereon, and the first interlayer insulating film 14. FIG. 4 is a diagram for explaining the effect when the alignment pattern 5 is composed of a step formed by the field insulating film 2, the conductive film 6 thereon, the interlayer insulating film 14, and the protective film 22. It is.

まず、第3図を使って、フィールド絶縁膜2と、この上
の導電膜6と、層間絶縁膜14とで構成されたアライメ
ント用パターン5の作用を説明する。
First, with reference to FIG. 3, the function of the alignment pattern 5 composed of the field insulating film 2, the conductive film 6 thereon, and the interlayer insulating film 14 will be explained.

第3図に示すように、フィールド絶縁膜2と、この上の
導電膜6と、眉間絶縁膜14とでアライメント用パター
ン5が形成された後、眉間絶縁膜14の上に、この眉間
絶縁膜14に接続孔を形成するときのエツチングのマス
クとなるレジスト膜15を塗布し、この後半導体基板1
をベークしてレジスト膜15を硬化させる0次に、半導
体基板1をX−Yステージ上に載せ、この後半導体基板
1のX−Yステージ上における位置を検出するためのレ
ーザ又は単色光16を、第1図に示した走査線りに沿っ
て走査させる。レーザ又は単色光16がアライメント用
パターン5の縁部を照射したとき、前記アライメントパ
ターン5の縁部が急峻になっていることから、半導体基
板1の位置検出の信号となる多くの散乱光17が生じる
。このため、半導体基板1のX−Yステージ上における
位置の検出を確実に行うことができる。この半導体基板
1の位置を検出した後、ホトマスクの位置の検出が行な
われるが、このホトマスクの位置検出は、前記半導体基
板1の位置検出と同様に、ホトマスクの所定位置に設け
られたクロム(Cr)からなるアライメント用パターン
を検出することにより行う、そして、ホトマスクのアラ
イメント用パターンに半導体基板1のアライメント用パ
ターン5が重なるように、前記半導体基板1が載ってい
るX−Yステージをホトマスクの下へ移動させて、ホト
マスクと半導体基板1のオートアライメントを行う、こ
のとき、本発明の半導体基板1では、前記のように、ア
ライメント用パターン5から発する信号としての散乱光
17が多く、半導体基板1の位置検出が確実に行なわれ
るので、半導体基板1とホトマスクのオートアライメン
トを確実に行うことができる。
As shown in FIG. 3, after the alignment pattern 5 is formed by the field insulating film 2, the conductive film 6 thereon, and the glabellar insulating film 14, the glabellar insulating film 14 is formed on the glabellar insulating film 14. A resist film 15 is coated on the semiconductor substrate 14 to serve as an etching mask when forming connection holes.
The resist film 15 is cured by baking. Next, the semiconductor substrate 1 is placed on an X-Y stage, and then a laser or monochromatic light 16 is applied to detect the position of the semiconductor substrate 1 on the X-Y stage. , along the scanning line shown in FIG. When the edge of the alignment pattern 5 is irradiated with the laser or monochromatic light 16, since the edge of the alignment pattern 5 is steep, a lot of scattered light 17, which becomes a signal for detecting the position of the semiconductor substrate 1, is emitted. arise. Therefore, the position of the semiconductor substrate 1 on the XY stage can be detected reliably. After detecting the position of the semiconductor substrate 1, the position of the photomask is detected. Similar to the position detection of the semiconductor substrate 1, this photomask position detection is performed using chromium (Cr) provided at a predetermined position of the photomask. ), and the X-Y stage on which the semiconductor substrate 1 is mounted is moved under the photomask so that the alignment pattern 5 of the semiconductor substrate 1 overlaps the alignment pattern of the photomask. At this time, in the semiconductor substrate 1 of the present invention, as described above, there is a lot of scattered light 17 as a signal emitted from the alignment pattern 5, and the semiconductor substrate 1 Since the position of the semiconductor substrate 1 and the photomask can be reliably detected, automatic alignment of the semiconductor substrate 1 and the photomask can be performed reliably.

次に、第4図を使って、フィールド絶縁膜2と。Next, using FIG. 4, form the field insulating film 2.

この上の導電膜6と、眉間絶縁膜14と、保護膜22と
で構成された段差からなるアライメント用パターン5の
作用を説明する。
The action of the alignment pattern 5, which is made up of a step formed by the conductive film 6, the glabella insulating film 14, and the protective film 22 thereon, will be explained.

第4図に示したように、保護膜22の上には、この保護
膜22のポンディングパッドの上の部分を除去するとき
のエツチングのマスクとなるレジスト膜23が形成され
ている。この後、前記と同様に。
As shown in FIG. 4, a resist film 23 is formed on the protective film 22 to serve as an etching mask when removing the portion of the protective film 22 above the bonding pad. After this, same as above.

半導体基板1のX−Yステージ上における位置を検出す
るためのレーザ又は単色光24を第1図に示した走査線
りに沿って走査させる。レーザ又は単色光16がアライ
メントパターン5の縁部を照射したとき、前記アライメ
ントパターン5の縁部が急峻になっていることから、半
導体基板1の位置検出の信号となる多くの散乱光25が
生じる。このため、半導体基板1のX−Yステージ上に
おける位置の検出を確実に行うことができる。この半導
体基板1の位置を検出した後、ホトマスクの位置の検出
を行ない、続いて半導体基板1をホトマスクの下へ移動
させて、ホトマスクと半導体基板1のオートアライメン
トを行う、このとき、本発明の半導体基板1では、前記
のように、半導体基板1の位置検出が確実に行なわれて
いるので、半導体基板1とホトマスクのオートアライメ
ントを確実に行うことができる。
A laser or monochromatic light 24 for detecting the position of the semiconductor substrate 1 on the XY stage is scanned along the scanning line shown in FIG. When the edge of the alignment pattern 5 is irradiated with the laser or monochromatic light 16, since the edge of the alignment pattern 5 is steep, a lot of scattered light 25 is generated which serves as a signal for detecting the position of the semiconductor substrate 1. . Therefore, the position of the semiconductor substrate 1 on the XY stage can be detected reliably. After detecting the position of the semiconductor substrate 1, the position of the photomask is detected, and then the semiconductor substrate 1 is moved under the photomask to perform auto-alignment of the photomask and the semiconductor substrate 1. In the semiconductor substrate 1, since the position of the semiconductor substrate 1 is reliably detected as described above, the auto-alignment of the semiconductor substrate 1 and the photomask can be performed reliably.

次に、前記アライメント用パターン5の縁部を急峻にす
るための導電膜6の形成方法を説明する。
Next, a method of forming the conductive film 6 for making the edge of the alignment pattern 5 steep will be described.

第5図乃至第11図は、前記アライメント用パターン5
の縁部を急峻にするための導電膜6の形成方法を説明す
るための図であり、第5図乃至第11図の領域Aは、M
ISFETの製造工程における第1図のA−A切断線で
示した部分の断面図、第5図乃至第11図の領域Bは、
MISFETの製造工程における断面図である。
5 to 11 show the alignment pattern 5.
11 is a diagram for explaining a method of forming a conductive film 6 to make the edge of the M
A cross-sectional view of the portion taken along line A-A in FIG. 1 in the ISFET manufacturing process, and region B in FIGS. 5 to 11 are as follows:
It is a sectional view in a manufacturing process of MISFET.

本発明の一実施例のアライメント用パターン5の縁部を
急峻にするための導電膜6の形成方法は、まず、第5図
の領域A及び領域Bに示したように、半導体基板1の主
面にフィールド絶縁膜2tp型チヤネルストツパ3.薄
い酸化シリコン膜(ゲート絶縁膜)7のそれぞれを形成
する。
The method for forming the conductive film 6 for making the edges of the alignment pattern 5 steep in one embodiment of the present invention is as follows: First, as shown in areas A and B in FIG. Field insulating film 2TP type channel stopper 3. Each thin silicon oxide film (gate insulating film) 7 is formed.

次に、第6図の領域A及び領域Bに示したように、例え
ばCVDによってフィールド絶縁膜2゜薄い酸化シリコ
ン膜7のそれぞれの上に多結晶シリコン膜等からなる導
電膜6を形成する。
Next, as shown in regions A and B in FIG. 6, a conductive film 6 made of a polycrystalline silicon film or the like is formed on each of the silicon oxide films 7, which are 2° thinner than the field insulating film, by, for example, CVD.

次に、第7図の領域A及び領域Bに示したように、導電
膜6の上にレジスト膜8を塗布し、この後ベークして硬
化させる。
Next, as shown in areas A and B in FIG. 7, a resist film 8 is applied on the conductive film 6, and then baked and cured.

次に、第8図の領域A及び領域Bに示したように、半導
体基板1の所定位置にホトマスク11をマスク合せした
後、レジスト膜8に例えば紫外線12を露光する。8A
がレジスト膜8の露光された部分である。
Next, as shown in areas A and B in FIG. 8, after a photomask 11 is aligned at a predetermined position on the semiconductor substrate 1, the resist film 8 is exposed to ultraviolet light 12, for example. 8A
is the exposed portion of the resist film 8.

前記ホトマスク11を取り除き、レジスト膜8の露光さ
れた部分8Aを除去した後、第9図の領域A及び領域B
に示したように、導電膜6のレジスト膜8から露出した
部分をエツチングによって除去して、領域Aに、アライ
メント用パターン5を構成するために使用する導電膜6
を形成し、領域Bに、MISFETのゲート電極6Aを
形成する。
After removing the photomask 11 and removing the exposed portion 8A of the resist film 8, areas A and B in FIG.
As shown in FIG. 3, the exposed portion of the conductive film 6 from the resist film 8 is removed by etching, and a conductive film 6 used for forming the alignment pattern 5 is formed in the region A.
A gate electrode 6A of the MISFET is formed in region B.

次に、第10図の領域A及び領域Bに示したように、導
電膜6及びゲート電極6Aの上のレジスト膜8を除去す
る。
Next, as shown in regions A and B in FIG. 10, the resist film 8 on the conductive film 6 and the gate electrode 6A is removed.

次に、第11図の領域Bに示したように、イオン打込み
によってnチャネルMISFETのソース、ドレインと
なるn・型半導体領域13を形成する。
Next, as shown in region B of FIG. 11, n.type semiconductor regions 13 that will become the source and drain of the n-channel MISFET are formed by ion implantation.

このとき、領域Aの薄い酸化シリコン膜7の下にもn・
型半導体領域13が形成される。
At this time, the n.
A type semiconductor region 13 is formed.

このように、本発明の一実施例のアライメント用パター
ン5を構成するための導電膜6は1通常のMISFET
のゲート電極6Aを形成する工程を用いて同時に形成す
ることができる。
In this way, the conductive film 6 for configuring the alignment pattern 5 in one embodiment of the present invention is a common MISFET.
can be formed simultaneously using the process of forming the gate electrode 6A.

以上、説明したように1本実施例によれば、半導体基板
1の主面の所定の領域を囲んでフィールド絶縁膜2を形
成することにより段差を形成し。
As described above, according to this embodiment, the step is formed by forming the field insulating film 2 surrounding a predetermined region of the main surface of the semiconductor substrate 1.

その上に層間絶縁膜14又は及び保護膜22を形成する
ことによって構成されたアライメント用パターン5を有
する半導体基板1において、前記フィールド絶縁膜2と
層間絶縁膜14又は及び保護膜22との間に導電膜6を
介在させて、前記アライメント用パターン5となる領域
の縁部を急峻にしたことにより、そのアライメント用パ
ターン5にレーザ又は単色光を照射したとき、パターン
検出に必要な信号である散乱光が増大するので、半導体
基板1の位置検出を確実に行うことができ、このことか
ら半導体基板1とホトマスクのオードアライメンを確実
に行うことができる。
In a semiconductor substrate 1 having an alignment pattern 5 formed by forming an interlayer insulating film 14 or a protective film 22 thereon, there is a gap between the field insulating film 2 and the interlayer insulating film 14 or a protective film 22. By interposing the conductive film 6 and making the edge of the region that will become the alignment pattern 5 steep, when the alignment pattern 5 is irradiated with a laser or monochromatic light, scattering, which is a signal necessary for pattern detection, is generated. Since the light increases, the position of the semiconductor substrate 1 can be detected reliably, and from this, the automatic alignment between the semiconductor substrate 1 and the photomask can be reliably performed.

以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
The present invention has been specifically described above based on examples, but 1.
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

アライメント用パターンのエツジ部の段差が急峻になっ
ていることにより、そのアライメント用パターンにレー
ザ又は単色光を照射したとき、パターン検出に必要な信
号である散乱光が増大するので、半導体基板の位置検出
が容易になり、このことから半導体基板とホトマスクの
オードアライメンを容易にかつ確実に行うことができる
Because the edges of the alignment pattern have steep steps, when the alignment pattern is irradiated with a laser or monochromatic light, scattered light, which is a signal necessary for pattern detection, increases, so the position of the semiconductor substrate Detection becomes easy, and from this, automatic alignment between the semiconductor substrate and the photomask can be performed easily and reliably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例の半導体基板の所定位置の
検出を行うためのアライメント用パターンの一例の平面
図、 第2図は、第1図のアライメント用パターンのA−A切
断線における断面図。 第3図は、アライメント用パターン5が、フィールド絶
縁膜2と、この上の導電膜6と、眉間絶縁膜14とで構
成された段差からなっているときの作用を説明するため
の図、 第4図は、アライメント用パターン5が、フィールド絶
縁膜2と、この上の導電膜6と1層間絶縁膜14と、保
護膜22とで形成された段差からなるときの作用を説明
するための図。 第5図乃至第11図は、前記アライメント用パターン5
の縁部を急峻にするための導電膜6の形成方法を説明す
るための図である。 図中、2・・・フィールド絶縁膜、5・・・アライメン
ト用パターン、6・・・導電膜、14・・・層間絶縁膜
、22・・・保護膜、9,16,24・・・レーザ又は
単色光、10゜1?、 25・・・散乱光である。 第1図 拓2因 第3図 第4図
FIG. 1 is a plan view of an example of an alignment pattern for detecting a predetermined position on a semiconductor substrate according to an embodiment of the present invention. FIG. A cross-sectional view of. FIG. 3 is a diagram for explaining the effect when the alignment pattern 5 is composed of a step formed by the field insulating film 2, the conductive film 6 thereon, and the glabellar insulating film 14. FIG. 4 is a diagram for explaining the effect when the alignment pattern 5 is composed of a step formed by a field insulating film 2, a conductive film 6 thereon, an interlayer insulating film 14, and a protective film 22. . 5 to 11 show the alignment pattern 5.
FIG. 6 is a diagram for explaining a method of forming a conductive film 6 to make the edges of the conductive film steep. In the figure, 2... Field insulating film, 5... Alignment pattern, 6... Conductive film, 14... Interlayer insulating film, 22... Protective film, 9, 16, 24... Laser Or monochromatic light, 10°1? , 25...This is scattered light. Figure 1 Taku 2 causes Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1、半導体基板の主面の所定の領域を囲んでフィールド
絶縁膜を形成することにより段差を形成し、その上に層
間絶縁膜又は及び保護膜を形成することによって構成さ
れたアライメント用パターンを有する半導体基板におい
て、前記フィールド絶縁膜と層間絶縁膜又は及び保護膜
との間に導電膜を介在させて、前記アライメント用パタ
ーンとなる領域の縁部を急峻にしたことを特徴とする半
導体基板。 2、前記アライメント用パターンは、半導体基板とホト
マスクのオートアライメントを行う上での半導体基板の
位置検出に使用されることを特徴とする特許請求の範囲
第1項記載の半導体基板。 3、前記アライメント用パターンには、半導体基板とホ
トマスクのオートアライメントを行うためのレーザ又は
単色光が照射されることを特徴とする特許請求の範囲第
1項記載の半導体基板。 4、前記フィールド絶縁膜上に設けられた導電体層は、
MISFETのゲート電極と同一工程で形成されること
を特徴とする特許請求の範囲第1項記載の半導体基板。 5、前記フィールド絶縁膜上の導電体層の上には、半導
体ウェハ上の急峻な段差を緩和させるリンシリケートガ
ラス(PSG)膜が設けられることを特徴とする特許請
求の範囲第1項記載の半導体基板。
[Claims] 1. A step formed by forming a field insulating film surrounding a predetermined region of the main surface of a semiconductor substrate, and forming an interlayer insulating film or a protective film thereon. In the semiconductor substrate having an alignment pattern, a conductive film is interposed between the field insulating film and an interlayer insulating film or a protective film, so that the edge of the region that becomes the alignment pattern is made steep. Semiconductor substrate. 2. The semiconductor substrate according to claim 1, wherein the alignment pattern is used for detecting the position of the semiconductor substrate when performing automatic alignment of the semiconductor substrate and a photomask. 3. The semiconductor substrate according to claim 1, wherein the alignment pattern is irradiated with a laser or monochromatic light for auto-aligning the semiconductor substrate and a photomask. 4. The conductor layer provided on the field insulating film is
2. The semiconductor substrate according to claim 1, wherein the semiconductor substrate is formed in the same process as a gate electrode of a MISFET. 5. The method according to claim 1, wherein a phosphosilicate glass (PSG) film is provided on the conductor layer on the field insulating film to reduce steep steps on the semiconductor wafer. semiconductor substrate.
JP62327078A 1987-12-25 1987-12-25 Semiconductor substrate Pending JPH01170021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327078A JPH01170021A (en) 1987-12-25 1987-12-25 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327078A JPH01170021A (en) 1987-12-25 1987-12-25 Semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH01170021A true JPH01170021A (en) 1989-07-05

Family

ID=18195042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327078A Pending JPH01170021A (en) 1987-12-25 1987-12-25 Semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH01170021A (en)

Similar Documents

Publication Publication Date Title
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
JPH01276737A (en) Manufacture of semiconductor device
JP2002313698A (en) Semiconductor device and manufacturing method therefor
JPH01170021A (en) Semiconductor substrate
JPS62155532A (en) Formation of positioning mark for semiconductor wafer
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JP2975871B2 (en) Inspection method for alignment mark misalignment
JPH03177013A (en) Manufacture of semiconductor device
JP4342202B2 (en) Method of forming alignment mark and method of manufacturing semiconductor device using the same
JP2000252190A (en) Alignment mark of semiconductor device
JPH07142309A (en) Method for exposing wafer
KR100244296B1 (en) Method for manufacturing semiconductor device
JPH03142820A (en) Manufacture of semiconductor device
KR19990005824A (en) Method of forming double polycapacitor with polyside gate structure
JPS63124412A (en) Semiconductor device
KR100216261B1 (en) Aligning method for exposure
JPS6341020A (en) Manufacture of semiconductor device
KR20020045743A (en) Wafer alignment mark in semiconductor device and method for wafer alignment using it
KR100261178B1 (en) Method for improving sensitivity of find target
JPH0494522A (en) Alignment mark structure
JPH065493A (en) Position alignment method
JPH02134808A (en) Manufacture of semiconductor device
JPH10144746A (en) Pattern for superposition accuracy measurement
JP2000150351A (en) Manufacture of semiconductor device