JPH01167732A

JPH01167732A - アクティブマトリクス基板

Info

Publication number: JPH01167732A
Application number: JP62325696A
Authority: JP
Inventors: Takashi Sato; 尚佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1987-12-23
Filing date: 1987-12-23
Publication date: 1989-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶、エレクトロクロミズム、エレクトロル
ミネッセンス、プラズマなどを用いた平面デイスプレィ
のアクティブマトリクス基板に関する。

〔従来の技術〕

従来、Ｓ　Ｔ　Ｄ　（５ｏｃｉｅｔｙ　Ｆｏｒ　Ｉｎｆ
ｏｒｎａｔｉｏｎ　Ｄｉｓｃ＋１ａｙ）　Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｎ＋　Ｄｉａｅｓｔ
　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ　／Ｖｏｌ
ｕＩＩｌｅ　　Ｘ■　Ｐ１５５〜１５８に記載されてい
るように、液晶と非線形素子から成る１対の直列容量を
走査線とデータ線に配置して構成した画素ユニットを２
次元的に配置したアクティブマトリクス基板が知られて
いた。

〔発明が解決しようとする問題点〕

しかし、従来のアクティブマトリクス基板は次のような
問題点を有していた。すなわち、液晶と非線形素子の１
対の容量結合で画素ユニットが構成されているため、非
線形素子に欠陥が生じると画素ユニットが欠陥となる。

また、非線形素子に大きな電圧を印加するなめに、非線
形素子の容量を液晶の容量よりもかなり小さくしなくて
はならず、そのためには非線形素子をＬＳＩ７０セスで
用いられているような微細加工技術を用いて形成しなけ
ればならないため大面積のアクティブマトリクス基板を
量産性良く生産するのは困難であった。

そこで、本発明は従来のこのような問題点を解決するも
のであり、目的とするところは、画素ユニットが欠陥と
ならず、量産性良く大面積のアクティブマトリクス基板
を生産できるアクティブマトリクス基板を提供すること
である。

〔問題点を解決するための手段〕

本発明のアクティブマトリクス基板は、絶縁基板上に水
平方向にＸ個、垂直方向にｙ個の画素ユニットを有する
アクティブマトリクス基板において、前記画素ユニット
当り２本、計２ｙ本の水平方向の走査線と前記画素ユニ
ット当り１本、計Ｘ本のデータ線を有し、ｍｎ番地（１
≦ｍ≦Ｘ、１≦ｎ≦ｙ）の前記画素ユニットの画素電極
がｍ木目の前記データ線と２つの作り込み容量または２
つの非線形素子を介して接続され、また２ｎ−１，２ｎ
本目の前記走査線と前記画素電極が前記非線形素子また
は前記作り込み容量を介して接続されて成ることを特徴
とする。

〔実　施　例〕

本発明の実施例を図面に基づいて説明する。第１図は本
発明にかかるアクティブマトリクス基板の等価回路図で
ある４画素ユニット６が水平方向にＸ個、垂直方向にｙ
個はどマトリクス状に配置されている。各画素ユニット
６は１本のデータ線ｍｄ（１≦ｍ≦Ｘ）と画素電極７間
に配置された２つの作り込み容量３．４と２本の走査線
（２ｎ−１）Ｓ、（２ｎ）Ｓと画素電極７間に配置され
た非線形素子１．２から構成されている。第１図中にお
いて、画素電極７と共通電極８間に液晶５が接続されて
いる。共通電極８はアクティブマトリクス基板と対向す
る対向基板上にストライブ状あるいはベタを極として設
けられており、液晶５は前記両者の基板間に保持されて
いる。

第１図において、非線形素子１．２と作り込み容ｊｔ３
．４の位置を取り換えて用いても良い、第１図において
、非線形素子は非線形な電流−電圧特性を、あるいは強
誘電体のように電圧により表面電荷量を制御できる素子
である。

第２図（ａ）、（ｂ）に本発明のアクティブマトリクス
基板を用いた液晶パネルの画素ユニット６の上視図、断
面図を示す、第２図（ｂ）は第２図（ａ）中Ａ−Ａ’に
おける断面図である。ガラス基板より成る絶縁基板１２
上に形成されたＩＴＯより成るデータ線ｍｄ（１≦ｍ≦
ｘ）、前記データ線上に形成されたポリイミドより成る
誘電体層１０、前記誘電体層上に形成されたＩＴＯより
成る画素電極７、前記画素電極７上に形成されたＶＤＦ
（フヅ化ビニリデン）とＴｒＦＦＪ（トリフルオロエチ
レン）との共重合体から成る非線形素子層１１、前記非
線形素子層１１上に形成されたＡ、ｇから成る走査線（
２ｎ−１）Ｓ、（２ｎ）Ｓ（１≦ｎ≦ｙ）から成るアク
ティブマトリクス基板αと、ガラス基板より成る絶縁基
板１３上に形成されたＩＴＯから成る共通電［！８より
成る対向基板βの間に液晶５を保持した液晶パネルであ
る。

第２図（ａ）、（ｂ）において、非線形素子１．２は走
査線（２ｎ−１）Ｓ、（２ｎ）Ｓと画素電極７ではさま
れた非線形素子層１１により形成されており、作り込み
容［３，４はデータ線ｍｄと画素電極７ではさまれた誘
電体層１０により形成されている。

第２図において、液晶５の代わりにエレクトロクロミズ
ム材料、気体、エレクトロルミネヅセンス材料を用いて
も良い。

第２図において、絶縁基板１２．１３として、ガラス基
板以外にセラミックなどの無機絶縁基板、プラスチック
などの有機絶縁基板を用いても良い。

データ線ｍｄ、画素電極７、共通電極８として、ＩＴＯ
以外の導電材料、例えば金属、透明導電膜、半導体、シ
リサイド、導電性高分子、導電性塗料、超伝導材料など
を用いても良い、誘電体層１０として、ポリイミド以外
の誘電体材料、例えば５ｔ０２、ＳｉＮｘ、ＴａＯｘ、
ＴｉＯｘ、５ｉＯＮ、ＺｎＯなどの金属あるいは半導体
材料の酸化物、あるいはＧａＡｓ、Ｓｔ、ＺｎＳなどの
半導体材料、またはＶＤＦとＴｒＦＥの共重合体などの
含フッ素系の有機材料などの有機材料などを単層または
複層にして用いても良い、走査線（２ｎ−１）Ｓ、（２
ｎ）Ｓとして、Ａｊ以外の金属、適時導電膜、半導体、
シリサイド、導電性高分子、導電性塗料、超伝導材料を
用いても良い、また、非線形素子層１１として、ＶＤＦ
とＴｒＦＥの共重合体以外の有機強誘電体材料、例えば
、ポリフッ化ビニリデン、ＶＤＦとテトラフルオロエチ
レンとの共重合体などを、またチタン酸バリウムなどの
無機強誘電体層を、またＳｉＯｘ、５ｉＯＮ、５ｔＮｘ
、ＴａＯ，ｘ、ヒ化セレンなどの非線形電流−電圧特性
を示す半絶縁材料を用いても良い。

また、第２図（ａ）、（ｂ）において、走査線（２ｎ−
１）Ｓ、（２ｎ）Ｓはデータ線ｍｄよりも上に形成され
ているが、両者の位置関係を逆にして、絶縁基板１２上
から、走査線（２ｎ−１）Ｓ、（２ｎ）Ｓ、非線形素子
層１１、画素電極７、誘電体層１０、データ線ｍｄの順
に形成しても良い、また、単に走査線（２ｎ−１）Ｓ、
（２ｎ）Ｓとデータ線ｍｄの位１を逆にしても良い。

第３図（ａ）、（ｂ）を用いて本発明のアクティブマト
リクス基板を用いた液晶パネルの画素ユニット６当りの
駆動方法を示す、第３図（ａ）は画素ユニット６の等価
回路図であり、第３図（ｂ）はデータ線ｍｄ、走査線（
２ｎ−１）Ｓ、（２ｎ）Ｓに印加される電圧波形である
。走査線（２ｎ−１）Ｓ、（２ｎ）Ｓには、ｖ２電位を
基準として、−水平走査期間ＩＨの間に±ｖ０の電位が
与えられる。データ線ｍｄには、■２電位を基準として
、±Ｖ、の電位が与えられる。Ｖ２電位は共通電極８と
同電位であっても異なっていても良い、走査線（２ｎ−
１）Ｓと（２ｎ）Ｓは２フイールド毎に交互に選択され
る。走査線（２ｎ−１）Ｓが選択された際は第２図（ａ
）中Ａで示したルートで画素型ｔｉ７に電圧が書き込ま
れ、走査線（２ｎ）Ｓが選択された際は同図中Ｂで示し
たルートで同様に電圧が書き込まれる。また、画素電極
７に印加される電圧は各フィールド毎に正負の極性が反
転する。また、画素電極７に書き込まれる電圧の絶対値
の大小は、非線形素子１．２と作り込み容ｆｆ１３．４
の直列容量に印加される電圧、すなわち走査線（２ｎ−
１）Ｓ、（２ｎ）Ｓとデータ線ｍｄに与えられる電圧の
組み合わせで決まる。すなわち、１■αｌ　”　ｌ　Ｖｏ　＋Ｖ、Ｉ　　　　・・・■１
ｖβ１＝ＩＶｏ　　Ｖ＋ｌ　　　　・・・■である。こ
の際、非線形素子１．２に大きな電圧をかけ、非線形素
子中に電流を流さなくてはならない、そのためには、非
線形素子１．２、作り込み容量３．４の容量をＣＮＬ、
Ｃ８とすると、ＣＮＬ＜Ｃ８・・・■ であれば良い、また、■式の関係は非線形素子１．２と
作り込み容量３．４の間だけで成立し、液晶の容量ＣＬ
Ｌは無関係である。そのため、非線形素子１．２と作り
込み容量３．４との設計の自由度は広がり、大きなパタ
ーンルールで非線形素子１．２を作ることができる。そ
のため、量産性良く、大面積のアクティブマトリクス基
板を製造することができる。

２次元的にｘＸｙ個の画素ユニット６が配置された液晶
パネルの駆動を第４図に示す、奇数の走査線ＩＳ〜（２
ｙ−１）Ｓが選択されるフィールドでは、第３図（ａ）
中のＡルートで電圧が書き込まれ、偶数の走査線２８〜
（２ｙ）Ｓが選択されるフィールドでは、第３図（ａ）
中のＢルートで電圧が書き込まれる。第４図では奇数、
偶数の走査線は２フイールド毎に選択されたが、１フイ
ールド毎に選択しても良い、また、画素ユニット内の２
本の走査線に同じタイミングで同じ電圧を印加し、２つ
の非線形素子に同時に電圧を印加して駆動しても良い。

また、次のように、ショートの欠陥が生じてもＡ、８２
つの書き込みルートがあるため、画素ユニットの表示状
態を正常状態に修正することができる。ショート欠陥は
第２図（ａ）に示したように走査線（２ｎ−１）Ｓ、（
２ｎ）Ｓとデータ線ｍｄ間のショートＰ、作り込み容量
部のショートＱ、非線形素子部のショートＲの３つの場
合がある。ショートＰの場合は縦横に走る線欠陥が生じ
るが、これはａｌ、Ｃ２、ｃ、ｄを切断することにより
修正することができる。正常、修正後の表示状態を決定
する画素型［１７の電位は、切断場所により、（ａｌ、ａ、　、ｃ、ｄを切断）（ＱＮＬは非線形素子１．２により画素電極７に書き込
まれる電荷）となる。ここでＣＮＬ、＜Ｃ５であり、さらにＣＬＣ（
Ｃ８であるように設定すると、Ｖｓ　　（正常）＝Ｖ４　（修正後）となり、正確に修正することができる。この場合ａ１　
、Ｃ２、ｃまたはａ＊　、Ｃ２、ｄあるいはａｌ、Ｃ２
を切断しても良い０、また、正確に修正するためにＣｉ
、ｃＣＣ８であることが望ましい、ショートＲの場合は
Ｃとｄを切断する。その際の画素ｔ［，７の電位はＶ４
（修正後）となり、正確に修正される。ショートＱの場
合はＣまたはＣとｄを切断することにより修正できる。

Ｃとｄを切断した際の画素電極７の電位はＶ４（修正後
）となり正確に修正できる。このように本発明のアクテ
ィブマトリクス基板を用いると欠陥となる画素ユニット
は生じない。またＣｔ、ｃｃｃｓに設定すると、垂直方
向のクロストーク低減にも効果がある。

欠陥部分は、外観検査、あるいは奇数、偶数の走査線の
片方だけを用いてアクティブマトリクス基板を駆動し、
画素電極７の電位または液晶の表示状態を調べることに
より発見できる。

〔発明の効果〕

本発明の効果を以下に述べる。

（１）本発明のアクティブマトリクス基板を用いると、
すべての画素ユニットが欠陥とならない。

（２）本発明のアクティブマトリクス基板は大きなパタ
ーンルールで形成されるため、量産、性良く大面積のア
クティブマトリクス基板を生産できる６

【図面の簡単な説明】

第１図は本発明のアクティブマトリクス基板の等価回路
図、第２図（ａ）、（ｂ）は本発明のアクティブマトリ
クス基板を用いた液晶パネルの画素ユニットの上視図お
よび断面図、第３図（ａ）、（ｂ）は液晶パネルの画素
ユニットの等価回路図、駆動波形図、第４図は液晶パネ
ルの駆動波形図である。１．２・・・非線形素子３．４・・・作り込み容量６・・・・・画素ユニット７・・・・・画素電極以上！・・　紳ル形青１３　・・　　様り込り尤；ｔす　・・°　　　　” ７・　Ａ−１省穆嶌１図ｔ：ｔｎ）ｓ

Claims

【特許請求の範囲】

　絶縁基板上に水平方向にｘ個、垂直方向にｙ個の画素
ユニットを有するアクティブマトリクス基板において、
前記画素ユニット当り２本、計２ｙ本の水平方向の走査
線と前記画素ユニット当り１本、計ｘ本のデータ線を有
し、ｍｎ番地（１≦ｍ≦ｘ、１≦ｎ≦ｙ）の前記画素ユ
ニットの画素電極がｍ本目の前記データ線と２つの作り
込み容量または２つの非線形素子を介して接続され、ま
た２ｎ−１、２ｎ本目の前記走査線と前記画素電極が前
記非線形素子または前記作り込み容量を介して接続され
て成ることを特徴とするアクティブマトリクス基板。