JPH01164929A

JPH01164929A - 光信号処理装置

Info

Publication number: JPH01164929A
Application number: JP32345587A
Authority: JP
Inventors: Takashi Kurokawa; 隆志黒川; Koichi Wakita; 紘一脇田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1987-12-21
Filing date: 1987-12-21
Publication date: 1989-06-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、光信号のパラレル・シリアル変換。

シリアル・パラレル変換、シリアル・シリアル変換を行
う装置に関するものである。

〔従来技術〕

従来、光信号のパラレル・シリアル変換の方法としては
、例えば、第１６Ａ図（光信号導波路の構成図）及び第
１６Ｂ図（第１７Ａ図の光信号導波路で伝搬される光信
号波形図）に示すように、半導体レーザー光源ＬＤＩ〜
ＬＤ４から出射される光信号を、チャンネルＣＨＩ〜Ｃ
Ｈ４ごとに予め同期させ、かつ、ずらして光ファイバＦ
１〜Ｆ４内を伝搬させ、これを光カップラ１によって１
本の光ファイバＦＯに結合させる例が知られている。

また、従来の光信号のシリアル・パラレル変換の方法と
しては１例えば、第１７Ａ図（光信号導波路の構成図）
及び第１７Ｂ図（第１７Ａ図の光信号導波路で伝搬され
る光信号波形図）に示すように、空間的な光スィッチを
用いる方法が知られている。すなわち、ＬｉＮｂ０．か
らなる基板７上に形成された光導波路８にファイバＦ１
から多重化された光信号を導き、電極９に周期的に電圧
を印加して光の導波方向を切り替え、光ファイバＦ１〜
Ｆ４に順次光を切り替えることにより変換する。

また、従来のシリアルな光信号を時分割的にスイッチン
グする方法としては、例えば、第１８Ａ図（４ビツトの
例を示す）に示すような構成が知られてる０図において
、３１は光スイツチング部。

３２と３３は空間光スイッチ、３４は光メモリ、ＦＩと
ＦＯは光ファイバである。光ファイバＦＩから入射した
時間多重化された光信号は、空間光スイッチ３２によっ
てチャンネルごとに光メモリ３４に１フレ一ム周期の間
記憶され、空間光スイッチ３３によって読み出す順序を
入れ換えることによって光信号のスイッチングが行われ
る。チャンネル間で光信号が入れ換えられた多重化は光
ファイバＦＯを伝搬していく。

第１８Ｂ図は、前記第１８Ａ図の光信号伝搬路の具体的
な構成を示したものであり、ＬｉＮｂＯ３からなる基板
７上に作られた光導波路８，８′によって空間光スイッ
チ３２．３３が構成されてる。導波路上につけられた電
極９には制御線３７によって電圧が印加され、光ファイ
バＦ１からの光信号をチャンネルごとに光ファイバＦ１
〜Ｆ４に振り分ける。光ファイバＦ１〜Ｆ４を伝搬した
光は、レンズ３９を介して双安定半導体レーザーＬＤＩ
〜ＬＤ４に一時的に記憶される。記憶状態は、空間光ス
イッチ３３の電極９′に制御線３７′　を介して電圧印
加することにより、読み出し順序を入れ換えたのち、光
ファイバＦＯに光信号が出射される。

〔発明が解決しようとする問題点〕

しかしながら、前記従来のパラレル・シリアル変換方法
では、各チャンネルの信号を同期させ、かつ、づらして
おく必要があり、また各信号のパルスデュウティ比を小
さくしておく必要があるという問題があった。

また、前記従来の光信号のシリアル・パラレル変換の方
法では、光導波路部において漏波が起こりやすいため光
損失が大きく、ＳＮ比が悪くなるなどの問題があった。

また、前記従来のシリアルな光信号を時分割的にスイッ
チングする方法では、２つの空間スイッチと光メモリと
が個別の素子であるため、これら相互の接続が面倒なば
かりでなく、光ファイバと導波路との接続損失などのた
め装置としての光の損失が大きく、かつ、小型に部品化
することが困難になり、信頼性も低下するなどの問題が
あった。

本発明は、前記問題点を解決するためになされたもので
ある。

本発明の目的は、光信号処理装置において、チャンネル
間で非同期に入力した光信号に対しても、シリアルに多
重した光信号を出力することができるパラレル・シリア
ル変換技術を提供することにある。

本発明の他の目的は、光信号処理装置において。

多チャンネルの光信号に対して光損失が小さく、かつ漏
波が少ない小型なシリアル・パラレル変換装置を提供す
ることにある。

本発明の他の目的は、光信号処理装置において、多チャ
ンネルの光信号に対して光損失が小さく。

かつ漏波が少ない小型なシリアル・シリアル変換技術を
提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

−〔問題点を解決するための手段〕本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち１本発明の光信号処理装置においては、双安定
半導体レーザー部の前部及び後部に光ゲート部が付加さ
れた光チャンネルが、複数個基板上にアレイ状に集積化
されて設けられた構造からなる光レジスタメモリアレイ
と、該光レジスタメモリアレイと、該光レジスタメモリ
の各チャンネルの前部に配置された光ファイバあるいは
光分岐素子と、各チャンネルの後部に配置された光ファ
イバと、前記光レジスタメモリに制御信号を供給する制
御部とからなることを最も主要な特徴とするものである
。

〔作用〕

前記手段によれば、光双安定半導体レーザー部の前後に
光ゲート部を集積し、これらに印加する電圧又は電流の
タイミングパルスの設定により、光信号のパラレル・シ
リアル変換、シリアル・パラレル変換あるいはシリアル
信号の時間的スイッチングを容易に行うことができる。

また、装置をモジュール化するので、小型にすることが
できる６〔発明の実施例〕以下１本発明の一実施例を図面を用いて具体的に説明す
る。

なお、実施例を説明するための全回において。

同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。

第１図は１本発明を４チヤンネルのパラレル・シリアル
変換装置に適用した一実施例の概略構成を示す平面図で
ある。

第１図において、５０は信号変換部、５５は制御部、Ｆ
１〜Ｆ４及びＦＯは光ファイバ、５３は光カップラ、１
０は光ゲート部Ｇ、Ｇ’及び双安定半導体レーザー部Ｂ
Ｌからなる光チャンネルをアレイ状に集積して設けた光
レジスタメモリアレイである。

第２図は、第１図に示す光レジスタメモリアレイ１０の
詳細な構成を示す斜視図であり、第３図は、第２図の■
−■線で切断した断面図である。

第２図及び第３図において、Ｇ及びＧ′は光ゲート部、
ＢＬは分布帰還形（Ｄ　Ｆ　Ｂ形）双安定半導体レーザ
ー部であり、それぞれがカスゲートに接続され、かつ、
アレイ状に基板１１上にモノリシックに集積化された構
造となっている。　１２．１２’は光ゲート部の導波層
であり、双安定半導体レーザー部ＢＬの活性層１３と光
学的に接続されている。

双安定半導体レーザー部ＢＬは、ＤＦＢ形の多電極構造
であり１周期構造（回折格子）１５が設けられている。

導波層１２．１２’及び活性層１３は埋め込み層１４に
よって埋め込まれており、その上にゲート電ｔｉＥＧ、
ＥＣ’と双安定半導体レーザー部ＢＬの前部電極ＥＦ、
後部電極ＥＲが付加される。

基板１１の背面に背面電極ＥＥがつけられ、また、各電
極の電気的分離のために溝１６．１６’　、　１７が設
けられている。

光ゲート部Ｇ、Ｇ’は電圧印加により吸収係数を変化さ
せるフランツケルデイツシュ効果又は多重量子井戸（Ｍ
ＱＷ　：　Ｍｕｌｔｉ−Ｑｕａｕｔｕｍ　Ｗｅｌｌ）構
造における量子閉じ込みシュタルク効果（ＱＣ８Ｅ効果
：　Ｑｕａｎｔｕ＋ｍ−Ｃｏｎｆｉｎｅｄ　５ｔａｒｋ
　Ｅｆｆｅｃｔ）を利用した構成である。なお、ＱＣ８
Ｅ効果を利用した光変調器に関する技術については、　
Ｋ、　Ｗａｋｉｔａ　ｅｔ　ａｌ、　Ｔｒａｎｓ、　Ｉ
　Ｅ　ＣＥ　　Ｊａｐａｎ、　Ｅ７０．　ｐ３００　（
１９８７）に記載されている。

前記双安定半導体レーザー部ＢＬの光入力特性を第４図
に示す。双安定半導体レーザー部ＢＬの２つの電極ＥＦ
、ＥＲに流す電流をＩＬｓ１１′とし、電流１１′　を
適当な値に設定して電流工、を大きな値Ｉ工に設定する
（Ｉ、＝ＩＨの場合）と１図に示すように光の入力に対
して光出力に双安定性を持たせることができる。すなわ
ち、所定のしきい値以上の光を入力すると、その光入力
を切っても双安定半導体レーザー部ＢＬは光を出力し続
ける。また、電流１１を小さな値工、にした場合（■１
”ＩＬの場合）には光入力があっても全く光を出力しな
い。

前記のように双安定半導体レーザー部ＢＬの光入出力特
性を設定して、第５図に示す制御パルス電圧Ｖユ〜ｖ４
．制御パルス電流工、〜Ｉ４を制御パルス電圧Ｖ□〜Ｖ
　、　／　を制御部５５より半導体チップ上に各電極に
印加する。制御パルス電圧ｖ１〜ｖ４が書込み制御パル
スとして、制御パルス電流Ｉ工〜Ｉ４がリセットパルス
として、制御パルス電圧Ｖ　、　Ｉ〜ｖ４′が読出し制
御パルスとして動作し、光ファイバＦ１〜Ｆ４からパラ
レルに入射する光信号を各４つの光チャンネルの遅延時
間をづらすことにより、シリアルに多重化して光ファイ
バＦＯへ出力させることができる。

第６図は、本発明を４チヤンネルのシリアル・パラレル
変換装置に適用した一実施例の概略構成を示す平面図で
ある。

第６図において、５１は信号変換部、５５′は制御部、
ＦＩ、Ｆｌ’〜Ｆ４’は光ファイバ、５４は光分岐素子
、１０は光ゲート部Ｇ、Ｇ’双安定半導体し−ザ一部Ｂ
Ｌからなる光チャンネルをアレイ状に集積して設けた光
レジスタメモリアレイである。

光レジスタメモリアレイ１０は、前述の第２図及び第３
図に示す構成であって、制御部５５′からの制御信号を
第７図に示すように印加することによっテ、光ファイバ
Ｆｌ’〜Ｆ４’　にパラレルに分波させることができる
。

第８図は、本発明を４チヤンネルのシリアル・シリアル
変換装置に適用した一実施例の概略構成を示す平面図で
ある。

第８図において、５２は信号変換部、５５′は制御部、
Ｆｌ、ＦＯは光ファイバ、５４は光分岐素子。

５３は光カップラ、１０は光ゲート部Ｇ、Ｇ’　、双安
定半導体レーザー部ＢＬからなる光チャンネルをアレイ
状に集積した光レジスタメモリアレイである。光レジス
タメモリアレイ１０は、前述の第２図及び第３図に示す
構成であって、制御部５５１からの制御信号を第９図に
示すように印加することによって、光ファイバＦ１から
入射するシリアルな多重化光信号を各チャンネルごとに
選択し、遅延時間を変えることによって光ファイバＦ１
へ、チャンネルを入れ変えたシリアル信号を出力させる
ことができる。このような過程によって、時分割的な光
信号のスイッチングが可能となる。

次に、前記第２図に示す本実施例の光レジスタメモリア
レイ部の製造方法を第１０図〜第１５図（各製造工程に
おける断面図）を用いて簡単に説明する。

まず、第１０図に示すｎ９・ＩｎＰ半導体基板１１上に
、第１１図に示すように双安定半導体レーザー部ＢＬの
エピタル層として例えばＩｎＧａＡｓＰからなる約１μ
ｍ厚の活性層１３及びＩｎＧａＡｓＰからなる約１μｍ
厚の導波層１２ＡをハイドライドＶＰＥ法で成長させる
。次に、導波層１２Ａの双安定半導体をレーザー部ＢＬ
のみの上に例えばＳｉ○膜等の絶縁膜２０を形成し、第
１２図に示すように光ゲート部のみを基板１１の面まで
ドライエツチングしてマスクを形成する。次に、第１３
図に示すようにＭＯＣＶＤ法により、ｐ・ＩｎＰ／ｐＩ
ｎ。

ａ　Ａ　ｓ　Ｐ層からなるＭＱＷ構造層（光ゲート部の
導波層１２．１２”）　２１を成長させた後、絶縁膜２
０を除去する。次に、第１４図に示すように、双安定半
導体レーザー部ＢＬに周期構造（回折格子）１５を形成
する。次に、第１５図に示すようにｐ・ＩｎＰクラッド
層２２及びｐ・ＩｎＧａＡｓＰ層２３（埋Ｐ層み層１４
）をＶＰＥ法により成長させる１次に、第３図に示すよ
うに溝１６．１６’　、　１７をエツチングにより形成
して素子を分離し、その上にＳｉＮ膜等からなる保護膜
がコートされ、Ｃｒ／Ａｕからなる電極層ＥＧ、ＥＧ’
　、ＥＦ、ＥＲ，ＥＥを積層形成して光レジスタメモリ
アレイが完成する。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、光双安定半導体
レーザーの前後に光ゲートを集積し、これらに印加する
電圧又は電流のタイミングパルスの設定により、光信号
のパラレル・シリアル変換、シリアル・パラレル変換あ
るいはシリアル信号の時間的スイッチングを容易に行う
ことができる。

また、装置をモジュール化するので、多チャンネルの光
信号に対して光損失が小さく、かつ漏波の少ない小型の
装置を得ることができる。

これらにより、取扱も容易であるとともに、高速スイッ
チング、増幅機能、無漏波などの光通信等における高性
能な光信号処理装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明を４チヤンネルのパラレル・シリアル
変換装置に適用した一実施例の概略構成を示す平面図、第２図は、第１図に示す光レジスタメモリアレイのより
詳細な構成を示す斜視図、第３図は、第２図の■−■線で切断した断面図、第４図
は、第２図の双安定半導体レーザー部の光入力特性を示
す図。第５図は、第１図に示す４チヤンネルのパラレル・シリ
アル変換装置のパラレル・シリアル変換制御タイムチャ
ート、第６図は、本発明を４チヤンネルのシリアル・パラレル
変換装置に適用した一実施例の概略構成を示す平面図、第７図は、第６図に示す４チヤンネルのシリアル・パラ
レル変換装置のシリアル・パラレル変換制御タイムチャ
ート、第８図は、本発明を４チヤンネルのシリアル・シリアル
変換装置に適用した一実施例の概略構成を示す平面図で
ある６第９図は、第８図に示す４チヤンネルのシリアル・シリ
アル変換装置のシリアル・シリアル変換制御タイムチャ
ート、第１０図〜第１５図は、第２図に示す光レジスタメモリ
アレイ部の製造方法を説明するための各製造工程におけ
る断面図、第１６Ａ図〜第１８Ｂ図は、光信号処理装置の問題点を
説明するための説明図である。図中、１０・・・光レジスタメモリアレイ、Ｇ、Ｇ’・
・・光ゲート部、ＢＬ・・・双安定半導体レーザー部、
ＥＥ、ＥＦ、ＥＲ，ＥＧ、ＥＧ’・・・電極、１１・・
・基板、１２．１２’・・・光ゲートの導波層、１３・
・・双安定半導体レーザー部の活性層、１５・・・双安
定半導体レーザー部の周期構造、１４・・・埋め込み層
、１６．１６’、１７・・・溝、■□・・・前側光ゲー
トの印加電圧、■１′・・・後側光ゲートへの印加電圧
、■□、Ｉユ′・・・双安定半導体レーザーへの印加電
流、５０．５１．５２・・・信号変換部、５５．５５’
　、　５５’・・・制御部、５３・・・光カップラ、５
４・・・光分岐素子、ＦＩ、Ｆ○、Ｆｌ〜Ｆ４゜Ｆｌ’
〜Ｆ４’・・・光ファイバである。

Claims

【特許請求の範囲】

（１）双安定半導体レーザー部の前部及び後部に光ゲー
ト部が付加された光チャンネルが、複数個基板上にアレ
イ状に集積化されて設けられた構造からなる光レジスタ
メモリアレイと、該光レジスタメモリアレイと、該光レ
ジスタメモリアレイの各チャンネルの前部に配置された
光ファイバと、各チャンネルの後部に配置された光カッ
プラと、前記光レジスタメモリアレイに制御信号を供給
する制御部とからなることを特徴とするパラレル・シリ
アル変換光信号処理装置。
（２）双安定半導体レーザー部の前部及び後部に光ゲー
ト部が付加された光チャンネルが、複数個基板上にアレ
イ状に集積化された構造からなる光レジスタメモリアレ
イと、該光レジスタメモリアレイの各チャンネルの前部
に配置された光分岐素子と、各チャンネルの後部に配置
された光ファイバと、前記光レジスタメモリアレイに制
御信号を供給する制御部とからなることを特徴とするシ
リアル・パラレル変換部を有する光信号処理装置。
（３）双安定半導体レーザー部の前部及び後部に光ゲー
ト部が付加された光チャンネルが、複数個基板上にアレ
イ状に集積化された構造からなる光レジスタメモリアレ
イと、該光レジスタメモリアレイの各チャンネルの前部
に配置された光分岐素子と、各チャンネルの後部に配置
された光カップラと、前部光レジスタメモリアレイに制
御信号を供給する制御部とからなることを特徴とする時
分割スイッチング光信号処理装置。