JPH01164068A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に絶縁ゲート構造の縦型パワ
ーＭＯ３ＦＥＴ（メタル・オキサイド・セミコンダクタ
型電界効果トランジスタ）単体または縦型パワーＭＯ３
ＦＥＴを組み込んだＭＯ３ＩＣ等の半導体装置に関する
。

〔従来の技術〕

パワーＭＯ３ＦＥＴの特性を左右するものの一つとして
オン抵抗がある。このため、ＭＯＳＦＥＴの特性向上を
図るべくオン抵抗を低（する構造が種々開発されている
。たとえば、米国特許第４゜３７６．２８６号には、縦
型パワーＭＯ８ＦＥＴのドレイン表面に高濃度ｎ十形層
をソースより深く設け、これによってオン抵抗（ＲＯＭ
）を低くする例が開示されている。

また、縦型パワーＭＯ３ＦＥＴの破壊強度を強めるため
、ソース直下に深いウェルを設ける構造が開発されてい
る。このような構造を開示した文献としては、米国特許
第４，６４２，６６６号や日本ニス・ニス・ティ株式会
社発行「ソリッドステート　テクノロジー（ｓｏｌｉｄ
　　５ｔａ−ｔｅ　　ｔｅｃｈｎｏｌｏｇｙ）日本版、
１９８６年１月号、昭和６０年１２月１５日発行、Ｐ４
４〜Ｐ５０がある。

上記した従来の縦型パワーＭＯＳ　Ｆ　ＥＴを、第８図
（パワーＭＯ３ＦＥＴのセルを示す一部断面図）により
説明する。同図において、パワーＭＯ５ＦＥＴのセルＩ
Ａは、ｎ十形のシリコン（Ｓｉ）基板２Ａ上に設けられ
たｎ−形のエピタキシャル層３Ａの表層に比較的浅く設
けられたｐ形つェル領域４Ａと、前記ｐ形つェル領域４
Ａよりも深く設けられたＰ十形ウェル領域５Ａと、前記
ｎ−形エピタキシャル層３Ａの表層に選択的に設けられ
たｎ十形拡散層６Ａとゲート絶縁［７Ａおよびゲート電
極８Ａとにより構成されている。前記ｎ◆十形散Ｊｉ６
Ａをソース、前記ｎ″″形エピタキシャル層３Ａおよび
基板２Ａをドレインとするｎ形ＭＯ３ＦＥＴ構造である
。また、９Ａはゲート保護膜であり、ＩＯＡはソース電
極（アルミ電橋）であり、１１Ａはドレイン電橋である
。

前記パワーＭＯＳＦＥＴの闇値は、前記Ｐ形つェル領域
４Ａの不純物濃度およびｐ÷十形ウェル領域５Ａ不純物
濃度により制御されている。この理由は、前記Ｐ十形ウ
ェル領域５Ａを形成する時に、不純物が横方向にも拡散
されパワーＭＯ５ＦＥＴのチャネル領域ＣＨに達する為
である。

また、前記パワーＭＯ５ＦＥＴは、その構造上、前記ｎ
ゝ形拡散層６Ａをエミッタ（Ｅ）、前記ｐ＋十形ウェル
領域Ａをベース（Ｂ）、前記ｎ−形エビタキシャル層３
Ａをコレクタ（Ｃ）とみなす寄生ｎｐｎ型バイポーラト
ランジスタＱを含んでいる。Ｒは前記ｐ十形ウェル領域
５Ａの抵抗成分を示す。

（発明が解決しようとする問題点〕 縦型パワーＭＯ３ＦＥＴの特性向上におけるオン抵抗の
低減手段としては、前記文献に示されているように、ゲ
ート電極直下のドレイン領域の不純物濃度を、たとえば
、ｎ十形と高濃度にする方法がある。しかし、この構造
では、その製造において、ｎ◆形層を形成する工程が必
要となり、コスト高となる。

また、縦型パワーＭＯＳ　Ｆ　ＥＴの闇値は、前記Ｐ形
つェル領域４Ａの不純物濃度と、前記ｐ＋十形ウェル領
域Ａの不純物濃度の２値を考慮しなければならず、さら
に、前記ｐ十形ウェル領域５Ａの不純物のイオン打ち込
みのばらつきにより、チャネル領域ＣＨでの不純物濃度
がばらつくため、闇値が変動するという問題がある。

さらに、前記ｐ十形ウェル領域５Ａの不純物は、前記ｎ
−形エビタキシャル層３Ａに深く拡散されるため、前記
Ｐ十形ウェル領域５Ａ全体の不純物濃度は低くなる。こ
のため前記寄生抵抗Ｒの値は高くなり、前記縦型パワー
ＭＯ３ＦＥＴの動作時に前記ｐ４−形ウェル領域５Ａに
リーク電流が発生した場合、電圧降下により前記ベース
（ｐ十形ウェル領域５Ａ）−エミッタ（ｎ十形拡散層６
Ａ）間電圧■１が大きくなり、前記寄生ｎｐｎ型バイポ
ーラトランジスタＱが動作してしまい、縦型パワーＭＯ
５ＦＥＴのソース（ｎ十形拡散層）−ドレイン（ｎ−″
形エピタキシャル層または、基板２Ａ）間に電流バスが
生じ、縦型パワーＭＯ３ＦＥＴが誤動作してしまう不良
が生じる問題がある。

本発明の目的はオン抵抗が低くかつ破壊強度が高い縦型
パワーＭＯＳ　Ｆ　ＥＴを有する半導体装置を提供する
ことにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

ｃ問題点を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明の継型パワーＭＯ３ＦＥＴは、ｎ十形
のシリコン基板の主面に設けられたｎ−形のエピタキシ
ャル層の表層部分に不純物濃度が低いｐ形の第１ウェル
領域を有している。また、このｐ形の第１ウェル領域内
にはこの第１ウェル令頁域に比較して不純物濃度が高い
ｐ十形の第２ウェル領域が前記第１ウェル領域よりも浅
く設けられている。また、前記第２ウェル領域の表層部
分にはｎ１形のソース領域が設けられている。また、前
記ソース領域の表面に設けられたソース電極はソース領
域から外れて前記第２ウェル領域にも電気的に接触して
いる。

〔作用〕

上記した手段によれば、本発明の縦型パワーＭＯ３ＦＥ
Ｔは、ｎ十形シリコン基板の主面に設けられたｎ〜形の
エピタキシャル層の表層部分に不純物濃度が低いｐ形の
第１ウェル領域を有し、かつこの第１ウェル領域内には
第１ウェル領域よりも不純物濃度が高いｐ十形の第２ウ
ェルｆｉｌ域が設けられ、さらに前記第２ウェル領域の
表層部分にｎ十形のソース領域が設けられている構造と
なっている。

したがって、この構造では、パワーＭＯ３ＦＥＴの闇値
電圧は一回のイオン打ち込みおよび拡散によって形成さ
れた第１ウェル領域の不純物濃度によりて決定されるこ
とから、従来の縦型パワーＭＯ３ＦＥＴに比較してチャ
ネル領域の不純物濃度が一定し、閾値電圧の再現性が良
くなる。また、この構造では、前記ソース領域直下の第
２ウェル領域の不純物濃度を高くすることができるので
、ベースの寄生抵抗が下がり、前記ベースにリーク電流
が発生した場合に、ベース・エミッタ間電圧Ｖ０を小さ
くできるため、寄生ｎｐｎトランジスタＱが動作せず、
この縦型パワーＭＯＳ　Ｆ　ＥＴが安定に動作するよう
になる。

また、この縦型パワーＭＯ３ＦＥＴは、第２ウェル領域
の深さが浅くなることから、従来の縦型パワーＭＯ３Ｆ
ＥＴに比べ、実効的にｎ−形のエピタキシャル層の厚さ
が厚くなり、空乏層の拡がりも大きくなって耐圧が向上
する。

また、この縦型パワーＭＯＳ　Ｆ　ＥＴは、前記のよう
に耐圧が太き（なることから、耐圧を従来と同じにした
場合、設計上エピタキシャル層の不純物濃度を高くでき
、ドレイン領域の寄生抵抗を小さくできるので、オン抵
抗を小さくできる。したがって、従来のようにドレイン
表面をｎ十形化してオン抵抗の低減を図る必要もなくな
り、工程数低減が可能となる。

〔実施例〕

以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例による縦型パワーＭＯ５ＦＥ
Ｔの一部を示す斜視図、第２図は同じく縦型パワーＭＯ
Ｓ　Ｆ　ＥＴのセル部分を示す断面図、第３図〜第７図
は同じく縦型パワーＭＯ５ＦＥＴにおけるセル部分の各
製造状態を示す図であって、第３図は酸化膜およびポリ
シリコン膜を形成したウェハの断面図、第４図は第１ウ
ェル領域が設けられたウェハの断面図、第５図は第２ウ
ェル領域が設けられたウェハの断面図、第６図はソース
領域が設けられたウェハの断面図、第７図はソース電極
およびドレイン電極が設けられたウェハの断面図である
。

この実施例の縦型パワーＭＯＳ　Ｆ　ＥＴにおけるその
要部、すなわち、セル部分は、第１図に示されるような
構造となっている。同図において、−点鎖線間Ｗが断面
的な単一のセル１部分であり、−点鎖線枠で囲まれる領
域が平面的に見た単一のセル１部分である。このような
セル１は、単一の縦型パワーＭＯ３ＦＥＴにあって、縦
横に規則正しく多数配設されている。なお、第２図では
、単一の〜セル１をのみ示しである。

セル１は、ｎ十形（第１導電形）のシリコンの基板２の
主面（上面）に設けられたｎ−形のエピタキシャル層３
の表層部に二重構造に設けられたｐ形の第１ウェル領域
４およびｐ◆形の第２ウェル領域５と、前記第２ウェル
領域５の周辺表層部に枠状に設けられたｎ十形のソース
領域６とによって構成されている。前記基板２は不純物
濃度が５Ｘ１０”ｃｍ−’程度となっている。また、前
記エピタキシャル層３は、不純物濃度が２Ｘ１０’“ｃ
　ｍ−”程度とな′るとともに、厚さは１０μｍ程度と
なっている。さらに、前記第１ウェル領域４の不純物濃
度は１０　”ｃ　ｎｒ’　　程度となり、その深さは３
μｍ前後となっている。

一方、前記第２ウェル領域５の不純物濃度は１０”ｃｍ
−”程度と高くなり、その深さは２μｍ前後となってい
る。また、前記第２ウェル領域５の底の第１ウェル領域
４の厚さｄは、０．５μｍ〜１μｍ前後となっている。

なお、前記ソース領域６の不純物濃度は１０１９〜１０
”ｃｍ−”となっているとともに、前記第１ウェル領域
４の側方に延在する第１ウェル領域４の厚さ旦は、３〜
４μｍ程度となっている。この厚さ吏はイオン打ち込み
の際のマスク上の打ち込み間隔でもある。また、この縦
型パワーＭＯ３ＦＥＴの闇値は、第１ウェル領域４の不
純物濃度、すなわち、１０　”ｃ　ｍ−’によって決定
される。

他方、前記ソース領域６の端部分から、露出する第１ウ
ェル領域４およびエピタキシャル層３の表面に亘ってゲ
ート絶縁膜７が設けられている。

このゲート絶縁膜７は前記基板２の主面に格子状に設け
られている。そして、単一の格子部分が単一のセル１と
なる。また、前記ゲート絶縁膜７の上にはポリシリコン
膜からなるゲート電極８が設けられている。前記ゲート
電極８およびゲート絶縁膜７は絶縁膜９で被われている
。また、前記基板２の主面にはアルミニウム（Ａｉ）か
らなるソース電極ｌＯが設けられている。このソース電
極１０は、前記絶縁膜９およびソース領域６ならびにソ
ース領域６に取り囲まれた２４″形の第１ウェル領域４
上に亘って設けられている。さらに、前記セルｌの裏面
（下面）にはドレイン電極１１が設けられている。

つぎに、このような縦型パワーＭＯ３ＦＥＴの製造方法
について説明する。

縦型パワーＭＯＳ　Ｆ　ＥＴの製造にあっては、第３図
に示されるように、ｎ◆形のシリコンからなる基板２の
主面にｎ−形のエピタキシャル層３を有するウェハ（半
導体薄板）１２が用意される。

この基板２はその不純物濃度が５ＸｌＯ”ｃｍ−”とな
っている、また、前記エピタキシャル層３はその厚さが
ｌＯＩＩｍ程度となっているとともに、不純物濃度は２
Ｘ１０１４ｃｍ−’程度となっている。

そして、この基板２の主面、すなわち、エピタキシャル
層３上にはｔｏｏｏ人程度の厚さの５ｉ０２膜からなる
ゲート絶縁膜７が形成される。また、このゲート絶縁膜
７上には格子状に厚さが４５００人程度となるポリシリ
コン（Ｐｏｌｙ　　Ｓｉ）からなるゲート電極８が、常
用のホトエツチングによって形成される。なお、同図お
よび以後の図において、基板２を横切るように示される
一点鎖線は、単一のセル１の境界を示す線である。

つぎに、第４図の矢印に示されるように、ボロン（Ｂ◆
）が打ち込まれ、その後、熱処理（アニール）が行われ
て深さ３μｍ前後の第１ウェル領域４が形成される。こ
のボロンの打ち込み時、ボロンはゲート電極８にも打ち
込まれる結果、ゲート電極８の比抵抗が小さくなる。

つぎに、第５図に示されるように、再びウェハ１２の主
面には、高温低圧処理雰囲気で絶縁膜（Ｓ　ｉ　Ｏ！　
Ｗｉ）が形成される。この絶縁膜、すなわち、厚さが５
０００人となるＨＬＤ膜（ＳｉＯ３膜）１３は、常用の
ホトエツチングによってパターニングされ、前記第１ウ
ェル領域４に対面する領域のみが部分的に露出するよう
になる。その後、再びボロンが高濃度に打ち込まれる。

この第２ウェル領域５を形成するために、ｌＸｌ０”ｃ
ｍ−”以上の量のボロンが打ち込まれる。このボロン打
ち込み後、拡がり拡散処理が行われ、第１ウェル領域４
の内側、すなわち、表層部に深さ２μｍ前後の第２ウェ
ル領域５が形成される。そして、第１・第２ウェル領域
形成のためのマスクおよび拡がり拡散処理の条件を整え
ることによって、第２ウェル領域５の底の第１ウェル領
域４の厚さｄは０．５〜１μｍ程度となり、かつ第２ウ
ェル頌域５の側方の第１ウェル領域４の厚さ文は３〜４
μｍとなる。縦型パワーＭＯ３ＦＥＴの閾値は、前記第
１ウェル領域４によって決定されることから、第１ウェ
ル領域４の不純物濃度は重要であるとともに、第１ウェ
ル領域４の厚さは重要である。

このため、第２ウェル領域５の底に対面する第１ウェル
領域４の厚さｄおよび第２ウェル領域５の側方の厚さ見
は上記の数値が採用されることになる。

つぎに、前記ＨＬＤ膜１３が除去される。その後、前記
ゲート絶縁膜７はゲート電極８をマスクとしてエツチン
グ除去される。

つぎに、第６図に示されるように、再びウェハ１２の主
面には常用のデボジシ町ンおよびホトエツチングによっ
て、厚さ５０００人のＨＬＤ膜（Ｓｔ（ｈ膜）１４が前
記第２ウェル領域５の中央部分に設けられる。ついで、
リン（ｐ＋）が打ち込まれ、かつ熱処理（アニール）さ
れ、不純物濃度がＩＱ１９〜１０”ｃｍ−”程度となる
ｎ十形のソース領域６が形成される。

つぎに、前記ＨＬＤ膜１４は除去される。また、前記ウ
ェハ１２の主面には、第７図に示されるように、前記ゲ
ート電極８およびゲート絶縁膜７を被うように、常用の
フォトリソグラフィによってＰＳＧ　（リンシリケート
ガラス）からなる厚さが８０００人程度となる絶縁膜９
が形成される。これによって前記絶縁膜９に取り囲まれ
た領域、すなわち、単一のセル領域にあっては、中央に
第２ウェル領域５が露出し、かつこの第２ウェル領域５
の周囲にソース領域６が露出する形状となる。

つぎに、前記ウェハ１２の主面には、数μｍの厚さにア
ルミニウム（ＡｆＬ）が蒸着され、ソース電極１０が形
成される。この結果、前記ｎ形の基板２およびエピタキ
シャル層３と、ｐ形の第１ウェル領域４および第２ウェ
ル頭域５と、ｎ形のソース領域６とによって寄生ｎｐｎ
型バイポーラトランジスタが形成される。そして前記寄
生ｎｐｎ型バイポーラトランジスタは、特に、前記第２
ウェル領域域５（ベース領域）の寄生抵抗が大きいとＭ
ＯＳＦＥＴの動作を阻害する。すなわち、前記Ｐ形の第
１ウェル領域４とｐ十形の第２ウェル領域５からなるベ
ース領域の濃度が低いと抵抗が大きくなり、ベース領域
に、リーク電流が発生した場合、電圧降下によってベー
ス・エミッタ間電圧■□が大きくなり、寄生ｎｐｎ型バ
イポーラトランジスタが動作してしまい、ｎ十形ソース
領域６（エミッタ）と、ｎ−層のエピタキシャル層３（
コレクタ）との間に電流パスができてしまう。

この結果、ＭＯＳ　Ｆ　ＥＴでは、正常なトランジスタ
動作が不可能になる。そこで、この実施例では、ベース
において、ｐ＋形となる不純物が高濃度の第２ウェル領
域５を設けることによって、ベースの寄生抵抗を下げて
ベース・エミッタ間電圧Ｖ−が大となるのを防止する構
造としである。したがって、この実施例の場合には、前
記第２ウェル領域５の不純物濃度はＩＱ”ｃｍ−”と高
くなっている。これに対して、前記第１ウェル領域４は
、闇値を決定する層となることから、不純物濃度は１０
　Ｉ７ｃ　ｍ−’と前記第２ウェル領域５に比較して低
くなっている。

また、この実施例の構造では、第２ウェル領域５が浅く
設けられているため、実効的に、ｎ−形エピタキシャル
Ｎ３の厚さが厚くなる。このため、デバイス動作時に、
ベース領域の空乏層の拡がりも大きく取れるため耐圧が
向上する。さらに、耐圧を従来と同じにした場合、設計
上エピタキシャル層３の不純物濃度を高くすることがで
き、縦型ＭＯＳ　Ｆ　ＥＴのドレイン領域（ｎ−形エピ
タキシャル層３）の寄生抵抗を低減できるため、オン抵
抗を低減できる。したがって、この実施例の構造によれ
ば、従来オン抵抗を低減するためにドレインの表層部に
ｎ十形なる高不純物濃度層を設けているが、これも必要
な（なり、工程数を低減できることになる。

つぎに、前記ウェハ１２の裏面には、ドレイン電極１１
が形成される。これによって縦型パワーＭＯＳ　Ｆ　Ｅ
Ｔのセル１の製造が終了する。

このような縦型パワーＭＯＳ　Ｆ　ＥＴにあっては、つ
ぎのような効果を奏することになる。

（１）本発明の縦型パワーＭＯ３ＦＥＴは、第１ウェル
領域内にｐ十形の第２ウェル領域を第１ウェル領域より
も浅く設けた構造となっていることから、前記第２ウェ
ル領域の濃度を高くできるため、ベースの寄生抵抗の増
大が抑止され、寄生ｎｐｎ型バイポーラトランジスタが
動作しなくなり、縦型パワーＭＯ３ＦＥＴの動作が安定
するという効果が得られる。

（２）上記（１）により、本発明によれば縦型パワーＭ
Ｏ５ＦＥＴの信頼性が向上するという効果が得られる。

（３）本発明の縦型パワーＭＯ３ＦＥＴは、第１ウェル
領域の深さは３μｍ前後、第２ウェル領域の深さは２μ
ｍ前後に設けられるため、従来のウェル構造を有するも
のに比較して、ｐｎ接合（ベース・ドレイン間接合）の
深さは浅くなるため、エピタキシャル層の厚さが実効的
に厚くなるため、空乏層の拡がりも太き（なり、パンチ
スルー耐圧が向上し、ソース・ドレイン間耐圧が高くな
るという効果が得られる。

（４）上記（３）により、本発明によれば、縦型パワー
ＭＯ３ＦＥＴの静電破壊強度が向上するという効果が得
られる。

（５）本発明の縦型パワーＭＯ３ＦＥＴは、闇値は第１
ウェル領域の不純物濃度で決定されること、チャネル領
域は１回のイオン打ち込みによって形成されることから
、チャネル領域の不純物濃度の精度が向上するとともに
、再現性も高くなり、品質が安定するという効果が得ら
れる。

（６）上記（５）により、本発明の縦型パワーＭＯＳＦ
ＥＴは、その製造において、品質の安定化。

再現性の向上が図れるため、歩留りの向上から製造コス
トの低減が達成できるという効果が得られる。

（７）上記（３）により、本発明の縦型パワーＭＯＳＦ
ＥＴは、従来の縦型パワーＭＯ３ＦＥＴとソース・ドレ
イン間耐圧を同等にするならば、エピタキシャル層（ド
レイン領域）の濃度を高くすることができるので、ドレ
イン領域の寄生抵抗を低減することができるという効果
が得られる。

（８）上記（７）により、本発明によれば、縦型パワー
ＭＯＳ　Ｆ　ＥＴのオン抵抗を低減できるという効果が
得られる。

（９）上記（１）〜（８）により、本発明によれば、静
電破壊強度が高くかつオン抵抗の小さい縦型パワーＭＯ
Ｓ　Ｆ　ＥＴを安価に提供することができるという相乗
効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である縦型パワーＭＯ３Ｆ
ＥＴの製造技術に適用した場合について説明したが、そ
れに限定されるものではなく、このような縦型パワーＭ
Ｏ３ＦＥＴを組み込んだパワーＭＯ３ＩＣに適用できる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

上記した手段によれば、本発明の縦型パワーＭＯＳＦＥ
Ｔは、不純物濃度が低いｐ形の第１ウェル領域と、この
内側に前記第１ウェル領域より浅く設けられた不純物濃
度が高いＰ÷形の第２ウェル領域とを有する構造となり
、第２ウェル領域の深さが浅（なることから、実効的に
ｎ″″形のエピタキシャル層（ドレイン領域）の厚さが
厚くなるため耐圧が向上する。また、この縦型パワーＭ
Ｏ５ＦＥＴは、閾値は一回のイオン打ち込みによる第１
ウェル領域の形成によって決定されることから、闇値の
再現性が良くなる。また、この縦型パワーＭＯ５ＦＥＴ
は前記のように耐圧が大きくなることから、耐圧を従来
と同じにしておいた場合、設計上エピタキシャル層（ド
レイン領域）の不純物濃度を高くでき、ドレイン領域の
寄生抵抗を低減できるので、縦型パワーＭＯＳＦＥＴの
オン抵抗を小さくできる。したがって、従来のようにド
レイン表面をｎ十形化してオン抵抗の低減を図る工程も
不要となり、工程数の低減も達成できる。

【図面の簡単な説明】

第１図は本発明の一実施例による縦型パワーＭＯ３ＦＥ
Ｔの一部を示す斜視図、 第２図は同じく縦型パワーＭＯ３ＦＥＴのセル部分を示
す断面図、 第３図は同じく縦型パワーＭＯＳ　Ｆ　ＥＴのセル部分
の製造状態におけるウェハの断面図、第４図は同じく第
１ウェル領域が設けられたウェハの断面図、 第５図は同じく第２ウェル領域が設けられたウェハの断
面図、 第６図はソース領域が設けられたウェハの断面図、 第７図はソース電極およびドレイン電極が設けられたウ
ェハの断面図、 第８図は従来の縦型パワーＭＯＳＦＥＴを示す要部断面
図である。 １・・・セル、２・・・基板、３・・・エピタキシャル
層、４・・・第１ウェル領域、５・・・第２ウェル領域
、６・・・ソース領域、７・・・ゲート絶縁膜、８・・
・ゲート電極、９・・・絶縁膜、１０・・・ソース電極
、１１・・・ドレイ７ｔｉ、１２・・・ウェハ、１３．
１４・・・ＨＬＤ膜。

Claims (1)

1. 【特許請求の範囲】 １、第１導電形の基板と、この基板の主面に設けられた
   エピタキシャル層の表層部に部分的に設けられた第２導
   電形からなる第１ウェル領域と、前記第１ウェル領域内
   に設けられ前記第１ウェル領域よりも不純物濃度が高い
   第２導電形からなる第２ウェル領域と、前記第２ウェル
   領域の表層部に設けられた第１導電形からなるソース領
   域と、前記ソース領域の端表面から前記第１ウェル領域
   の表面部を経て第１導電形の基板主面に亘って設けられ
   たゲート酸化膜と、前記ゲート酸化膜上に設けられたゲ
   ートとからなる電界効果トランジスタを有することを特
   徴とする半導体装置。 ２、前記第２ウェル領域の底に対面する第１ウェル領域
   の厚さは、０．５μｍ〜数μｍとなっていることを特徴
   とする特許請求の範囲第１項記載の半導体装置。 ３、前記第２ウェル領域は、前記第１ウェル領域よりも
   浅く設けられていることを特徴とする特許請求の範囲第
   １項記載の半導体装置。