JPH0115261Y2 - - Google Patents

Info

Publication number
JPH0115261Y2
JPH0115261Y2 JP16610784U JP16610784U JPH0115261Y2 JP H0115261 Y2 JPH0115261 Y2 JP H0115261Y2 JP 16610784 U JP16610784 U JP 16610784U JP 16610784 U JP16610784 U JP 16610784U JP H0115261 Y2 JPH0115261 Y2 JP H0115261Y2
Authority
JP
Japan
Prior art keywords
counter
primary color
row
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16610784U
Other languages
Japanese (ja)
Other versions
JPS6181278U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16610784U priority Critical patent/JPH0115261Y2/ja
Publication of JPS6181278U publication Critical patent/JPS6181278U/ja
Application granted granted Critical
Publication of JPH0115261Y2 publication Critical patent/JPH0115261Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は液晶(LCD)素子や発光ダイオード
(LED)素子等からなるカラーマトリツクスパネ
ルを使用した表示装置を対象とする。
[Detailed description of the invention] (a) Industrial application field The present invention is directed to a display device using a color matrix panel consisting of liquid crystal (LCD) elements, light emitting diode (LED) elements, etc.

(ロ) 従来の技術 最近では、カラーLCDマトリツクスパネル
(以下、単にカラーLCDパネルと言う)を使用し
た液晶テレビの開発が盛んに行なわれており、例
えば雑誌「日経エレクトロニクスNo.351」(昭和59
年9月10日発行)の第211頁〜第240頁にその一例
が紹介されている。
(b) Conventional technology Recently, the development of LCD televisions using color LCD matrix panels (hereinafter simply referred to as color LCD panels) has been actively carried out.For example, the magazine "Nikkei Electronics No. 351" 59
An example of this is introduced on pages 211 to 240 of the publication (September 10, 2016).

このような液晶テレビに使用されるマトリツク
スパネル表示装置は概ね第6図のように構成され
ており、1は三原色表示素子R,G,Bが水平
(行)及び垂直(列)方向に繰返し配列されたカ
ラーLCDパネル、2はこのパネルの各1行分を
順次選択して行くシフトレジスタからなる行ドラ
イバ回路、3はその選択された行の各表示素子に
対応する三原色信号を印加して行く列ドライバ回
路であり、シフトレジスタ4とサンプルホールド
回路5から構成されている。また、6は水平、垂
直各同期パルスHS及びVSを基準として上記各ド
ライバ回路2,4に供給するスタートパルス
ST1,ST2や行方向の駆動クロツクCPを作成する
タイミングパルス作成回路、7はパラレルに入力
される三原色信号R,G,Bを上記パルスHS及
びCPによつて順次一つづつ導出させる色信号切
換回路である。
The matrix panel display device used in such liquid crystal televisions is generally constructed as shown in Figure 6, in which three primary color display elements R, G, and B are repeated in the horizontal (row) and vertical (column) directions. A color LCD panel is arranged; 2 is a row driver circuit consisting of a shift register that sequentially selects each row of the panel; 3 is a row driver circuit that applies three primary color signals corresponding to each display element in the selected row; This column driver circuit is composed of a shift register 4 and a sample hold circuit 5. Also, 6 is a start pulse supplied to each driver circuit 2 and 4 above with reference to each horizontal and vertical synchronizing pulse HS and VS.
ST 1 , ST 2 and a timing pulse generation circuit that generates the drive clock CP in the row direction; 7 is a color that sequentially derives the three primary color signals R, G, and B input in parallel one by one using the pulses HS and CP; This is a signal switching circuit.

なお、一般にカラーLCDパネル1の三原色表
示素子R,G,Bは、モノクロームの液晶素子と
その前方に配置されるカラーフイルタの組合せ対
から構成されている。
Generally, the three primary color display elements R, G, and B of the color LCD panel 1 are composed of a combination pair of a monochrome liquid crystal element and a color filter disposed in front of the monochrome liquid crystal element.

前記色信号切換回路7はLCDパネル1の各1
行分の表示素子に対応する順序で三原色信号R,
G,Bをシリアルに導出して行くが、上記表示素
子の配列順序が図示のように1行毎に変化してい
る場合には、上記切換回路7からの三原色信号の
導出順序もそれに従つて1行毎に切換えて行く必
要がある。このため、図示の如き配列のLCDパ
ネル1を使用する場合には、従来は、色信号切換
回路7を第7図のように2個の3進(3段)のリ
ングカウンタ8,9とその各段の出力に応答して
開閉される多数のアナログスイツチS1〜S12によ
つて構成していた。
The color signal switching circuit 7 is connected to each one of the LCD panels 1.
The three primary color signals R,
G and B are derived serially, but if the arrangement order of the display elements changes row by row as shown in the figure, the order in which the three primary color signals from the switching circuit 7 are derived also changes accordingly. It is necessary to switch each line. Therefore, when using the LCD panel 1 arranged as shown in the figure, the color signal switching circuit 7 has conventionally been replaced with two ternary (three-stage) ring counters 8 and 9 as shown in FIG. It consisted of a large number of analog switches S 1 to S 12 that were opened and closed in response to the output of each stage.

(ハ) 考案が解決しようとする問題点 しかしながら、上記従来回路では、多数のアナ
ログスイツチを必要とするため、コストアツプに
つながり、しかも、装置の小型化、低消費電力化
を妨げる原因となつていた。そこで、本考案では
このような諸欠点を解消したカラーマトリツクス
パネル表示装置の色信号切換回路を提供すること
を課題としている。
(c) Problems to be solved by the invention However, the conventional circuit described above requires a large number of analog switches, which leads to increased costs and hinders miniaturization and lower power consumption of the device. . Therefore, an object of the present invention is to provide a color signal switching circuit for a color matrix panel display device that eliminates the above-mentioned drawbacks.

(ニ) 問題点を解決するための手段 本考案では、カラーマトリツクスパネルの行方
向の駆動クロツクをカウントするプリセツト可能
な3進の第1カウンタと、水平同期パルスをカウ
ントしそのカウント値を前記第1カウンタにプリ
セツトする第2カウンタと、パラレルに入力され
る三原色信号を前記第1カウンタの出力に応じて
シリアルに導出して行くスイツチ手段によつて色
信号切換回路を構成している。
(d) Means for Solving the Problems The present invention includes a presettable ternary first counter that counts the drive clock in the row direction of the color matrix panel, and a first counter that counts the horizontal synchronizing pulses and calculates the count value as described above. A color signal switching circuit is constituted by a second counter which presets the first counter and a switch means which serially derives the three primary color signals input in parallel in accordance with the output of the first counter.

(ホ) 作用 本考案の上記構成に依れば、第1カウンタは、
その初期値が1水平期間毎即ちマトリツクスの1
行毎に変更され、以後、駆動クロツクの到来によ
りカウント値が上記初期値から変化して行くの
で、この第1カウンタの出力によつて決まるスイ
ツチ手段からの三原色信号の導出順序が1行毎に
切換わつて行く。
(E) Effect According to the above structure of the present invention, the first counter is
Its initial value is set every horizontal period, i.e. 1 of the matrix.
Since the count value changes from the initial value as the driving clock arrives, the order in which the three primary color signals are derived from the switch means is determined by the output of the first counter, and is changed for each row. Switch over.

(ヘ) 実施例 第1図は本考案による色信号切換回路7の一実
施例を示しており、11は第6図のタイミングパ
ルス作成回路6から出力される行方向の駆動クロ
ツクCPをカウント入力とし、水平同期パルスHS
をプリセツト入力とするプリセツト可能な3進
(3段)のリングカウンタからなる第1カウンタ
である。12R,12G,12Bはこのカウンタ
の各段の出力Qa1〜Qa3によつて開閉されるアナ
ログスイツチであり、この各アナログスイツチに
カラー画像を表わす三原色信号R,G,Bがそれ
ぞれ入力される。また、13は前記水平同期パル
スHSをカウントする3段のリングカウンタから
なる第2カウンタであり、その各段の出力が前記
第1カウンタ11のプリセツト入力として印加さ
れる。その際、第2カウンタ13の初段、中段、
終段の各出力Qb1,Qb2,Qb3がこの順に第1カ
ウンタ11の上位桁、中位桁、下位桁の各入力端
子に導かれるように接続されている。
(F) Embodiment FIG. 1 shows an embodiment of the color signal switching circuit 7 according to the present invention, and numeral 11 counts and inputs the row direction driving clock CP output from the timing pulse generating circuit 6 of FIG. and horizontal sync pulse HS
The first counter is a ternary (three-stage) ring counter that can be preset and has a preset input of . 12R, 12G, and 12B are analog switches that are opened and closed by the outputs Qa 1 to Qa 3 of each stage of this counter, and three primary color signals R, G, and B representing a color image are input to each analog switch, respectively. . Further, reference numeral 13 denotes a second counter consisting of a three-stage ring counter for counting the horizontal synchronizing pulse HS, and the output of each stage is applied as a preset input to the first counter 11. At that time, the first stage, middle stage of the second counter 13,
The outputs Qb 1 , Qb 2 , and Qb 3 of the final stage are connected in this order to input terminals of the upper digit, middle digit, and lower digit of the first counter 11.

ここで、例えばテレビジヨン信号の場合の1水
平期間内の有効映像区間を50μsecとし、LCDパ
ネル1(第6図)の1行分の表示素子数を240と
すると、前記クロツクCP1は水平同期パルスHS
に同期した4.8MHzのパルスであり、また、第1
第2カウンタ11,13に与えられるスタート
(カウントイネーブル)信号には、第6図のタイ
ミングパルス作成回路6で作成されるスタートパ
ルス(1垂直期間内の映像信号区間の始端に対
応)が使用される。
Here, for example, if the effective video section in one horizontal period in the case of a television signal is 50 μsec, and the number of display elements for one row of LCD panel 1 (Fig. 6) is 240, then the clock CP 1 is horizontally synchronized. pulse HS
It is a 4.8MHz pulse synchronized with the first
As the start (count enable) signal given to the second counters 11 and 13, the start pulse (corresponding to the start of the video signal section within one vertical period) created by the timing pulse creation circuit 6 in FIG. 6 is used. Ru.

したがつて、上記スタートパルスST1によつて
第1第2カウンタ11,13がイネーブル状態に
なつてから、3個の水平同期パルスHSが到来す
るまで、即ち、LCDパネル1の1〜3行目が駆
動される場合について、上記カウンタ11,13
の各段の出力の状態を示すと、第2図のようにな
る。同図に於いて、第1カウンタ11の「初期
値」とは、第2カウンタ13の出力がプリセツト
された直後での各段の出力の状態であり、また
「クロツクNo.1」はその初期状態からクロツクCP
が1個到来したときの出力状態を表わしており、
その他についても同様である。
Therefore, after the first and second counters 11 and 13 are enabled by the start pulse ST 1 , until the three horizontal synchronizing pulses HS arrive, that is, the first to third rows of the LCD panel 1. For the case where the eyes are driven, the counters 11 and 13
The state of the output of each stage is shown in Fig. 2. In the figure, the "initial value" of the first counter 11 is the state of the output of each stage immediately after the output of the second counter 13 is preset, and "clock No. 1" is the initial value. Clock CP from state
It represents the output state when one arrives,
The same applies to others.

それゆえ、この第2図及びこの場合の動作波形
を示す第3図から判るように、前記LCDパネル
1の1行目の駆動時は第1図の出力ライン14に
三原色信号がR,G,B,R,G,B,…の順に
導出され、2行目の駆動時にはB,R,G,B,
R,G,…の順に、更に3行目ではG,B,R,
G,B,R,…の順にそれぞれ導出され、以下、
同様に繰り返されて行く。従つて、上記パネル1
上の表示素子の配列順序と一致する訳である。
Therefore, as can be seen from FIG. 2 and FIG. 3 showing the operating waveforms in this case, when the first row of the LCD panel 1 is driven, the three primary color signals R, G, B, R, G, B, ... are derived in this order, and when driving the second row, B, R, G, B,
In the order of R, G, ..., and in the third line, G, B, R,
G, B, R, ... are respectively derived in the order, and below,
It will be repeated in the same way. Therefore, the above panel 1
This corresponds to the arrangement order of the display elements above.

なお、このようにして上記出力ライン14に順
番に導出された三原色信号は第6図のサンプルホ
ールド回路5でサンプリングされてLCDパネル
1の各列の電極リードに印加される。その際、上
記サンプルホールド回路5は、前記クロツクCP
に同期してシフトレジスタ4から出力されるサン
プリングパルスQ1,Q2,Q3…(第5図参照)の
立下りタイミングでサンプリング動作する。そこ
で、第1図の第1カウンタ11には、例えば第4
図の如く2個のインバータ15,16とCR積分
回路17の組合せによる簡単な遅延回路によつて
前記クロツクCPを少許遅延させて得るクロツク
CP′を供給するようにするのが望ましい。このよ
うにすれば、第1図の色信号切換回路7から出力
される三原色信号R,G,Bと前記サンプリング
パルスQ1,Q2,Q3…との各位相関係は第5図の
ようになり、上記各信号R,G,Bが切換わつて
充分安定した時点でサンプリングが行なわれ好都
合である。
The three primary color signals thus sequentially led out to the output line 14 are sampled by the sample and hold circuit 5 shown in FIG. 6 and applied to the electrode leads of each column of the LCD panel 1. At that time, the sample hold circuit 5 controls the clock CP.
Sampling operation is performed at the falling timing of sampling pulses Q 1 , Q 2 , Q 3 . . . (see FIG. 5) outputted from the shift register 4 in synchronization with . Therefore, the first counter 11 in FIG.
As shown in the figure, a clock obtained by slightly delaying the clock CP using a simple delay circuit consisting of two inverters 15 and 16 and a CR integration circuit 17 is obtained.
It is desirable to supply CP′. In this way, the phase relationships between the three primary color signals R, G, B output from the color signal switching circuit 7 of FIG. 1 and the sampling pulses Q 1 , Q 2 , Q 3 . . . are as shown in FIG. 5. Therefore, it is convenient to perform sampling when the above-mentioned signals R, G, and B have been switched and become sufficiently stable.

(ト) 考案の効果 本考案の色信号切換回路に依れば、必要とする
スイツチ手段の個数が非常に少ないので安価に実
現でき、しかも、その各スイツチ手段が同時に導
通しないこととも相埃つて消費電力が極めて少な
く、更に表示装置の小型化にも寄与する。
(g) Effects of the invention According to the color signal switching circuit of the invention, the number of required switching means is very small, so it can be realized at a low cost.Moreover, each switching means is not conductive at the same time. Power consumption is extremely low, and it also contributes to miniaturization of display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第5図は本考案の一実施例に係り、第
1図はその要部を示す回路ブロツク図、第2図は
動作説明のための図、第3図は動作タイミングを
示す図、第4図は第1図の回路に付加して使用す
る回路を示す図、第5図は第1図の回路の出力信
号とサンプリングパルスの位相関係を示す図であ
る。第6図はカラーマトリツクスパネル表示装置
の概略構成を示す回路ブロツク図、第7図はこの
装置に使用される従来の色信号切換回路を示す回
路ブロツク図である。 11……第1カウンタ、13……第2カウン
タ、12R,12G,12B……アナログスイツ
チ(スイツチ手段)。
Figures 1 to 5 relate to an embodiment of the present invention; Figure 1 is a circuit block diagram showing the main parts thereof, Figure 2 is a diagram for explaining the operation, and Figure 3 is a diagram showing the operation timing. , FIG. 4 is a diagram showing a circuit used in addition to the circuit of FIG. 1, and FIG. 5 is a diagram showing the phase relationship between the output signal of the circuit of FIG. 1 and the sampling pulse. FIG. 6 is a circuit block diagram showing a schematic configuration of a color matrix panel display device, and FIG. 7 is a circuit block diagram showing a conventional color signal switching circuit used in this device. 11...first counter, 13...second counter, 12R, 12G, 12B...analog switch (switch means).

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 水平方向を行方向として順次配列された三原色
表示素子の配列順序が1行毎に切換わるカラーマ
トリツクスパネルを使用した表示装置に設けら
れ、前記各表示素子に印加する原色信号を順次切
換えて導出して行く回路であつて、前記パネルの
行方向の駆動クロツクをカウントするプリセツト
可能な3進の第1カウンタと、水平同期パルスを
カウントしそのカウント値を前記第1カウンタに
プリセツトする第2カウンタと、パラレルに入力
される三原色信号の一つを前記第1カウンタの出
力に応じて順次シリアルに導出して行くスイツチ
手段とを備えてなるカラーマトリツクスパネル表
示装置の色信号切換回路。
Provided in a display device using a color matrix panel in which the arrangement order of three primary color display elements arranged sequentially with the horizontal direction as the row direction is changed for each row, the primary color signals applied to each of the display elements are sequentially switched and derived. a presettable ternary first counter for counting drive clocks in the row direction of the panel; and a second counter for counting horizontal synchronizing pulses and presetting the count value in the first counter. and switching means for serially deriving one of the three primary color signals input in parallel in accordance with the output of the first counter.
JP16610784U 1984-11-01 1984-11-01 Expired JPH0115261Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16610784U JPH0115261Y2 (en) 1984-11-01 1984-11-01

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16610784U JPH0115261Y2 (en) 1984-11-01 1984-11-01

Publications (2)

Publication Number Publication Date
JPS6181278U JPS6181278U (en) 1986-05-29
JPH0115261Y2 true JPH0115261Y2 (en) 1989-05-08

Family

ID=30723943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16610784U Expired JPH0115261Y2 (en) 1984-11-01 1984-11-01

Country Status (1)

Country Link
JP (1) JPH0115261Y2 (en)

Also Published As

Publication number Publication date
JPS6181278U (en) 1986-05-29

Similar Documents

Publication Publication Date Title
US4822142A (en) Planar display device
JP3243932B2 (en) Active matrix display device
US4694349A (en) Liquid crystal matrix display panel driver circuit
JPS60257497A (en) Driving of liquid crystal display
US4556880A (en) Liquid crystal display apparatus
WO2001046938A2 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP3202384B2 (en) Display device drive circuit
JPH0766249B2 (en) Driving method for liquid crystal display device
US5990979A (en) Gamma correction circuit and video display apparatus using the same
JPH10133174A (en) Liquid crystal display driving device
JPH09101763A (en) Drive circuit for image display device
JPH06337657A (en) Liquid crystal display device
EP0273995B1 (en) Planar display device
JPH0115261Y2 (en)
JPH03132789A (en) Image enlarging display device
JP2913612B2 (en) Liquid crystal display
US5929925A (en) Display device for displaying images with different aspect ratios and/or positions
JPH09134149A (en) Picture display device
JP2512297B2 (en) Color liquid crystal display device interface circuit
JPH0731273Y2 (en) Driving circuit for color matrix display device
JPH0685107B2 (en) Driving system for color matrix panel display device
JPH0326549Y2 (en)
JPH07261714A (en) Active matrix display elements and dispaly system
JP2000111874A (en) Driving method of liquid crystal display device
JP2573573B2 (en) Plasma display