JPH01151362A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＩＴＶカメラからの映像信号を人力し、計測
、認識処理に使用される画像処理装置に関するものであ
る。

〔従来の技術〕

第３図は従来の画像処理装置を示ずブロック回路図であ
る。図におりて、（１）は複数枚の画像メモリ、（２）
は処理対象画像が格納された画像メモリ（１）から読み
出したデータが人力され、画像処理を行う画像前処理・
特徴抽出回路、（５）はアドレス発生回路、（６）は全
体を制御するホストコントローラである。

次に動作について説明する。

画像メモリ（１）に格納されている画像データは、順次
走査機能を有するアドレス発生回路（５）により選択ア
クセスされ、読出されたデータは、画像＋ｉｉｉ処理・
特徴抽出回路（３）に入力され、その処理結果は、画像
メモリ（１）へ８き込まれる。処理の内容によっては、
アクセスアドレスも入力され、結果は画像前処理・特徴
抽出回路（２）内に保持され、ホストコントローラ（６
）に呼び出される。ホストコントローラ（６）は処理内
容、処理タイミングをコントロールする。

〔発明が解決しようとする問題点〕

従来の画像処理装置は以−Ｌのように構成されているの
で、全画面を順次走査しなければならず、処理に時間が
かかる等の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、処理を高速に行なう画像処理装置を得ること
を目的とする。

Ｅ問題点を解決するための手段］ この発明に係る画像処理装置は、画像処理等の不要な画
素数を計数する飛び越し画素数カウント回路と、この計
数値を記憶する飛び越し画素数格納メモリとを設け、画
像処理の後半に行なわれる特徴抽出処理等で、アクセス
不要の画像メモリ番地を飛び越して画像処理を施すよう
にした点を特徴とする。

〔作用〕

この発明における飛び越し画素数カウント回路は、画像
０；１処理・特徴抽出回路の出力で制御され、以後の処
理における処理不要画素数のならびを計数し、この値は
飛び越し画素数格納メモリに記憶され、以後の処理にお
ける飛び越し画素数としてアドレス発生に利用される。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。

第１図において、第３図と同一符号は同一、または相当
する構成部分を示しており、（３）は画像＋ｉＱ処理・
特徴抽出回路（２）においであるしきい値で処理された
結果データ処理不要の画素数を計数する飛び越し画素数
カウント回路（以下、「カウント回路」という）　、　
（４）はカウント回路（３）の計数出力を格納記憶する
飛び越し画素数格納メモリ（以下、「画素数格納メモリ
」という）で、アドレス発生回路（５）は、相対する２
方向からの順次走査機能と、画素数格納メモリ（４）の
データを加算し、飛びとびのアドレスを発生する機能と
を有するアドレス発生回・路で、読出し用と書込み用の
２系統のアドレスを発生する。

第２図はＩ　ＯＯＸ　Ｉ　００画素の画像メモリ（１）
に、画像前処理・特徴抽出回路（２）でしきい値処理さ
れた結果が格納されている一例を示す図である。

つぎに動作を説明する。

まず全画面を処理するしきい値処理を、画像の右下（画
素番号９９９９）より左上（画素番号０）へ順次走査し
て第２図の結果を得られたときを考える。

カウント回路（３）は、処理開始時と、しきい値処理の
結果が“Ｈ”　（処理不要）になったとき、値１をセッ
トされ、しきい値処理の結果が“Ｌ”（処理不要）のと
きには、最初の“Ｌ”では１のままで、連続する２回目
以降の“Ｌ”ではクロック毎に＋１される。カウント回
路（３）の出力は、走査クロック毎に画素数格納メモリ
（４）に格納される。画素数格納メモリ（４）のアドレ
スは、画像メモリ（１）のアドレスと同一である。画素
数格納メモリ（４）には、アドレス９９９９から−ｌし
ながら順次カウント回路（３）の値が書き込まれる。

この場合、ｎａ番地になるまで、つまり９９９９番から
ｎ４＋１番地までに順に１〜（（９９９９−（ｎ、＋１
）＋１）＝９９９９−ｎ４）の値が書込まれる。ｎ８番
地にはｌが書込まれ、ｎ＋−１番地から０番地までは、
同様に１〜ｎ１の値が書込まれる。

特徴抽出等の以後の処理で、しきい値処理の結果が“Ｈ
”になった画数にのみ着目して処理するときは、しきい
値処理で行なった順次走査と逆方向で走査する。すなわ
ち、この場合は、「左上（０）から右下（９９９９）へ
」である。処理の開始前にアドレスをクリア（０番地）
し、最初の処理アドレスは、画素メモリｍのＯｔｉ地に
格納されたデータｎ、と、アドレスＯ番地の加算出力ｎ
、＋０となる。以後、同様に、出力アドレスと画素メモ
リ（１）のデータを加算した結果を出力アドレスとし、
しきい値処理結果が“１］”の画素メモリを飛びとびに
アクセスする。ホストコントロールローラ（６）は全体
の制御を行なう。

なお、上記実施例では、１種類の画素メモリについて示
したが、画素メモリを水平用、垂直用に２分割して使用
してもよい。

さらに、Ｉ−Ｉ　Ｘ　Ｖ画素の画像メモリ（１）を使用
し、画素数格納メモリ（４）を、Ｈ×Ｖ（ワード）ＸＮ
（ビット）（但し、２　Ｎ２　＋−１）と、Ｖ、（ワー
ド）×Ｍ（ビット）（但し、２’≧■）の２つに分割し
た構成としてもよい。

〔発明の効果〕

以上のように、この発明によれば、飛び越し画素数カウ
ント回路と、飛び越し画素数格納メモリを設け、特徴抽
出等の処理を行なう際、前段で行なったしきい値処理の
結果、後の特徴抽出処理で処理の必要な画像データのみ
を飛びとびにアクセスして処理を行うように構成にした
ので、画像データの処理を高速に行なうことができる画
像処理装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック回路図で、第２
図は画像メモリを示す。第３図は従来の画像処理装置の
ブロック回路図である。 （１）・・・画像メモリ、（２）・・・画像前処理・特
徴抽出回路、（３）・・・飛び越し画素数カウント回路
、（４）・・・飛び越し画素数格納メモリ、（５）・・
・アドレス発生回路、（６）・・・ホストコントローラ
。 なお、各図中、同一符号は同一、または相当部分を示す
。

Claims (2)

【特許請求の範囲】
1. （１）複数の画像メモリと、この画像メモリから読み出
   した画素データを所定のしきい値でもつて処理する画像
   前処理・特徴抽出回路と、この画像前処理・特徴抽出回
   路から出力されるデータ処理不要の画素数を計数する飛
   び越し画素数カウント回路と、このカウント回路の出力
   を記憶する飛び越し画素数格納メモリと、上記画像メモ
   リを相対する２つの方向からの順次走査するアクセス機
   能と上記飛び越し画素数格納メモリから読出された値を
   加算して飛び飛びに走査するアクセス機能とを有するア
   ドレス発生回路とを備えた画像処理装置。
2. （２）Ｈ×Ｖ画素の画像メモリを使用し、飛び越し画素
   数格納メモリの構成を、Ｈ×Ｖワード×Ｎビット（但し
   、２＾Ｎ≧Ｈ）と、Ｖワード×Ｍビット（但し、２＾Ｍ
   ≧Ｖ）の２つに分割してなる特許請求の範囲第１項記載
   の画像処理装置。