JPH0115102B2 - - Google Patents
Info
- Publication number
- JPH0115102B2 JPH0115102B2 JP58246673A JP24667383A JPH0115102B2 JP H0115102 B2 JPH0115102 B2 JP H0115102B2 JP 58246673 A JP58246673 A JP 58246673A JP 24667383 A JP24667383 A JP 24667383A JP H0115102 B2 JPH0115102 B2 JP H0115102B2
- Authority
- JP
- Japan
- Prior art keywords
- service processor
- processing unit
- input
- central processing
- channel device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 claims description 7
- 238000012423 maintenance Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 101000820662 Pimpla hypochondriaca Small venom protein 2 Proteins 0.000 description 14
- 108700012361 REG2 Proteins 0.000 description 7
- 101150108637 REG2 gene Proteins 0.000 description 7
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 7
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 4
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 4
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000009269 systemic vascular permeability Effects 0.000 description 2
- 101000832455 Pimpla hypochondriaca Small venom protein 1 Proteins 0.000 description 1
- 101100367240 Rattus norvegicus Svs4 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はサービスプロセツサを有する情報処理
システムに係り、特に中央処理装置とサービスプ
ロセツサ間のインタフエース方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an information processing system having a service processor, and particularly to an interface system between a central processing unit and a service processor.
従来の中央処理装置とサービスプロセツサ間イ
ンタフエース方式の構成例を第１図に示す。第１
図において、１は中央処理装置（CPU）、２はサ
ービスプロセツサ（SVP）であり、両者の間は
チヤネル装置（CH）３，１０インタフエース線
４により接続されるとともに、これとは別に
SVPインタフエース線５によつても接続されて
いる。６はサービスプロセツサ２に接続されるデ
バイス（IO）である。中央処理装置１はサービ
スプロセツサ２に接続されているデバイス６とデ
ータ転送を行う場合、入出力命令をチヤネル装置
３に発行することで、チヤネル装置３はIOイン
タフエース線４を介してサービスプロセツサ２を
起動し、インタフエースアダプタ（IFA）２２経
由でデバイス６を動作せしめる。一方、サービス
プロセツサ２はSVP側インタフエース回路
（SVU）２１、SVPインタフエース線５、CPU
側インタフエース回路（SVA）１１により中央
処理装置１の保守診断を実行する。
An example of the configuration of a conventional interface system between a central processing unit and a service processor is shown in FIG. 1st
In the figure, 1 is a central processing unit (CPU), 2 is a service processor (SVP), and the two are connected by a channel device (CH) 3, 10 and an interface line 4.
It is also connected by an SVP interface line 5. 6 is a device (IO) connected to the service processor 2; When the central processing unit 1 performs data transfer with the device 6 connected to the service processor 2, by issuing an input/output command to the channel device 3, the channel device 3 transfers data to the service processor via the IO interface line 4. Start up the setter 2 and operate the device 6 via the interface adapter (IFA) 22. On the other hand, the service processor 2 includes the SVP side interface circuit (SVU) 21, the SVP interface line 5, and the CPU
The side interface circuit (SVA) 11 executes maintenance diagnosis of the central processing unit 1.
この様に、従来は中央処理装置とサービスプロ
セツサ間にIOインタフエース線と保守診断用イ
ンタフエース線が別々に存在しているため、
CPUやSVPのピン数が増加し、該CPUやSVPの
集積回路化が困難であつた。 In this way, conventionally, the IO interface line and the maintenance diagnosis interface line existed separately between the central processing unit and the service processor.
The number of pins of CPUs and SVPs has increased, making it difficult to integrate the CPUs and SVPs into integrated circuits.
本発明の目的は、中央処理装置とサービスプロ
セツサ間のインタフエース線を低減し、これら装
置の集積回路化を容易にすることにある。
An object of the present invention is to reduce the number of interface lines between a central processing unit and a service processor, and to facilitate the integration of these devices into integrated circuits.
本発明は中央処理装置、サービスプロセツサ、
チヤネル装置を順次階層的に配置して中央処理装
置とサービスプロセツサ間を１個のインタフエー
ス線で接続し、中央処理装置からの入出力命令を
該インタフエース線によりサービスプロセツサが
受信してチヤネル装置に伝達することにより、サ
ービスプロセツサに接続されるデバイスに対する
入出力命令を実行し、又、サービスプロセツサは
該インタフエース線を用いて、中央処理装置に対
する診断機能を実行することを特徴とする。
The present invention includes a central processing unit, a service processor,
The channel devices are arranged in a hierarchical manner, the central processing unit and the service processor are connected through one interface line, and the service processor receives input/output commands from the central processing unit through the interface line. The service processor executes input/output instructions for devices connected to the service processor by transmitting the information to the channel device, and the service processor uses the interface line to execute diagnostic functions for the central processing unit. shall be.
第２図は本発明の一実施例のブロツク図を示
す。第２図において、中央処理装置（CPU）１
はSVA回路１１を有している。SVA回路１１に
はフリツプフロツプFF１〜FF３とレジスタREG
１があり、SVPインタフエース線５に接続され
る。８はIOプロセツサ（IOP）であり、CPU１
とSVPインタフエース線５で接続されている。
IOP８はサービスプロセツサ（SVP）２、チヤネ
ル装置（CH）３、バツフアメモリ（RAM）７
を有している。SVP２はSVU回路２１を有し、
該SVU回路２１はフリツプフロツプFF４〜FF５
とレジスタREG２を有してSVPインタフエース
線５に接続される。RAM７はSVP４とCH５に
接続している。CH３にデバイス（IO）６が接続
される。尚、IOP８内のSVP２とCH３は同一プ
ロセツサの元で時分割に動作する。
FIG. 2 shows a block diagram of one embodiment of the invention. In Figure 2, central processing unit (CPU) 1
has an SVA circuit 11. The SVA circuit 11 includes flip-flops FF1 to FF3 and a register REG.
1 and is connected to the SVP interface line 5. 8 is the IO processor (IOP), and CPU1
and is connected by SVP interface line 5.
IOP8 is service processor (SVP) 2, channel device (CH) 3, buffer memory (RAM) 7
have. SVP2 has an SVU circuit 21,
The SVU circuit 21 includes flip-flops FF4 to FF5.
and a register REG2, and is connected to the SVP interface line 5. RAM7 is connected to SVP4 and CH5. Device (IO) 6 is connected to CH3. Note that SVP2 and CH3 in IOP8 operate in a time-division manner under the same processor.
はじめ、CH３に接続されるデバイス６に対す
る入出力命令の実行時の動作を説明する。入出力
命令実行時、CPU１はSVA回路１１内のREG１
に必要な情報をセツトした後、FF１を“１”に
セツトする。これにより、FF１の内容がSVPイ
ンタフエース線５を介してSVP２におけるSVU
回路２１内のFF４にセツトされる。SVP２のマ
イクロプログラムによりFF４が常時スキヤンさ
れており、FF４がセツトされたことによりCPU
１からの要求があつたことをSVP２は認識する。
SVP２のマイクロプログラムは、その後、SVA
回路１１のREG１の情報をSVPインタフエース
線５を介してREG２に読込み、読込んだ情報を
逐次RAM７に蓄積する。 First, the operation when executing an input/output command to the device 6 connected to CH3 will be explained. When executing an input/output instruction, CPU1 uses REG1 in SVA circuit 11.
After setting the necessary information, set FF1 to "1". As a result, the contents of FF1 are transferred to the SVU in SVP2 via SVP interface line 5.
It is set in FF4 in the circuit 21. FF4 is constantly scanned by the SVP2 microprogram, and when FF4 is set, the CPU
SVP2 recognizes that a request has been made from SVP1.
The SVP2 microprogram is then
The information of REG1 of the circuit 11 is read into REG2 via the SVP interface line 5, and the read information is sequentially stored in the RAM 7.
SVP２によりCPU１からの情報を全てRAM６
に蓄積すると、RAM７の所定領域にCH３への
要求をセツトする。CH３は常時RAM７の該当
領域をスキヤンしており、SVP２からの要求を
知る。CH３は要求を検出すると、SVP２により
蓄積された情報をRAM７より読出し入出力命令
の動作を開始する。CH３が入出力命令を終了す
ると、RAM７の所定領域に終了要求コードをセ
ツトする。SVP２はRAM７の終了要求コード領
域を常時スキヤンしており、それを検出すると
SVU回路２１内のREG２に所定データを書込み、
FF５をセツトする。FF５はSVPインタフエース
線５を介してFF２に反映される。CPU１は入出
力命令発行後、SVA回路１１内のFF２が“１”
にセツトされるのを待つており、FF２が“１”
にセツトされたことにより入出力命令が終了した
ことを認識する。 SVP2 transfers all information from CPU1 to RAM6
Once accumulated, a request to CH3 is set in a predetermined area of RAM7. CH3 constantly scans the corresponding area of RAM7 and learns of requests from SVP2. When CH3 detects the request, it reads out the information stored by SVP2 from RAM7 and starts the operation of the input/output command. When CH3 finishes the input/output command, it sets a completion request code in a predetermined area of RAM7. SVP2 constantly scans the termination request code area of RAM7, and when it detects it,
Write specified data to REG2 in the SVU circuit 21,
Set FF5. FF5 is reflected to FF2 via SVP interface line 5. After CPU1 issues an input/output command, FF2 in SVA circuit 11 becomes “1”
FF2 is set to “1”.
It is recognized that the input/output command has been completed by setting the flag to .
次に診断機能について説明する。SVP２が
CPU１内のレジスタ等に対してスキヤンイン、
スキヤンアウトする場合において、SVP２のマ
イクロプログラムはSVU回路２１内のREG２へ
診断機能に必要なデータを順次セツトすることに
より、SVPインタフエース線５を介してSVA回
路１１内のREG１に診断データが設定される。
その後同様に、SVP２のマイクロプログラムは
REG２によりSVA回路１１内のFF３を“１”に
セツトする。SVA回路１１はスキヤン機能を有
しており、FF３が“１”にセツトされたことに
よりCPU１内のレジスタ等をスキヤンイン、ス
キヤンアウトしてREG１に結果を格納すると共
にFF３を“０”にセツトする。SVP２のマイク
ロプログラムはFF３を“１”にセツトした後に
それが“０”になることをREG２を使用して常
時監視しており、FF３が“０”になり、それが
REG２に反映されることにより断診機能が終了
したことを認識する。 Next, the diagnostic function will be explained. SVP2 is
Scan-in to registers etc. in CPU1,
In the case of scan-out, the SVP2 microprogram sequentially sets the data necessary for the diagnostic function to REG2 in the SVU circuit 21, thereby setting the diagnostic data to REG1 in the SVA circuit 11 via the SVP interface line 5. be done.
After that, similarly, the SVP2 microprogram is
FF3 in the SVA circuit 11 is set to "1" by REG2. The SVA circuit 11 has a scan function, and when FF3 is set to "1", it scans in and scans out the registers in the CPU 1, stores the results in REG1, and sets FF3 to "0". . After setting FF3 to "1", the SVP2 microprogram uses REG2 to constantly monitor that it becomes "0".
It is recognized that the diagnosis function has ended by being reflected in REG2.
〔発明の効果〕
本発明によれば、中央処理装置とサービスプロ
セツサ間にSVPインタフエース線を設けるだけ
で入出力動作と診断動作を行うことができるた
め、中央処理装置やサービスプロセツサのピン数
増加が回避され、集積回路化が容易になる。[Effects of the Invention] According to the present invention, input/output operations and diagnostic operations can be performed simply by providing an SVP interface line between the central processing unit and the service processor. This avoids an increase in the number of circuits and facilitates circuit integration.
第１図は従来の計算機インタフエース方式の構
成例を示す図、第２図は本発明の一実施例を示す
図である。
１……中央処理装置、２……サービスプロセツ
サ、５……インタフエース線、６……デバイス、
７……バツフアメモリ、１１，２１……インタフ
エース回路。
FIG. 1 is a diagram showing an example of the configuration of a conventional computer interface system, and FIG. 2 is a diagram showing an embodiment of the present invention. 1...Central processing unit, 2...Service processor, 5...Interface line, 6...Device,
7... Buffer memory, 11, 21... Interface circuit.
Claims (1)
ネル装置、前記中央装置の保守診断を行うサービ
スプロセツサを具備する情報処理システムにおい
て、 中央処理装置とサービスプロセツサ間を単一の
インタフエース線で接続する共に該サービスプロ
セツサの下位にチヤネル装置を置き、該チヤネル
装置に入出力装置を接続し、 入出力装置の制御時は、前記サービスプロセツ
サは前記中央情報処理装置からの入出力命令を前
記インタフエース線により受信して前記チヤネル
装置に伝送することにより、チヤネル装置が該入
出力命令を実行し、 中央処理装置の保守診断時は、前記サービスプ
ロセツサは前記インタフエース線を用いて前記中
央処理装置に保守診断データを送り、該中央処理
装置の保守診断を実行することを特徴とする計算
機インタフエース方式。[Scope of Claims] 1. In an information processing system that includes a central processing unit, a channel device that controls input/output devices, and a service processor that performs maintenance diagnosis of the central unit, A channel device is placed below the service processor, and an input/output device is connected to the channel device, and when controlling the input/output device, the service processor connects to the central information processing device. The channel device executes the input/output command by receiving an input/output command from the interface line and transmitting it to the channel device, and during maintenance diagnosis of the central processing unit, the service processor A computer interface method characterized in that maintenance diagnosis data is sent to the central processing unit using an ace line, and maintenance diagnosis of the central processing unit is executed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24667383A JPS60142764A (en) | 1983-12-29 | 1983-12-29 | Computer interface system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24667383A JPS60142764A (en) | 1983-12-29 | 1983-12-29 | Computer interface system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142764A JPS60142764A (en) | 1985-07-27 |
| JPH0115102B2 true JPH0115102B2 (en) | 1989-03-15 |
Family
ID=17151909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24667383A Granted JPS60142764A (en) | 1983-12-29 | 1983-12-29 | Computer interface system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142764A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525110A (en) * | 1978-08-09 | 1980-02-22 | Fujitsu Ltd | Data processing system |
| JPS57109024A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Interface controlling system |
| JPS57111763A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Device connecting system of multi-system |
-
1983
- 1983-12-29 JP JP24667383A patent/JPS60142764A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525110A (en) * | 1978-08-09 | 1980-02-22 | Fujitsu Ltd | Data processing system |
| JPS57109024A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Interface controlling system |
| JPS57111763A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Device connecting system of multi-system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142764A (en) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112490A (en) | Data transfer control apparatus and method | |
| IL134870A (en) | Data transfer system for accomplishing data transfers in an information processing system | |
| EP0862116A3 (en) | A smart debug interface circuit | |
| US5341495A (en) | Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols | |
| JPH0115102B2 (en) | ||
| US5974477A (en) | Image forming apparatus capable of receiving data in high speed in accordance with high speed data transmission interface | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JPH0348544B2 (en) | ||
| JPH07104845B2 (en) | Parallel processor | |
| JPS6347864A (en) | Inter-memory data transfer method | |
| JPS58163055A (en) | Data processing system | |
| KR930011348B1 (en) | Interface circuit between scsi and decoder ic | |
| JPS62180443A (en) | Initialization system for computer system | |
| JPS62143151A (en) | Diagnosis system for common memory | |
| FR2447577A1 (en) | Multiple processor computer system - adopts initial interconnection structure until re-configured under program control | |
| JPS6223894B2 (en) | ||
| JPH02127758A (en) | Data processor | |
| JPS625443A (en) | Diagnosis control method | |
| JPS63156263A (en) | Maintenance system for adapter | |
| JPS6212540B2 (en) | ||
| EP0537898A2 (en) | Computer system including video subsystem | |
| JPS61131156A (en) | Multiprocessor system | |
| JPS6240748B2 (en) | ||
| JPS6248872B2 (en) | ||
| JPS6215903B2 (en) |