JPH01147908A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPH01147908A JPH01147908A JP30805387A JP30805387A JPH01147908A JP H01147908 A JPH01147908 A JP H01147908A JP 30805387 A JP30805387 A JP 30805387A JP 30805387 A JP30805387 A JP 30805387A JP H01147908 A JPH01147908 A JP H01147908A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- collector
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、差動増幅器に関し、特に入りダイナミック
レンジの改良に関するものである@〔従来の技術〕
第2図は従来の差動増幅器を示す回路1図である。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a differential amplifier, and particularly relates to an improvement in input dynamic range. [Prior Art] Fig. 2 shows a conventional differential amplifier. It is a circuit diagram.
図において、1allbはエミッタが共通接続された差
動回路を構成するPNP トランジスタであリ、そのエ
ミッタは定電流源8に、ベースは差動入力端子1)!、
1)bK接続されている。またコレクタはNPNトラン
ジスタ2a、2bによって構成されるカレントミラーに
接続されており、PNPトランジスタ13のコレクタは
NPNトランジスタ23のコレクタ及びベースに接続さ
れ、PNP トランジスタ1bのコレクタはNPNトラ
ンジスタ2bのコレクタに接続されるとともに、NPN
トランジスタ3のベースに接続されている。In the figure, 1allb is a PNP transistor constituting a differential circuit whose emitters are commonly connected; its emitter is connected to the constant current source 8, and its base is the differential input terminal 1)! ,
1) bK connected. Further, the collector is connected to a current mirror constituted by NPN transistors 2a and 2b, the collector of PNP transistor 13 is connected to the collector and base of NPN transistor 23, and the collector of PNP transistor 1b is connected to the collector of NPN transistor 2b. As well as NPN
Connected to the base of transistor 3.
また、トランジスタ3のコレクタは定電流源9に接続さ
れるとともに、NPNトランジスタ5のベースに接続さ
れている。NPNトランジスタ5は。Further, the collector of the transistor 3 is connected to the constant current source 9 and to the base of the NPN transistor 5. The NPN transistor 5 is.
そのコレクタは正電源13に接続され、エミッタはNP
N トランジスタ7のベースに接続されるとともに、リ
ーグカット用抵抗10に接続されている。上記NPN
トランジスタ7は出力トランジスタでるり、このトラン
ジスタ7のコレクタは負荷抵抗15に接続されるととも
に出力端子12に接続され、エミッタは負電源14に接
続されている。Its collector is connected to the positive power supply 13, and its emitter is NP
N Connected to the base of the transistor 7 and also connected to the league cut resistor 10. Above NPN
The transistor 7 is an output transistor, and the collector of the transistor 7 is connected to the load resistor 15 and the output terminal 12, and the emitter is connected to the negative power supply 14.
また、抵抗15の曲端は正fIl源13に接続されてい
る。Further, the curved end of the resistor 15 is connected to the positive fl source 13.
次にこの差動増幅器をコンパレータとして使用した場合
の動作について説明する。Next, the operation when this differential amplifier is used as a comparator will be explained.
今、入力端子1)スに基準電圧を印加し、これに対して
入力端子1)bK’H′の信号(基準電圧より高電位の
信号)が印加された場合を考える。Now, let us consider a case where a reference voltage is applied to the input terminal 1) and a signal at the input terminal 1) bK'H' (a signal with a higher potential than the reference voltage) is applied thereto.
この時、差動回路におけるPNPトランジスタ1λはオ
ンelbはオフ状帖となり、定電流源8により供給され
る電流はPNP トランジスタ1aのエミッタよりコレ
クタに流れ、カレントミラーを構成するNPN )ラン
ジスタ2aのコレクタ電流となる。従ってNPN)ラン
ジスタ2bはこの電流と等しい電流を流そうとするが、
PNP)ランジスタ1bがオフしているため、NPNト
ランジスタ2bは飽和する。すなわち該トランジスタ2
bのコレクタを流は流れない。また、Ni’Nトランジ
スタ3はベース電流が供給されないためオフし、定電流
源9により供給される電流はNPNトランジスタ5のベ
ース[流となる。従ってNPNトランジスタ5及び7は
オンし、出力端子12は1L′を出力する。At this time, the PNP transistor 1λ in the differential circuit is on and the transistor elb is off, and the current supplied by the constant current source 8 flows from the emitter of the PNP transistor 1a to the collector, forming a current mirror. It becomes an electric current. Therefore, NPN) transistor 2b tries to flow a current equal to this current, but
Since the NPN transistor 1b is off, the NPN transistor 2b is saturated. That is, the transistor 2
No current flows through the collector of b. Further, the Ni'N transistor 3 is turned off because the base current is not supplied, and the current supplied by the constant current source 9 becomes the base current of the NPN transistor 5. Therefore, NPN transistors 5 and 7 are turned on, and output terminal 12 outputs 1L'.
同様にして、入力端子1) bKゝL′の信号(基準電
圧より低電位の信号)か人力されれば、PNPトランジ
スタ1亀はオフ&1bはオン、NPNトランジスタ2a
はオフ、2bはオンとなリー従りてNPNトランジスタ
3はPNP トランジスタ1bよりベース電流を供給さ
れるためオンし、定電流源9により供給される電流を全
て引き込む。Similarly, if input terminal 1) bKゝL' signal (a signal with a lower potential than the reference voltage) is input manually, PNP transistor 1 turns off & 1b turns on, and NPN transistor 2a turns off.
is off, and 2b is on. Therefore, the NPN transistor 3 is turned on because it is supplied with the base current from the PNP transistor 1b, and draws in all the current supplied by the constant current source 9.
したがってNPNトランジスタ5及び7はオフし。Therefore, NPN transistors 5 and 7 are turned off.
出力端子は1H′を出力する。The output terminal outputs 1H'.
従来の差動増幅器は以tのように構成されているので、
入力端子に負電源近くの入力電圧が印加されると、差動
回路を構成するPNPトランジスタが飽和するという欠
点かめった。Since the conventional differential amplifier is configured as follows,
When an input voltage close to the negative power supply is applied to the input terminal, the PNP transistor forming the differential circuit becomes saturated.
即ち、入力端子1).aを基準電圧として、入力端子1
)bに負電源14と同じ電圧が印加された場合1% t
’ランジスタのベース−エミッタ間電圧をVbeとする
と、PNi’)ランジスタ1bのエミ、 ツタ電圧は、
【負電源電圧(0) + 1 ” Vb6 (トランジ
スタ1b))となり、またコレクタ電圧は、(負電源電
圧(o)+1・Vbe(トランジスタ3))となって、
PNPトランジスタlbのエミッターコレクタ電圧VC
eはほぼ0となり、該PNP トランジスタlbは飽和
する(lI流が流れない)。従ってNPNトランジスタ
3にベース電流を供給することができなくなり、入力信
号が%L(負電源電圧)#の場合2本来ならはその出力
は′H′であるべきところが % 1. Iになりてし
まうという問題点がめった。That is, input terminal 1). With a as the reference voltage, input terminal 1
) 1% when the same voltage as the negative power supply 14 is applied to b
'If the voltage between the base and emitter of the transistor is Vbe, then PNi') The emitter and peak voltages of transistor 1b are:
[Negative power supply voltage (0) + 1'' Vb6 (transistor 1b)], and the collector voltage becomes (negative power supply voltage (o) + 1·Vbe (transistor 3)),
Emitter-collector voltage VC of PNP transistor lb
e becomes approximately 0, and the PNP transistor lb is saturated (I current does not flow). Therefore, it becomes impossible to supply base current to the NPN transistor 3, and when the input signal is %L (negative power supply voltage) #2, the output should be 'H', but %1. I have had the problem of becoming I.
この発明は、上記のような問題点を解消するためになさ
れたもので、入力信号が負電源電圧のような場合にも誤
動作することなく、しかもオフセット電圧の小さい差動
増幅器を得ることを目的とする。This invention was made to solve the above-mentioned problems, and aims to provide a differential amplifier that does not malfunction even when the input signal is at a negative power supply voltage and has a small offset voltage. shall be.
この発明に係る差動増幅器は、差動回路を受けるカレン
トミラーをPNP)ランジスタ、NPNトランジスタ及
びショットキーダイオードにより構成したものである。In the differential amplifier according to the present invention, a current mirror receiving a differential circuit is constructed of a PNP transistor, an NPN transistor, and a Schottky diode.
この発明においては、カレントミラーにおいて。 In this invention, in a current mirror.
PNP トランジスタ、及びNPNトランジスタによっ
て構成される帰還ループの中にショットキーダイオード
を挿入し、これにより基準となるNPNトランジスタの
コレクタ電位をベース電位よりもFげることが可能とな
り、且つ、コレクターベース間電圧VCEを一定にする
ことができる。したがって2人力信号が負電源電圧まで
下っても、差動回路をなすPNP トランジスタは飽和
することなく、出力回路は信号を出力する。A Schottky diode is inserted into the feedback loop composed of a PNP transistor and an NPN transistor, and this makes it possible to raise the collector potential of the NPN transistor, which serves as a reference, from the base potential by F, and also increases the voltage between collector and base. The voltage VCE can be kept constant. Therefore, even if the two-power signal drops to the negative power supply voltage, the PNP transistor forming the differential circuit does not saturate, and the output circuit outputs the signal.
以F、この発明の実施例を図について説明する。 Hereinafter, embodiments of the invention will be described with reference to the drawings.
第1図は、この発明の一実施例による差動増幅器をコン
パレータに適用した回路列を示す図である。FIG. 1 is a diagram showing a circuit array in which a differential amplifier according to an embodiment of the present invention is applied to a comparator.
図において、3a、3bはPNP トランジスタ。In the figure, 3a and 3b are PNP transistors.
5 ” * 5 b* 7はNPN)ランジスタ@ 4
a + 4bはショットキーダイオード1)01)1
0bは抵抗、ga、gbは定電流源で、そのほか、第2
因に示した従来例と同等部分は同一符号をもって示す。5 ” * 5 b * 7 is NPN) transistor @ 4
a + 4b is a Schottky diode 1) 01) 1
0b is a resistor, ga, gb are constant current sources, and the second
Portions equivalent to those of the conventional example shown above are indicated by the same reference numerals.
入力端子1)1.1)bはそれぞれPNPトランジスタ
1 a + 1 bのベースに接続されており。Input terminals 1)1.1)b are connected to the bases of PNP transistors 1a+1b, respectively.
該トランジスタ1 a 、 1 bKより差動回路が構
成されている。また、PNPトランジスタ1a、1bの
コレクタは、それぞれカレントミラーを構成するNPN
トランジスタ2a12bのコレクタに接続されるととも
に、エミッタホロワをなすPNPトランジスタ3 a
* 3 bのベースに共通後vcされる。上記トランジ
スタ3a@3bのエミッタには、それぞれショットキー
ダイオード4a14bのカソード側が接続されている。A differential circuit is constituted by the transistors 1 a and 1 bK. In addition, the collectors of the PNP transistors 1a and 1b are NPN transistors constituting a current mirror, respectively.
A PNP transistor 3a is connected to the collector of the transistor 2a12b and serves as an emitter follower.
*3 It is vc after common to the base of b. The cathodes of Schottky diodes 4a14b are connected to the emitters of the transistors 3a@3b, respectively.
また、ショットキーダイオード4 a * 4 bのア
ノード側にはそれぞれ定電流源9a、91Ji接続され
るとともに一方のショットキーダイオード41には、上
記カレントミラーを構成するNPNトランジスタ2 a
t2bのベース電流を供給するためのNPN トラン
ジスf15aのベースが接続され、もう−万のショット
キーダイオード4bのアノード側には出力回路ヲ構成す
るNPNトランジスタ5bのベースが接続される。Further, constant current sources 9a and 91Ji are connected to the anode sides of the Schottky diodes 4a*4b, respectively, and one Schottky diode 41 is connected to an NPN transistor 2a constituting the current mirror.
The base of an NPN transistor f15a for supplying a base current of t2b is connected, and the base of an NPN transistor 5b constituting the output circuit is connected to the anode side of the second Schottky diode 4b.
上記NPNトランジスタ5aのコレクタは正電源13に
接続され、NPNトランジスタ5aのエミッタはt記カ
レントミラーを構成するNPNトランジスタ2a、2b
のベースに共通接続されるとともにt記カレントミラー
の帰還系の発振防止用の抵抗tOaにも接続されている
。また、上記抵抗10aの曲端は負電源14に接続され
る。上記出力回路を構成するNPNトランジスタ5bの
コレクタは正電源13゛に接続され、NPNトランジス
タ5bのエミッタはエミッタホロワをなして出力トラン
ジスタ7のベースに接続されるとともに、リークカット
用抵抗10bにも接続される。The collector of the NPN transistor 5a is connected to the positive power supply 13, and the emitter of the NPN transistor 5a is connected to the NPN transistors 2a and 2b forming a current mirror.
are commonly connected to the bases of the current mirrors, and also connected to a resistor tOa for preventing oscillation in the feedback system of the current mirror t. Further, the bent end of the resistor 10a is connected to the negative power source 14. The collector of the NPN transistor 5b constituting the output circuit is connected to the positive power supply 13', and the emitter of the NPN transistor 5b forms an emitter follower and is connected to the base of the output transistor 7, as well as to the leakage cut resistor 10b. Ru.
また、J:、記出力Nl’Nトランジスタのコレクタに
は、負荷抵抗15が接続され、この点を出力端子12&
I:接続する。In addition, a load resistor 15 is connected to the collector of the output Nl'N transistor, and this point is connected to the output terminal 12 &
I: Connect.
次に動作について説明する。Next, the operation will be explained.
入力端子1)bに基準電圧を印加し、入力端子1)aに
入力信号が入力され、この差動増幅回路をコンパレータ
として使用した場合を考える。Consider a case where a reference voltage is applied to input terminal 1)b, an input signal is input to input terminal 1)a, and this differential amplifier circuit is used as a comparator.
今、入力信号が1H′(基準電圧エリ高m位)の場合、
差動回路をなすPNP トランジスタ1aはオフ、1b
はオンとなる。したかってカレントミラーを構成するN
PN トランジスタ2aのコレクタ電流は%PNP )
ランジスタ3aのベースル流分、すなわち定電流源9a
の電流の1/hfeということになる。ここで定電流源
819a19bの流す電流をそれぞれ18,19a、1
9bとし、1 t81 ) I (9a)= 1(sb
)の関係が成立するならば、カレントミラーの出力であ
るNPNトランジスタ2aのコレクタ電流は、19a/
hfe となる。Now, if the input signal is 1H' (reference voltage edge height m),
PNP transistor 1a forming a differential circuit is off, 1b
is turned on. Therefore, N constitutes a current mirror.
The collector current of PN transistor 2a is %PNP)
Basel flow of transistor 3a, that is, constant current source 9a
This means that the current is 1/hfe. Here, the currents flowing from the constant current sources 819a and 19b are respectively 18, 19a, and 1.
9b, 1 t81 ) I (9a) = 1(sb
) holds true, the collector current of the NPN transistor 2a, which is the output of the current mirror, is 19a/
It becomes hfe.
したがってPNP )ランジスタ3bはベース電流を流
すことができなくなってオフし、定電流源9bより供給
される電流19bは、すべてNPNトランジスタ5bの
ベース電流となり、NPN)ランジスタ5bはオンし、
これにより出力トランジスタ7もオンし、出力端子12
は′L′の信号を出力する。Therefore, the PNP) transistor 3b is no longer able to pass the base current and is turned off, and the current 19b supplied from the constant current source 9b becomes the base current of the NPN transistor 5b, and the NPN) transistor 5b is turned on.
As a result, the output transistor 7 is also turned on, and the output terminal 12
outputs a 'L' signal.
矢に入力端子1)aの入力信号か% L M (基準電
圧より低1位)の場合を考える。差動回路をなすPNP
トランジスタ1aはオン、1bはオフし。Consider the case where the input signal of input terminal 1)a is %LM (lower than the reference voltage). PNP forming a differential circuit
Transistor 1a is on and transistor 1b is off.
定rti流源8により供給されるバイアス電流I8はP
NPトランジスタ1aよりカレントミラーを構成するN
l’N )ランジスタ2aのコレクタ¥[fiとなる。The bias current I8 supplied by the constant rti current source 8 is P
N constitutes a current mirror from the NP transistor 1a.
l'N) Collector of transistor 2a becomes [fi.
カレントミラーの出力側N P N トランジスタ2b
のコレクタは、上記バイアス電流18に等しい電流を流
そうとするため、l’NPトランジスタ3bはオンし、
定電流源9bより供給される電a I 9 bは、すべ
てPNP トランジスタ3bのエミッタ4デ流となる。Current mirror output side N P N transistor 2b
Since the collector of tries to flow a current equal to the bias current 18, the l'NP transistor 3b turns on,
All of the current a I 9 b supplied from the constant current source 9b becomes a current at the emitter 4 of the PNP transistor 3b.
したがって出力回路を構成するNPNトランジスタ5b
、7はオフし、出力端子12は1HIの信号を出力する
。Therefore, the NPN transistor 5b constituting the output circuit
, 7 are turned off, and the output terminal 12 outputs a 1HI signal.
今ここで入力端子1)aに負電源14と等しい電圧が印
加された場合について、差動(ロ)路をなすPNP )
ランジスタ1aのエミッターコレクタ間電圧VCela
を考える。Now, for the case where a voltage equal to the negative power supply 14 is applied to the input terminal 1) a, the PNP that forms a differential (b) path
Emitter-collector voltage VCela of transistor 1a
think of.
PNP トランジスタ1aのエミッタ電圧は1・Vbe
(負電源電圧(0)+トランジスタ1aのベース−エ
ミッタ間電圧(・Vbe))また、コレクタ電圧はNP
Nトランジスタ2aのコレクタ電圧vc2aに等しいた
め、この電圧を求める。The emitter voltage of PNP transistor 1a is 1・Vbe
(Negative power supply voltage (0) + base-emitter voltage of transistor 1a (・Vbe)) Also, the collector voltage is NP
Since it is equal to the collector voltage vc2a of the N transistor 2a, this voltage is determined.
vc2a = Vbe2a” Vbe5a −Vbe3
a −VF4aただし−Vbe’各トランジスタのベー
ス−エミッタ間電圧
VF4a”ショットキーダイオード4aの順方向電圧
したがって、
Vce1a=Vbe−(2Vbe−Vbe VF4a
)=VF4a
トナル。またNPN トランジスタ2aのコレクターエ
ミッタ間電圧VC!21は
vCe2a = Vbe −VF4a
となる。ここでショットキーダイオードの順方向電圧は
、一般に順方向電流10(μA)の時、約0.25(V
)である。したがって各トランジスタのコレクターエミ
ッタ間電圧は固定値となるため、入力端子に負電源電圧
に等しい人力信号が入力されても、コンパレータとして
誤動作することなく。vc2a = Vbe2a” Vbe5a −Vbe3
a -VF4aHowever, -Vbe' Base-emitter voltage of each transistor VF4a'' Forward voltage of Schottky diode 4a Therefore, Vce1a=Vbe-(2Vbe-Vbe VF4a
)=VF4a Tonal. Also, the collector-emitter voltage VC of the NPN transistor 2a! 21 becomes vCe2a = Vbe - VF4a. Here, the forward voltage of the Schottky diode is generally about 0.25 (V) when the forward current is 10 (μA).
). Therefore, the collector-emitter voltage of each transistor is a fixed value, so even if a human input signal equal to the negative power supply voltage is input to the input terminal, the comparator will not malfunction.
出力端子に信号を得ることかでき、従来回路に比較して
入力ダイナミックレンジが広くなる。It is possible to obtain a signal at the output terminal, and the input dynamic range is wider than that of conventional circuits.
また、この実施例では2回路形式を差動回路を中心に左
右対称に構成しているため、オフセット電圧を小さくす
ることが可能となる。Further, in this embodiment, since the two-circuit type is configured symmetrically around the differential circuit, it is possible to reduce the offset voltage.
なお、上記実施例では本発明の差動増幅器をコンパレー
タとして使用した場合について説明したか、出力端子1
2と差動回路をなすPNP トランジスタ1bのコレク
タとの間に位相補償コンデンサを設け、出力端子12と
入力端子1)aの間に帰還をかけることによってオペレ
ーショナルアンプとしてもよく、hiピ実施例と同様の
効果を奏する。In addition, in the above embodiment, the case where the differential amplifier of the present invention is used as a comparator has been explained.
By providing a phase compensation capacitor between 2 and the collector of the PNP transistor 1b forming a differential circuit, and applying feedback between the output terminal 12 and the input terminal 1)a, it may be used as an operational amplifier. It has a similar effect.
また、上記実施例では基準電圧をllbに印加し、入力
端子をllaとした場合について説明を行ったか、基準
電圧を入力端子1)Hに印加し、信号入力端子をiib
としてもよく、上記実施例と同様の効果を奏する。In addition, in the above embodiment, the reference voltage is applied to llb and the input terminal is set to lla, or the reference voltage is applied to input terminal 1)H and the signal input terminal is set to iib.
However, the same effect as in the above embodiment can be obtained.
以二のように、この発明によれば、カレントミラーヲ構
成するNPNトランジスタのコレクタ電圧をベース電圧
より低くすることにエリ、入力端子に負電源に等しい電
圧を印加した場合、差動回路をなすPNPトランジスタ
か飽和しないようにしたので、入力ダイナミックレンジ
か広く、かつオフセット電圧の小さいものが得られる効
果かある。As described above, according to the present invention, the collector voltage of the NPN transistor constituting the current mirror is made lower than the base voltage, and when a voltage equal to the negative power supply is applied to the input terminal, a differential circuit is formed. Since the PNP transistor is prevented from saturating, it has the effect of providing a wide input dynamic range and a small offset voltage.
第1図はこの発明の一実施例による差動増幅器の構成例
を示す図、第2図は従来の差動増幅器の一例を示す回路
図である。
1a+1b+3a*3bはPNP トランジスタ、2
a+ 2 b* 5 a + 5 b 17はNPNト
ランジスタ@ 4 ” + 4 bはショットキーダイ
オード、8゜9a、9bは定電流源、10a、10b、
15は抵抗、1)1.1)bは入力端子、12は出力端
子、13は正電源、14は負電源である。
なおA中間−符号は同−又は相当部分を示す。
代 理 人 大 岩 増 碓第1図
10久、10bJ5:亀f九
第2図FIG. 1 is a diagram showing an example of the configuration of a differential amplifier according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional differential amplifier. 1a+1b+3a*3b is PNP transistor, 2
a+ 2 b* 5 a + 5 b 17 is an NPN transistor @ 4 ” + 4 b is a Schottky diode, 8°9a, 9b are constant current sources, 10a, 10b,
15 is a resistor, 1)1.1)b is an input terminal, 12 is an output terminal, 13 is a positive power supply, and 14 is a negative power supply. Note that the intermediate symbol A indicates the same or equivalent part. Agent Masu Oiwa Usui Figure 1 10k, 10bJ5: Kame f9 Figure 2
Claims (1)
から構成された差動増幅器において、上記差動入力回路
の差動入力端子が第1、第2の差動トランジスタのベー
スに接続され、上記第1、第2の差動トランジスタは、
そのエミッタが共通接続されるとともに、バイアス電流
を設定する第1の定電流源に接続され、各コレクタがカ
レントミラーを構成する第3、第4のトランジスタのコ
レクタ、及びエミッタホロワをなす第5、第6のトラン
ジスタのベースにそれぞれ接続され、上記第5、第6の
トランジスタは、その両コレクタが負電源に、各エミッ
タがそれぞれ第1、第2のショットキーダイオードのカ
ソード側に接続され、上記第1のショットキーダイオー
ドのアノード側は、第2の定電流源に接続されるととも
に、上記第3、第4のトランジスタにベース電流を供給
するための第7のトランジスタのベースに接続され、該
第7のトランジスタは、そのコレクタが正電源に、エミ
ッタが上記第3、第4のベースに接続され、上記第2の
ショットキーダイオードのアノード側は第3の定電流源
に接続されるとともに、エミッタホロワをなす第8のト
ランジスタのベースに接続され、該第8のトランジスタ
は、そのコレクタが正電源に、エミッタが第9の出力ト
ランジスタのベースに接続され、上記第9の出力トラン
ジスタのコレクタは、負荷抵抗を介して正電源に接続さ
れるとともに、出力端子に接続されていることを特徴と
する差動増幅器。(1) In a differential amplifier composed of a differential input circuit and an output circuit that are directly connected to input terminals, the differential input terminal of the differential input circuit is connected to the bases of the first and second differential transistors. and the first and second differential transistors are
The emitters of the third and fourth transistors are commonly connected, and the collectors of the third and fourth transistors are connected to a first constant current source that sets a bias current, and the collectors of the third and fourth transistors form a current mirror, and the fifth and fourth transistors form emitter followers. The collectors of the fifth and sixth transistors are connected to the negative power supply, and the emitters of the fifth and sixth transistors are connected to the cathodes of the first and second Schottky diodes, respectively. The anode side of the first Schottky diode is connected to a second constant current source and to the base of a seventh transistor for supplying base current to the third and fourth transistors. The transistor 7 has its collector connected to the positive power supply, its emitter connected to the third and fourth bases, the anode side of the second Schottky diode connected to the third constant current source, and the emitter follower connected to the third constant current source. The collector of the eighth transistor is connected to the positive power supply, the emitter of the eighth transistor is connected to the base of the ninth output transistor, and the collector of the ninth output transistor is connected to the load. A differential amplifier characterized in that it is connected to a positive power supply via a resistor and is also connected to an output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30805387A JPH01147908A (en) | 1987-12-03 | 1987-12-03 | Differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30805387A JPH01147908A (en) | 1987-12-03 | 1987-12-03 | Differential amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01147908A true JPH01147908A (en) | 1989-06-09 |
Family
ID=17976317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30805387A Pending JPH01147908A (en) | 1987-12-03 | 1987-12-03 | Differential amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01147908A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008133032A (en) * | 2006-11-29 | 2008-06-12 | Yoshino Kogyosho Co Ltd | Rectangular bottle made of synthetic resin |
JP2009017388A (en) * | 2007-07-06 | 2009-01-22 | Denso Corp | Differential amplifier and operation amplifier |
-
1987
- 1987-12-03 JP JP30805387A patent/JPH01147908A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008133032A (en) * | 2006-11-29 | 2008-06-12 | Yoshino Kogyosho Co Ltd | Rectangular bottle made of synthetic resin |
JP2009017388A (en) * | 2007-07-06 | 2009-01-22 | Denso Corp | Differential amplifier and operation amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US3629692A (en) | Current source with positive feedback current repeater | |
JPH07152445A (en) | Voltage generation circuit | |
US5184086A (en) | Differential amplifier | |
US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
JP2542623B2 (en) | Current mirror circuit | |
JPH01147908A (en) | Differential amplifier | |
US3876955A (en) | Biasing circuit for differential amplifier | |
JPS5922245B2 (en) | Teiden Atsubias Cairo | |
US5179356A (en) | Circuit arrangement for the compensation of the control current of a transistor | |
JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
JPH0851324A (en) | Buffer amplifier | |
US4356455A (en) | Amplifier | |
JP2568690B2 (en) | Constant current circuit | |
JPH0535613Y2 (en) | ||
JPS62117403A (en) | Current mirror circuit | |
JPH0680997B2 (en) | Multiplication circuit | |
JPH0115224Y2 (en) | ||
JP3183410B2 (en) | Constant current circuit | |
JPH04215315A (en) | Level shift circuit | |
JPS58146111A (en) | Constant current circuit | |
JPH0420209B2 (en) | ||
JPH0388507A (en) | Differential amplifier circuit | |
JPS62220010A (en) | Switching current generating circuit | |
JPS5841683B2 (en) | current amplification circuit |