JPH01142597A - ２画面同時表示制御装置 - Google Patents
２画面同時表示制御装置Info
- Publication number
- JPH01142597A JPH01142597A JP62300796A JP30079687A JPH01142597A JP H01142597 A JPH01142597 A JP H01142597A JP 62300796 A JP62300796 A JP 62300796A JP 30079687 A JP30079687 A JP 30079687A JP H01142597 A JPH01142597 A JP H01142597A
- Authority
- JP
- Japan
- Prior art keywords
- crtc
- address signal
- address
- master
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100029968 Calreticulin Human genes 0.000 claims abstract description 37
- 101100326671 Homo sapiens CALR gene Proteins 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＣＲＴ表示装置へのシングルＣＦＬＴＣ等に
より、たとえば、模様画面と文字画面とを重ね合わせる
２画面同時表示制御装置に関する。
より、たとえば、模様画面と文字画面とを重ね合わせる
２画面同時表示制御装置に関する。
従来の技術
従来、この種の２画面同時表示制御装置は、マスター側
とスレーブ側との両方（二それぞれＣＲＴＣ（テレビ画
面制御）、アドレスマルチプレキサ、データバッファ、
ビデオメモリを備えており、マスター側とスレーブ側を
別々に制御することにより、２画面同時表示制御できる
構成となっている。
とスレーブ側との両方（二それぞれＣＲＴＣ（テレビ画
面制御）、アドレスマルチプレキサ、データバッファ、
ビデオメモリを備えており、マスター側とスレーブ側を
別々に制御することにより、２画面同時表示制御できる
構成となっている。
第２図は従来の２画面同時表示制御装置の構成を示して
いる。第２図において、２１はマイクロプロセッサ−で
あり、システムアドレス信号及びメモリリード／ライト
信号の出力とシステムデータ信号の入出力を制御する。
いる。第２図において、２１はマイクロプロセッサ−で
あり、システムアドレス信号及びメモリリード／ライト
信号の出力とシステムデータ信号の入出力を制御する。
２２はマスタＣＲＴＣであり、１画面目の表示制御を行
なう。２ｂはスレーブＣＲＴＣで、２画面目の表示制御
を行なう。
なう。２ｂはスレーブＣＲＴＣで、２画面目の表示制御
を行なう。
２４はアドレスマルチプレキサ（＋１）であり、マイク
ロプロセッサ２１ からのシステムアドレス信号とマス
タＣＲＴＣ２２からのマスタＣＲＴＣアドレス信号との
切換えを行ない、メモリ（＋１）アドレス信号を出力す
る。２５はアドレスマルチプレキサ（＋１） ２４ と
同様にマイクロプロセッサ２１からのシステムアドレス
信号とスレーブＣＲＴＣ（２ｂ）からスレーブＣＲＴＣ
アドレス信号との切換えを行ない、メモ９ （＋２）ア
ドレス信号を出力する。
ロプロセッサ２１ からのシステムアドレス信号とマス
タＣＲＴＣ２２からのマスタＣＲＴＣアドレス信号との
切換えを行ない、メモリ（＋１）アドレス信号を出力す
る。２５はアドレスマルチプレキサ（＋１） ２４ と
同様にマイクロプロセッサ２１からのシステムアドレス
信号とスレーブＣＲＴＣ（２ｂ）からスレーブＣＲＴＣ
アドレス信号との切換えを行ない、メモ９ （＋２）ア
ドレス信号を出力する。
２８はビデオメモリ（＋１）であり１画面目の表示デー
タを記憶する。２９はビデオメモリ（＋２）であり２画
面目の表示データを記憶する。２６はデータバッファ（
＋１ ）であり、システムデータ信号とメモリ（す１）
データ信号とのバッファとなる。
タを記憶する。２９はビデオメモリ（＋２）であり２画
面目の表示データを記憶する。２６はデータバッファ（
＋１ ）であり、システムデータ信号とメモリ（す１）
データ信号とのバッファとなる。
２７はデータバッファ（す２）であり、システムデータ
信号とメモリ（＋２）データ信号とのバッファとなる。
信号とメモリ（＋２）データ信号とのバッファとなる。
２ａ は表示データ合成器であり、メモリ（す１）デー
タ信号とメモリ（す２）データ信号とを合成して表示デ
ータ信号を出力する。
タ信号とメモリ（す２）データ信号とを合成して表示デ
ータ信号を出力する。
このように、上記従来の２画面同時表示制御装置でも、
マスターＣＲ，ＴＣとスレーブＣＲ，ＴＣの２つのＣＲ
ＴＣを備えることにより、２画面同時表示を制御できる
。
マスターＣＲ，ＴＣとスレーブＣＲ，ＴＣの２つのＣＲ
ＴＣを備えることにより、２画面同時表示を制御できる
。
発明が解決しようとする問題点
しかしながら、上記従来の２画面同時表示装置では、Ｃ
ＲＴＣがマスター用とスレーブ用とで２個必要となりシ
ングルＣＲＴＣでは２画面同時に制御することができず
、また、ＣＲＴＣへの初期設定もマスター側とスレーブ
側の両方に設定しなければならないという問題があった
。
ＲＴＣがマスター用とスレーブ用とで２個必要となりシ
ングルＣＲＴＣでは２画面同時に制御することができず
、また、ＣＲＴＣへの初期設定もマスター側とスレーブ
側の両方に設定しなければならないという問題があった
。
本発明はこのような従来の問題を解決するものであり、
２画面同時表示を行なう場合でも、シングルＣＲＴＣで
制御することができ、また、ＣＲＴＣへの初期設定もマ
スターＣＲＴＣへの設定だけとすることができる優れた
２画面同時表示制御装置を提供することを目的とするも
のである。
２画面同時表示を行なう場合でも、シングルＣＲＴＣで
制御することができ、また、ＣＲＴＣへの初期設定もマ
スターＣＲＴＣへの設定だけとすることができる優れた
２画面同時表示制御装置を提供することを目的とするも
のである。
問題点を解決するための手段
本発明は、上記目的を達成するために、アドレス変換器
を設け、マスターＣＲＴＣのアドレス信号を変換して、
２画面目の表示制御をスレーブＣＲＴＣなしで制御でき
るようにしたものである。
を設け、マスターＣＲＴＣのアドレス信号を変換して、
２画面目の表示制御をスレーブＣＲＴＣなしで制御でき
るようにしたものである。
作 用
したがって、本発明によれば、シングルＣＲＴＣの場合
でも２画面同時表示を制御でき、ＣＲＴＣへの初期設定
もマスター側だけとすることができるという効果を有す
る。
でも２画面同時表示を制御でき、ＣＲＴＣへの初期設定
もマスター側だけとすることができるという効果を有す
る。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において、１３はアドレス変換器であり、マスタＣ
ＲＴＣ１２からのマスターＣＲＴＣアドレス信号を変換
し、変換アドレス信号を出力する。その他は、前記第２
図と同様となる。
１図において、１３はアドレス変換器であり、マスタＣ
ＲＴＣ１２からのマスターＣＲＴＣアドレス信号を変換
し、変換アドレス信号を出力する。その他は、前記第２
図と同様となる。
次に上記実施例の動作について説明する。上記実施例に
おいて、マスターＣＲＴＣ１２が１画面目の表示制御を
行ない、アドレスマルチプレキナ（＋１）１４とアドレ
ス変換器１３ヘマスターＣＲＴＣアドレス信号を出力す
る。次にアドレス変換器１３がマスターＣＲＴＣアドレ
ス信号を変換アドレス信号に変換し、２画面目の表示制
御を行なう。
おいて、マスターＣＲＴＣ１２が１画面目の表示制御を
行ない、アドレスマルチプレキナ（＋１）１４とアドレ
ス変換器１３ヘマスターＣＲＴＣアドレス信号を出力す
る。次にアドレス変換器１３がマスターＣＲＴＣアドレ
ス信号を変換アドレス信号に変換し、２画面目の表示制
御を行なう。
このアドレス変換器は、第２図におけるスレーブＣＲ，
ＴＣと同制御を行なう。その他は、前記第２図と同様の
動作を行なう。
ＴＣと同制御を行なう。その他は、前記第２図と同様の
動作を行なう。
このように、上記実施例によれば、シングルＣＲ，ＴＣ
でも、２画面同時表示を制御することができるという利
点を有する。
でも、２画面同時表示を制御することができるという利
点を有する。
また、上記実施例では、ＣＲＴＣへの初期設定もマスタ
ーＣＲＴＣへの設定だけとすることができる効果を有す
る。
ーＣＲＴＣへの設定だけとすることができる効果を有す
る。
発明の効果
本発明は上記実施例より明らかなように、マスターＣＲ
ＴＣのアドレス信号をアドレス変換器によりスレーブＣ
ＲＴＣのアドレス信号と同信号に変換できるよう（ニジ
た２画面同時表示制御装置であり、シングルＣＲＴＣで
２画面の表示を制御することができるという利点を有す
る。そして、更にＣＲＴＣへの初期設定もマスター側だ
けとすることができるという効果を有する。
ＴＣのアドレス信号をアドレス変換器によりスレーブＣ
ＲＴＣのアドレス信号と同信号に変換できるよう（ニジ
た２画面同時表示制御装置であり、シングルＣＲＴＣで
２画面の表示を制御することができるという利点を有す
る。そして、更にＣＲＴＣへの初期設定もマスター側だ
けとすることができるという効果を有する。
第１図は本発明の一実施例における２画面同時表示制御
装置の概略ブロック図、第２図は従来の２画面同時表示
制御装置の概略ブロック図である。
装置の概略ブロック図、第２図は従来の２画面同時表示
制御装置の概略ブロック図である。
Claims (1)
- システムデータ信号、システムアドレス信号およびメモ
リリードライト信号とを出力するマイクロプロセッサと
、上記システムデータ信号を入力し、１画面目の表示制
御を行うマスタＣＲＴＣアドレス信号を出力するマスタ
ＣＲＴＣと、上記マスタＣＲＴＣアドレス信号を入力し
、２画面目の表示制御を行う変換アドレス信号を出力す
るアドレス変換器と、上記システムアドレス信号と上記
マスタＣＲＴＣアドレス信号とを入力して切換えを行な
い第１のメモリアドレス信号を出力する第１のアドレス
マルチプレクサと、上記システムアドレス信号と上記変
換アドレス信号とを入力して切換えを行ない第２のメモ
リアドレス信号を出力する第２のアドレスマルチプレク
サと、上記第１、第２のアドレスマルチプレクサの出力
信号をビデオメモリを介して重ね合わせる表示データ合
成器とを備え、この合成器の出力信号によって、２画面
を同時にＣＲＴに映し出すことを特徴とする２画面同時
表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300796A JPH01142597A (ja) | 1987-11-27 | 1987-11-27 | ２画面同時表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300796A JPH01142597A (ja) | 1987-11-27 | 1987-11-27 | ２画面同時表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01142597A true JPH01142597A (ja) | 1989-06-05 |
Family
ID=17889203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300796A Pending JPH01142597A (ja) | 1987-11-27 | 1987-11-27 | ２画面同時表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01142597A (ja) |
-
1987
- 1987-11-27 JP JP62300796A patent/JPH01142597A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579025A (en) | Display control device for controlling first and second displays of different types | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH0832904A (ja) | マルチパネル表示システム | |
| JP2001067054A (ja) | 表示制御装置およびコンピュータシステム | |
| JPH01142597A (ja) | ２画面同時表示制御装置 | |
| WO1994025953A1 (en) | Device and method for displaying image and computer | |
| JP2000330502A (ja) | 液晶マルチディスプレイ装置 | |
| JPH03226792A (ja) | フラットパネル型表示装置の表示方式 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JPH04121787A (ja) | 表示システム | |
| JP2000276116A (ja) | 表示装置 | |
| KR200157789Y1 (ko) | 비디오카메라데이타의 실시간 디스플레이시스템 | |
| JP2003044025A (ja) | 表示機構 | |
| JPS59214077A (ja) | 画像表示システム | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH09305143A (ja) | Ｐｄｐ装置 | |
| JPH064653A (ja) | 静止画再生装置 | |
| JPS6182262A (ja) | コンピユ−タ周辺装置 | |
| JPH04146482A (ja) | ディスプレイ装置 | |
| JPH0225895A (ja) | ディスプレイ装置 | |
| JPH0934423A (ja) | ディスプレイ装置及び方法 | |
| JPH04146483A (ja) | ディスプレイ制御装置 | |
| JPH05297825A (ja) | 表示制御装置 | |
| JPH04261589A (ja) | グラフィック表示装置 |