JPH01138430A - 温度検出回路 - Google Patents
温度検出回路Info
- Publication number
- JPH01138430A JPH01138430A JP62297002A JP29700287A JPH01138430A JP H01138430 A JPH01138430 A JP H01138430A JP 62297002 A JP62297002 A JP 62297002A JP 29700287 A JP29700287 A JP 29700287A JP H01138430 A JPH01138430 A JP H01138430A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- circuit
- resistances
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims description 7
- 241001481828 Glyptocephalus cynoglossus Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009966 trimming Methods 0.000 description 2
- 101100333150 Arabidopsis thaliana EGC1 gene Proteins 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は温度検出回路に関し、特に出力電圧の調整を行
うことのできる温度検出回路に関する。
うことのできる温度検出回路に関する。
従来、この種の温度検出回路は、第３図に示すように、
基準電圧発生回路１の出力をＰチャネル型電界効果トラ
ンジスタ（以下、Ｐ−ＭＯＳ ＦＥＴと記す）２のゲー
トに入力し、Ｐ−ＭＯＳ ＦＥＴ２のソースは電源端子
８に接続し、ドレインはＰＮＰ型バイポーラトランジス
タ（以下、ＰＮＰ−Ｂｉｐ ＴＲと記す）３のエミッ
タに接続されている。
基準電圧発生回路１の出力をＰチャネル型電界効果トラ
ンジスタ（以下、Ｐ−ＭＯＳ ＦＥＴと記す）２のゲー
トに入力し、Ｐ−ＭＯＳ ＦＥＴ２のソースは電源端子
８に接続し、ドレインはＰＮＰ型バイポーラトランジス
タ（以下、ＰＮＰ−Ｂｉｐ ＴＲと記す）３のエミッ
タに接続されている。
ＰＮＰ−Ｂｉｐ ＴＲ３のベース及びコレクタは接地
端子１０に接続されており、エミッタとＰ−ＭＯＳＥＴ
２のドレインとの接続節点は演算増幅器４の正相入力端
に接続されている。
端子１０に接続されており、エミッタとＰ−ＭＯＳＥＴ
２のドレインとの接続節点は演算増幅器４の正相入力端
に接続されている。
演算増幅器４の出力端が接続される出力端子９と接地端
子１０との間には第１の抵抗５と可変抵抗回路６として
の調整用抵抗１８と第２の抵抗７とが直列に接続されて
いる。又、調整用抵抗１８と抵抗７との接続節点は演算
増幅器４の逆相入力端に接続されている。
子１０との間には第１の抵抗５と可変抵抗回路６として
の調整用抵抗１８と第２の抵抗７とが直列に接続されて
いる。又、調整用抵抗１８と抵抗７との接続節点は演算
増幅器４の逆相入力端に接続されている。
第３図に示すように構成することにより、Ｐ−ＭＯＳＦ
ＥＴ２のゲートには基準電圧発生回路１からの基準電圧
が印加されるなめＰ−ＭＯＳＦＥＴ２は定電流になって
おり、ＰＮＰ−ＢｉｐＴＲ３はベースとコレクタが接続
されているためダイオードとして動作し、ベースとエミ
ッタ間の電圧ＶＢＥは約−２ｍ Ｖ ／ ’Ｃの温度セ
ンサとして動作する。電圧ＶＢＥを演算増幅器４の正相
入力端に入力し、調整用抵抗１８を調整することにより
必要な温度検出初期出力電圧を得ている。
ＥＴ２のゲートには基準電圧発生回路１からの基準電圧
が印加されるなめＰ−ＭＯＳＦＥＴ２は定電流になって
おり、ＰＮＰ−ＢｉｐＴＲ３はベースとコレクタが接続
されているためダイオードとして動作し、ベースとエミ
ッタ間の電圧ＶＢＥは約−２ｍ Ｖ ／ ’Ｃの温度セ
ンサとして動作する。電圧ＶＢＥを演算増幅器４の正相
入力端に入力し、調整用抵抗１８を調整することにより
必要な温度検出初期出力電圧を得ている。
〔発明が解決しようとする問題点〕
上述した従来の温度検出回路は、第３図に示す調整用抵
抗１８が必要不可欠であり：集積回路化に適さないとい
う欠点がある。１又、調整用抵抗１８を外付けとするこ
とは集積回路化に反することであるので、レーザトリミ
ング等により抵抗の抵抗値を調整することは、信頼性及
び経済性に劣るという欠点がある。
抗１８が必要不可欠であり：集積回路化に適さないとい
う欠点がある。１又、調整用抵抗１８を外付けとするこ
とは集積回路化に反することであるので、レーザトリミ
ング等により抵抗の抵抗値を調整することは、信頼性及
び経済性に劣るという欠点がある。
本発明の目的は、可変抵抗を使用せずかつ抵抗値の調整
をすることを要ぜす温度検出初期出力電圧の調整ができ
る温度検出回路を提供することにある。
をすることを要ぜす温度検出初期出力電圧の調整ができ
る温度検出回路を提供することにある。
本発明の温度検出回路は、電源端子と接地端子間に接続
され基準電圧を出力する基準電圧発生回路と、ゲートに
前記基準電圧が入力されソースが前記電源端子に接続さ
れるＰチャネル型電界効果トランジスタと、エミッタが
前記Ｐチャネル型電界効果トランジスタのドレインに接
続されベースとコレクタが前記接地端子に接続されるＰ
ＮＰ型バイポーラトランジスタと、正相入力端が前記Ｐ
チャネル型電界効果トランジスタのドレインに接続され
出力端が出力端子に接続される演算増幅器と、一端が前
記出力端子に接続される第１の抵抗と、一端が前記第１
の抵抗の他端に接続される可変抵抗回路と、一端が前記
可変抵抗回路の他端と前記演算増幅器の逆相入力端に接
続され他端が前記接地端子に接続される第２の抵抗とを
備える温度検出回路において、前記可変抵抗回路は直列
に接続された複数の抵抗と、それぞれの前記抵抗の両端
に接続される複数のスイッチ回路と、データ出力端が前
記スイッチ回路の制御入力端に接続される電気的消去書
込可能な読出専用メモリとを有している。
され基準電圧を出力する基準電圧発生回路と、ゲートに
前記基準電圧が入力されソースが前記電源端子に接続さ
れるＰチャネル型電界効果トランジスタと、エミッタが
前記Ｐチャネル型電界効果トランジスタのドレインに接
続されベースとコレクタが前記接地端子に接続されるＰ
ＮＰ型バイポーラトランジスタと、正相入力端が前記Ｐ
チャネル型電界効果トランジスタのドレインに接続され
出力端が出力端子に接続される演算増幅器と、一端が前
記出力端子に接続される第１の抵抗と、一端が前記第１
の抵抗の他端に接続される可変抵抗回路と、一端が前記
可変抵抗回路の他端と前記演算増幅器の逆相入力端に接
続され他端が前記接地端子に接続される第２の抵抗とを
備える温度検出回路において、前記可変抵抗回路は直列
に接続された複数の抵抗と、それぞれの前記抵抗の両端
に接続される複数のスイッチ回路と、データ出力端が前
記スイッチ回路の制御入力端に接続される電気的消去書
込可能な読出専用メモリとを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
第１・図に示すように、基準電圧発生回路１の出力をＰ
−ＭＯＳＦＥＴ２のゲートに入力し、Ｐ−ＭＯＳＦＥＴ
２のソースは電源端子８に接続し、ドレインはＰＮＰ−
Ｂｉｐ ＴＲ３のエミッタに接続される。ＰＮＰ−Ｂ
ｉｐ ＴＲ３のベース及びコレクタは接地端子１０に
接続されており、エミッタとＰ−ＭＯＳＦＥＴ２のドレ
インとの接続節点は演算増幅器４の正相入力端に接続さ
れている。演算増幅器４の出力端が接続される出力端子
つと接地端子１０との間には第１の抵抗５と可変抵抗回
路６．と第２の抵抗７が直列に接続され、可変抵抗回路
６ａと抵抗７の接続節点は演算増幅器４の逆相入力端に
接続されている。なお、Ｐ−ＭＯＳＦＥＴ２．ＰＮＰ−
Ｂｉｐ ＴＲ３の動作は前述した第３図の従来例と同
様である。
−ＭＯＳＦＥＴ２のゲートに入力し、Ｐ−ＭＯＳＦＥＴ
２のソースは電源端子８に接続し、ドレインはＰＮＰ−
Ｂｉｐ ＴＲ３のエミッタに接続される。ＰＮＰ−Ｂ
ｉｐ ＴＲ３のベース及びコレクタは接地端子１０に
接続されており、エミッタとＰ−ＭＯＳＦＥＴ２のドレ
インとの接続節点は演算増幅器４の正相入力端に接続さ
れている。演算増幅器４の出力端が接続される出力端子
つと接地端子１０との間には第１の抵抗５と可変抵抗回
路６．と第２の抵抗７が直列に接続され、可変抵抗回路
６ａと抵抗７の接続節点は演算増幅器４の逆相入力端に
接続されている。なお、Ｐ−ＭＯＳＦＥＴ２．ＰＮＰ−
Ｂｉｐ ＴＲ３の動作は前述した第３図の従来例と同
様である。
可変抵抗回路６Ｑは抵抗５と抵抗７との間に直列に接続
される抵抗１１，１２．１３と、それぞれの抵抗１１，
１２．１３の両端に接続されるスイッチ回路としてのＭ
ＯＳ型トランジスタスイッチ１４，１５．１６と、ＭＯ
Ｓ型トランジスタスイッチ１４，１５．１６の制御入力
端に接続される電気的消去書込可能ＲＯＭ （ｅ！ｅｃ
ｔｒｉａｌｌｙｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａ
ｂｌｅ ＲＯＭ、以下ＥＥＰ−ＲＯＭと記す）１７とか
ら成る。
される抵抗１１，１２．１３と、それぞれの抵抗１１，
１２．１３の両端に接続されるスイッチ回路としてのＭ
ＯＳ型トランジスタスイッチ１４，１５．１６と、ＭＯ
Ｓ型トランジスタスイッチ１４，１５．１６の制御入力
端に接続される電気的消去書込可能ＲＯＭ （ｅ！ｅｃ
ｔｒｉａｌｌｙｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａ
ｂｌｅ ＲＯＭ、以下ＥＥＰ−ＲＯＭと記す）１７とか
ら成る。
抵抗１１，１２．１３は抵抗値の比が１＝２＝４に設定
されていて、ＭＯ３型トランジスタスイッチ１４，１５
．１６の切換えによりＭＯ３型トランジスタスイッチの
導通暗抵抗値の約３倍から抵抗１１の抵抗値の７倍まで
調整可能である。
されていて、ＭＯ３型トランジスタスイッチ１４，１５
．１６の切換えによりＭＯ３型トランジスタスイッチの
導通暗抵抗値の約３倍から抵抗１１の抵抗値の７倍まで
調整可能である。
従って抵抗１１，１２．１３の抵抗値をＥＥＰ−ＲＯＭ
１７のデータを可変するとにより調整することにより、
出力端子９からの温度検出初期出力電圧■。ＵＴを調整
することができる。
１７のデータを可変するとにより調整することにより、
出力端子９からの温度検出初期出力電圧■。ＵＴを調整
することができる。
第２図は第１図の実施例の動作を説明するための可変抵
抗回路の抵抗値と温度検出初期出力電圧との相関を示す
特性図である。
抗回路の抵抗値と温度検出初期出力電圧との相関を示す
特性図である。
なお、実施例の説明では可変抵抗回路の直列抵抗は抵抗
比を１：２：４の３個としたが、抵抗比を１：２：４：
８の４個とし抵抗可変範囲を２倍とすることにより、温
度検出初期出力電圧の可変範囲を大きくできる。
比を１：２：４の３個としたが、抵抗比を１：２：４：
８の４個とし抵抗可変範囲を２倍とすることにより、温
度検出初期出力電圧の可変範囲を大きくできる。
、〔発明の効果〕
以上説明したように本発明は、電気的消去書込可能な続
出専用メモリと複数のスイッチ回路とスイッチ回路に対
応する直列接続された複数の抵抗とから成る可変抵抗回
路を用いて抵抗の調整を行うことにより、可変抵抗を用
いることを要せずかつ抵抗値のトリミング調整を行うこ
となしに、必要な温度検出初期出力電圧を発生できると
いう効果がある。
出専用メモリと複数のスイッチ回路とスイッチ回路に対
応する直列接続された複数の抵抗とから成る可変抵抗回
路を用いて抵抗の調整を行うことにより、可変抵抗を用
いることを要せずかつ抵抗値のトリミング調整を行うこ
となしに、必要な温度検出初期出力電圧を発生できると
いう効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の動作を説明するための可変抵抗回路の抵抗
値と温度検出初期出力電圧との相関を示す特性図、第３
図は従来の温度検出回路の一例のブロック図である。 １・・・基準電圧発生回路、２・・・Ｐ−ＭＯＳＦＥＴ
、３・・・ＰＮＰ−Ｂｉｐ ＴＲ１４・・・演算増幅
器、５，７・・・抵抗、６，６３・・・可変抵抗回路、
８・・・電源端子、９・・・出力端子、１０・・・接地
端子、１１．１２．１３・・・抵抗、１４．１５．１６
・・・ＭＯ８型トランジスタスイッチ、１７・・・ＥＥ
Ｐ−ＲＯＭ、１８・・・調整抵抗器。
図の実施例の動作を説明するための可変抵抗回路の抵抗
値と温度検出初期出力電圧との相関を示す特性図、第３
図は従来の温度検出回路の一例のブロック図である。 １・・・基準電圧発生回路、２・・・Ｐ−ＭＯＳＦＥＴ
、３・・・ＰＮＰ−Ｂｉｐ ＴＲ１４・・・演算増幅
器、５，７・・・抵抗、６，６３・・・可変抵抗回路、
８・・・電源端子、９・・・出力端子、１０・・・接地
端子、１１．１２．１３・・・抵抗、１４．１５．１６
・・・ＭＯ８型トランジスタスイッチ、１７・・・ＥＥ
Ｐ−ＲＯＭ、１８・・・調整抵抗器。
Claims (1)
- 電源端子と接地端子間に接続され基準電圧を出力する
基準電圧発生回路と、ゲートに前記基準電圧が入力され
ソースが前記電源端子に接続されるＰチャネル型電界効
果トランジスタと、エミッタが前記Ｐチャネル型電界効
果トランジスタのドレインに接続されベースとコレクタ
が前記接地端子に接続されるＰＮＰ型バイポーラトラン
ジスタと、正相入力端が前記Ｐチャネル型電界効果トラ
ンジスタのドレインに接続され出力端が出力端子に接続
される演算増幅器と、一端が前記出力端子に接続される
第１の抵抗と、一端が前記第１の抵抗の他端に接続され
る可変抵抗回路と、一端が前記可変抵抗回路の他端と前
記演算増幅器の逆相入力端に接続され他端が前記接地端
子に接続される第２の抵抗とを備える温度検出回路にお
いて、前記可変抵抗回路は直列に接続された複数の抵抗
と、それぞれの前記抵抗の両端に接続される複数のスイ
ッチ回路と、データ出力端が前記スイッチ回路の制御入
力端に接続される電気的消去書込可能な読出専用メモリ
とを有することを特徴とする温度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297002A JPH01138430A (ja) | 1987-11-24 | 1987-11-24 | 温度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297002A JPH01138430A (ja) | 1987-11-24 | 1987-11-24 | 温度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138430A true JPH01138430A (ja) | 1989-05-31 |
Family
ID=17840976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62297002A Pending JPH01138430A (ja) | 1987-11-24 | 1987-11-24 | 温度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138430A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142081A (en) * | 1978-04-06 | 1979-11-05 | Seiko Epson Corp | Semiconductor integrated circuit |
| JPS56128433A (en) * | 1980-03-14 | 1981-10-07 | Seiko Instr & Electronics Ltd | Detecting apparatus of temperature |
-
1987
- 1987-11-24 JP JP62297002A patent/JPH01138430A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142081A (en) * | 1978-04-06 | 1979-11-05 | Seiko Epson Corp | Semiconductor integrated circuit |
| JPS56128433A (en) * | 1980-03-14 | 1981-10-07 | Seiko Instr & Electronics Ltd | Detecting apparatus of temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| US5666046A (en) | Reference voltage circuit having a substantially zero temperature coefficient | |
| KR930007482B1 (ko) | 전류검출회로 | |
| US4329639A (en) | Low voltage current mirror | |
| US4065725A (en) | Gain control circuit | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US5057792A (en) | Current mirror | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| US4647841A (en) | Low voltage, high precision current source | |
| US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
| KR100190353B1 (ko) | Mos 형 전력 트랜지스터에서의 전류 검출회로 | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| EP0061705B1 (en) | Low-value current source circuit | |
| JPH01138430A (ja) | 温度検出回路 | |
| US4595912A (en) | Integrated circuit for generating a terminal voltage adjustable by a digital signal | |
| JPH0321927B2 (ja) | ||
| US6693415B2 (en) | Current source | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH0257372B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPS6120407A (ja) | 増幅器 | |
| JPS5914816Y2 (ja) | 定電流回路 |