JPH01136483A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH01136483A JPH01136483A JP29452787A JP29452787A JPH01136483A JP H01136483 A JPH01136483 A JP H01136483A JP 29452787 A JP29452787 A JP 29452787A JP 29452787 A JP29452787 A JP 29452787A JP H01136483 A JPH01136483 A JP H01136483A
- Authority
- JP
- Japan
- Prior art keywords
- line
- display
- pixel
- liquid crystal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 206010011878 Deafness Diseases 0.000 abstract 3
- 238000001514 detection method Methods 0.000 description 6
- 239000003086 colorant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、静止画表示機能を有する液晶表示装置に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display device having a still image display function.
従来、液晶表示装置の1例であるカラー液晶テレビジョ
ン受像機は多くの場合、ツィステッド・ネマティック型
CTN型)の液晶表示パネルを用いてほぼ第4図に示す
ように構成され、アンテナ(1)の受信信号がチューナ
(2)に入力され、チューナ(2)から映像中間周波増
幅回路(3)を介して映像検波回路(4)に、所望のチ
ャンネルの映像中間周波数信号が出力される。Conventionally, a color liquid crystal television receiver, which is an example of a liquid crystal display device, is often configured as shown in Fig. 4 using a twisted nematic (CTN type) liquid crystal display panel, and an antenna (1). The received signal is input to the tuner (2), and the video intermediate frequency signal of the desired channel is output from the tuner (2) to the video detection circuit (4) via the video intermediate frequency amplification circuit (3).
そして、検波回路(4)によって映像中間周波数信号が
映像信号に検波され、検波回路(4)からカラー復調回
路(5)および同期分離回路(6)に映@信号が出力さ
れるとともに、検波回路(4)の検波信号に含まれた音
声信号が音声検波増幅回路(7)を介してスピーカ(8
)に供給される。Then, the video intermediate frequency signal is detected as a video signal by the detection circuit (4), and the video @ signal is output from the detection circuit (4) to the color demodulation circuit (5) and the sync separation circuit (6), and the detection circuit The audio signal included in the detection signal (4) is transmitted to the speaker (8) via the audio detection amplification circuit (7).
).
さらに、復調回路(5)により、入力された映像信号が
3原色信号に変換されるとともに、復調回路(5)の3
原色信号が極性反転回路(9)を介して色切換回路αG
に入力される。Furthermore, the demodulation circuit (5) converts the input video signal into three primary color signals, and the demodulation circuit (5) converts the input video signal into three primary color signals.
The primary color signal is sent to the color switching circuit αG via the polarity inversion circuit (9).
is input.
また、同期分離回路(6)により、入力された映像信号
の同柚信号が分離抽出されるとともに、同期分離回路(
6)の同期信号が制御信号発生回路Ql)に供給され、
発生回路0υにより、極性反転回路(9)1色切換回路
α0および後述のx、Yドライバ回路のタイミング制御
用の種々のタイミング制御信号が形成される。In addition, the synchronization separation circuit (6) separates and extracts the same signal of the input video signal, and the synchronization separation circuit (6) separates and extracts the same signal of the input video signal.
The synchronizing signal of 6) is supplied to the control signal generation circuit Ql),
The generation circuit 0υ generates various timing control signals for timing control of the polarity inversion circuit (9), the one-color switching circuit α0, and the x and Y driver circuits described later.
そして、発生回路αυの制御信号にもとづき、カラー表
示用の液晶表示パネル(2)を駆動する垂直方向のXド
ラ48回路頭、水平方向のYドライバ回路a4が動作制
御され、ドライバ回路(至)から表示バネ/1/(至)
の各1ライン毎のゲート信号端子に、表示バネiv a
’aの各水平ラインを線順次駆動するゲート信号X+
、・・・、Xnが出力されるとともに、ドライバ回路σ
→から表示バネ/L’ 1.12の各行毎の映像信号端
子に、切換回路αOを介した3原色信号が表示用の映像
信号Y+ 、・・・、 Ymとして順次に出力される。Then, based on the control signal from the generating circuit αυ, the operation of the vertical X driver 48 circuit head and the horizontal Y driver circuit a4, which drive the color display liquid crystal display panel (2), is controlled, and the driver circuit (to) is controlled. From display spring/1/(to)
Display spring iv a is connected to the gate signal terminal for each line of
Gate signal X+ to drive each horizontal line of 'a line-sequentially
,..., Xn is output, and the driver circuit σ
From →, the three primary color signals are sequentially output as display video signals Y+, .
ところで、表示バネ/I/Q211inXm(垂直方向
×水平方向)のマトリック配列の画素それぞれに第5図
に示すように、液晶素子α→とFETからなる表示ゲー
ト用の画素トランジスタα0とを設けて形成され、液晶
素子Q4は、一端がトランジスタαGのソース(S)に
接続されるとともに、他端が全画素の共通電極の端子(
C儀)に接続されている。By the way, as shown in FIG. 5, each pixel in a matrix array of display spring/I/Q 211 in. One end of the liquid crystal element Q4 is connected to the source (S) of the transistor αG, and the other end is connected to the common electrode terminal of all pixels (
C).
また、トランジスタαeは、ゲートCG)が水平ライン
毎に設けられたゲート信号Xi(、i=o、・・・、n
)の入力端子、すなわちゲート信号端子(xi )に接
続されるとともに、ドレイン(D)が垂直方向の各1行
毎に設けられた映像信号Yj(j=1.・・・、m)の
入力端子、すなわち映像入力端子(yj)に接続されて
いる。Further, the transistor αe has a gate signal Xi (, i=o, . . . , n
), that is, the input terminal of the video signal Yj (j=1. terminal, that is, the video input terminal (yj).
なお、3原色駆動するため、実際には、各画素の液晶素
子α饗が3原色のカラーフイμりにしだがって3分割さ
れ、各分割領域毎に映像信号の!王が順次に印加される
。In addition, in order to drive the three primary colors, the liquid crystal element α of each pixel is actually divided into three parts according to the color scheme of the three primary colors, and each divided area is divided into three parts. The kings are applied sequentially.
そして、発生回路αυからドライバ回路(至)に出力さ
れるタイミング制御信号が、クロック用の水平同期信号
とリセット用の垂直同期信号からなるとともに、ドライ
バ回路α1が前記クロック用の水平同期信号とリセット
用の垂直向°期信号とによって動作するシフトレジスタ
からなシ、ドライバ回路C13が映像信号に同期して1
ラインの期間(以下lHと称する)毎にゲート信号x1
〜Xnそれぞれを順次に出力し、各水平フィンのn個の
画素のトランジスタIrJを一括してIHだけオンする
。The timing control signal output from the generation circuit αυ to the driver circuit (to) consists of a horizontal synchronization signal for the clock and a vertical synchronization signal for reset, and the driver circuit α1 receives the horizontal synchronization signal for the clock and the reset vertical synchronization signal. The driver circuit C13 is a shift register operated by a vertical timing signal for the video signal.
Gate signal x1 for each line period (hereinafter referred to as lH)
.about.Xn are sequentially output, and transistors IrJ of n pixels of each horizontal fin are turned on at once by IH.
また、発生回路aυからドライバ回路0.0に出力され
るタイミング制御信号が、リセット用の水平同期信号、
水平方向の各画素の表示間隔のクロック信号、および後
述の静止画表示の制御信号からなるとともに、ドライバ
回路αΦが前記リセット用の水平同期信号、各画素の表
示間隔のクロック信号によって動作するシフトレジスタ
、およびシフトレジスタの順次の各1ピツトによって切
換回路QOの出力信号をサンプルホールドするm個のサ
ンプルホールド回路と、各サンプルホールド回路の出力
信号を映像信号Y+−Ymそれぞれとして増幅出力する
m個のドライブ回路とを備え、各映像信号Y1〜Ymを
前記表示間隔で順次に出力する。Further, the timing control signal output from the generation circuit aυ to the driver circuit 0.0 is a horizontal synchronization signal for resetting,
A shift register consisting of a clock signal for the display interval of each pixel in the horizontal direction and a control signal for still image display described later, and in which the driver circuit αΦ is operated by the horizontal synchronization signal for resetting and a clock signal for the display interval of each pixel. , m sample-and-hold circuits that sample and hold the output signal of the switching circuit QO using each successive pit of the shift register, and m sample-and-hold circuits that amplify and output the output signal of each sample-and-hold circuit as a video signal Y+-Ym, respectively. and a drive circuit, and sequentially outputs each video signal Y1 to Ym at the display interval.
そのため、表示パネルα4の各画素は、各IHの間に1
ラインのm個の画素のトランジスタ06が順次にオンし
、1ラインの各画素の液晶素子α匂にトランジスタαG
を介した映像信号Y+ −Ymが順次に印加されるとと
もに、IH毎に、つぎのラインの各画素のトランジスタ
α9が順次にオンして当該フィンの各画素の液晶素子(
14)にトランジスタαOを介した映像信号Y+〜Ym
が順次に印加される。Therefore, each pixel of display panel α4 has 1
The transistors 06 of m pixels in a line are turned on sequentially, and the transistor αG is connected to the liquid crystal element α of each pixel in one line.
At the same time, for each IH, the transistor α9 of each pixel in the next line is sequentially turned on to turn on the liquid crystal element (
14) Video signals Y+ to Ym via transistor αO
are applied sequentially.
ところで、表示バネ/L/a2のようなTN型の液晶は
、直流駆動すると、液晶自身が電気分解を起し、寿命が
著しく短かくなる。By the way, when a TN type liquid crystal such as the display spring /L/a2 is driven with direct current, the liquid crystal itself undergoes electrolysis, resulting in a significantly shortened lifespan.
そこで、TN型の液晶は一定周期で印加電圧の極性を変
えて交流駆動される。Therefore, the TN type liquid crystal is driven with alternating current by changing the polarity of the applied voltage at regular intervals.
そして、表示パネル(6)の場合、反転回路(9)によ
り、第6図に示すように共通電極の電圧E(=アースレ
ペ/L/ )を基準にして映像信号Y+ −Ymの極性
が1フイールド毎に反転され、1フイールドの表示周期
で交流駆動される。In the case of the display panel (6), the inverting circuit (9) changes the polarity of the video signal Y+ -Ym by one field based on the common electrode voltage E (=Earth Rep/L/) as shown in FIG. It is inverted every time and is driven by AC at a display period of one field.
なお、第6図のw 、 w’は白レベルを示し、B。Note that w and w' in FIG. 6 indicate the white level, and B.
B′は黒レベルを示す。B' indicates the black level.
まだ、切換回路帥は表示バネ)v (12の各画素のカ
ラーフィルタパターンの配列にしたがって各画素の映像
信号Y+−Ymそれぞれを3分割出力する。Still, the switching circuitry is the display spring)v (The video signal Y+-Ym of each pixel is divided into three parts and outputted in accordance with the arrangement of the color filter patterns of each of the 12 pixels.
一方、各画素の液晶素子(14)は両端間の電位差によ
って透光率が変化し、このとき生じる明、暗にもとづき
、表示パネルαのに映像信号Y!〜Ymの画面が表示さ
れる。On the other hand, the light transmittance of the liquid crystal element (14) of each pixel changes depending on the potential difference between both ends, and based on the brightness or darkness that occurs at this time, the video signal Y! -Ym screen is displayed.
ところで、テレビジョン受像機などのいわゆる映像表示
装置において、静止画の表示を行なうには、従来、静止
画再生機能付きのビデオテープレコーダヲ用いたシ、フ
ィールドメモリなどを用いた複雑な静止画処理回路を付
加したりする必要があった。By the way, in order to display still images in so-called video display devices such as television receivers, it has conventionally been necessary to use a video tape recorder with a still image playback function, or to perform complex still image processing using field memory. It was necessary to add a circuit.
しかし、第4図の液晶テレビジョン受像機などの液晶表
示装置の場合、たとえば、表示パネル02の各画素には
、第5図に示すようにトランジスタαGのソース(S)
に接続された液晶素子α→の一端とアーク(基板)との
間に、少なくとも電極容量にもとづく画素容量のコンデ
ンサαGが存在する。However, in the case of a liquid crystal display device such as the liquid crystal television receiver shown in FIG. 4, for example, each pixel of the display panel 02 has a source (S) of a transistor αG as shown in FIG.
A capacitor αG having a pixel capacitance based on at least the electrode capacitance is present between one end of the liquid crystal element α→ connected to the arc (substrate).
そして、1フイールド毎にIHだけトランジスタqOが
オンし、各1フイールドの残りの時間にはトランジスタ
aυがオフしているため、トランジスタαυのオンによ
って充電されたコン°デフサqGは、トランジスタa均
のオフ中の放電によるリーク電流が極めて少なく、その
間、印加された映像信号Yjを記憶保持し、いわゆるメ
モリとして動作する。Transistor qO is turned on by IH for each field, and transistor aυ is turned off during the remaining time of each field, so that the converter differential qG charged by turning on transistor αυ is equal to the average of transistor a. Leakage current due to discharge during off-time is extremely small, and during that time, the applied video signal Yj is stored and held, and it operates as a so-called memory.
そこで、特公昭61−42470号公報(HO4N 5
/66)には、コンデンサOQを利用し、静止画表示期
間にたとえば各画素のトランジスタCI5をオフに保持
して液晶素子0勺のリフレッシュを禁止し、コンデンサ
06)の充電電圧が放電低下するまで、表示パネルαa
をコンデンサ0Qの充電電圧で直流駆動して静止画表示
を行なうことが記載され、この場合、コンデンサQGを
利用した非常に簡単な構成で静止画表示が行なえる。Therefore, Japanese Patent Publication No. 61-42470 (HO4N5
/66) uses the capacitor OQ to keep the transistor CI5 of each pixel off during the still image display period to prohibit refresh of the liquid crystal element 0, until the charging voltage of the capacitor 06) is discharged and lowered. , display panel αa
It is described that a still image is displayed by driving with a direct current with the charging voltage of a capacitor 0Q, and in this case, a still image can be displayed with a very simple configuration using a capacitor QG.
しかし、前記公報に記載の手法では、コンデンサqQの
放電時間によって定まる比較的短かい数秒程の時間しか
静止画表示が行なえず、しかも、直流駆動するため、表
示バネ/L/(6)の寿命が短かくなる不都合がある。However, with the method described in the above publication, still images can only be displayed for a relatively short period of several seconds determined by the discharge time of capacitor qQ, and since it is driven by direct current, the lifespan of the display spring /L/(6) is limited. This has the disadvantage that it becomes shorter.
そこで、特開昭58−107782号公報(HO4N
5/66)には、コンデンサCLQの充電電圧を利用し
、1フイールド毎に、コンデンサQQの充電電圧を極性
反転するとともに増幅して液晶素子04)に印加し直し
、交流駆動によって静止画表示を行なうことが記載され
ている。Therefore, Japanese Patent Application Laid-Open No. 58-107782 (HO4N
In 5/66), using the charging voltage of capacitor CLQ, the polarity of the charging voltage of capacitor QQ is reversed and amplified for each field, and then applied again to liquid crystal element 04), and a still image is displayed by AC drive. It describes what to do.
なお、静止画表示を行なう場合、電極容量が不十分なと
きには、コンデンサOQとしてコンデンサが付設される
。Note that when a still image is displayed and the electrode capacity is insufficient, a capacitor is attached as a capacitor OQ.
ところで、前記特開昭58−107782号公報に記載
の静止画表示の場合、各画素の走査直前に、各画素それ
ぞれのコンデンサueに記憶されたlフィールド(1表
示周期)前の映像信号の電圧をサンプルホールドして読
出し、各画素の走査中に、サンプルホールドした電圧を
極性反転するとともに増幅し、各画素それぞれのトラン
ジスタq5を介して液晶素子04)に印加している。By the way, in the case of still image display described in JP-A-58-107782, immediately before each pixel is scanned, the voltage of the video signal stored in the capacitor ue of each pixel, l field (one display cycle) ago, is During scanning of each pixel, the polarity of the sampled and held voltage is inverted and amplified, and the voltage is applied to the liquid crystal element 04) via the transistor q5 of each pixel.
そして、サンプルホールドが順次にくり返えされるだめ
、サンプルホールドする際には、前の画素のコンデンサ
0Qから読出された映像信号の電圧がノイズ成分として
残る。Since the sample and hold operations are repeated one after another, the voltage of the video signal read out from the capacitor 0Q of the previous pixel remains as a noise component during the sample and hold operation.
そのため、各画素の液晶素子UΦに印加される映像信号
のノイズ成分が次第に多くなシ、静止画表示を高画質特
性で行なえない問題点がある。Therefore, there is a problem in that the noise component of the video signal applied to the liquid crystal element UΦ of each pixel gradually increases, and still images cannot be displayed with high image quality characteristics.
そして、この発明は、前記の問題点に留意してなされた
ものである。This invention has been made with the above-mentioned problems in mind.
前記問題点を解決するための手段を以下に説明する。 Means for solving the above problems will be explained below.
この発明は、液晶表示パネルのマトリクス配列された各
画素の液晶素子に表示ゲート用の画素トランジスタを接
続し、毎表示周期に前記各画素トランジスタを水平方向
の1ラインずつ順次にオンするとともに、表示周期で極
性反転する表示用の映像信号を1ラインの走査毎に前記
各画素トランジスタを介してlラインの前記各液晶素子
に順次に印加し、前記表示パネルを交流駆動し、静止画
表示のときに、少なくとも前記各液晶素子の電極容量に
蓄積された1表示周期前の映像信号の電圧を読出して極
性反転するとともに増幅し、前記各液晶素子に再印加す
る液晶表示装置において、前記各画素トランジスタを1
ラインずつ一定のリフレッシュ期間をあけて順次にオン
するゲート信号のライン毎のゲート信号端子と、
前記表示パネルの垂直方向の1行分の前記各画素トラン
ジスタの共通の映像信号端子と、各1ラインの走査期間
毎に同一行の各画素の前記電極容量の電圧が前記画素ト
ランジスタ、前記映像信号端子を介して入力側の容量に
書込まれ。This invention connects a pixel transistor for a display gate to a liquid crystal element of each pixel arranged in a matrix of a liquid crystal display panel, and sequentially turns on each pixel transistor one horizontal line at a time in each display period, and displays A video signal for display whose polarity is inverted periodically is sequentially applied to each of the liquid crystal elements of one line through each pixel transistor for each scan of one line, and the display panel is driven with alternating current, and when a still image is displayed. In the liquid crystal display device, the voltage of the video signal stored in the electrode capacitance of at least one display period before each display period is read out, the polarity is inverted, the voltage is amplified, and the voltage is re-applied to each of the liquid crystal elements. 1
A gate signal terminal for each line of a gate signal that is turned on sequentially with a constant refresh period for each line, a common video signal terminal for each of the pixel transistors for one vertical row of the display panel, and one line for each line. Every scanning period, the voltage of the electrode capacitance of each pixel in the same row is written to the input side capacitor via the pixel transistor and the video signal terminal.
該容量の電圧を極性反転するとともに増幅して出力する
反転アンプと、
各1ラインの走査直前に前記入力側の容量を放電リフレ
ッシュする放電スイッチ手段と、各1フインの前記映像
信号端子の行それぞれの走査タイミングで前記反転アン
プの出力信号を前記映像信号端子に注入する信号注入手
段とを備えるという技術的手段を講じている。an inverting amplifier that inverts the polarity and amplifies the voltage of the capacitor and outputs the amplified voltage; a discharge switch means that discharges and refreshes the capacitance on the input side immediately before scanning each line; and each row of the video signal terminal of each fin. A technical measure is taken to include a signal injection means for injecting the output signal of the inverting amplifier into the video signal terminal at the scanning timing of .
したがって、この発明の液晶表示装置によると、静止画
表示の際、表示パネルの各1行の画素それぞれの電4!
j容量に記憶されたI表示周期前の映像信号の電圧が、
反転アンプの入力側の容量に読出された後、画素それぞ
れの走査のときに極性反転されるとともに増幅されて各
画素それぞれの液晶素子に印加され、交流駆動によって
表示パネルに静止画表示が行なわれ、しかも、画素それ
ぞれの映像信号を読出す直前に、前記入力側の容量が放
電リフレッシュされるため、画素それぞれに印加される
映像信号に前のラインあるいは画素の映像信号“などの
ノイズ成分が含まれず、高い画質の静止画表示が行なえ
、技術的課題が解決される。Therefore, according to the liquid crystal display device of the present invention, when displaying a still image, each pixel in one row of the display panel has 4!
The voltage of the video signal stored in the j capacity before the I display period is
After being read out to the capacitor on the input side of the inverting amplifier, the polarity is inverted and amplified when each pixel is scanned, and the signal is applied to the liquid crystal element of each pixel, and a still image is displayed on the display panel by AC drive. Moreover, since the capacitance on the input side is discharged and refreshed immediately before reading out the video signal of each pixel, the video signal applied to each pixel contains noise components such as the video signal of the previous line or pixel. Therefore, high-quality still images can be displayed, and the technical problem is solved.
つぎに、この発明を、その1実施例を示した第1図ない
し第3図とともに詳細に説明する。Next, the present invention will be explained in detail with reference to FIGS. 1 to 3 showing one embodiment thereof.
第1図において、(12a) 、 < 12b)は第4
図の表示バネ/l/(2)の(垂直、水平)=(i、j
)、(i+t 。In Figure 1, (12a), < 12b) is the fourth
Figure display spring/l/(2) (vertical, horizontal) = (i, j
), (i+t.
j)番目の位置に設けられたj行目のi、i+xライン
の画素であり、それぞれ液晶素子a櫂1画素トランジス
タ(至)および画素容量を形成するコンデンサα呻から
なり、画素(121)のトランジスタQ篩のグー) C
G)が第4図のドライバ回路(至)と同様のXドライバ
回路からのゲート信号Xiの入力端子、すなわちゲート
信号端子(xi )に接続されるとともに、画素(12
b)のトランジスタα$のゲート(G)がXドる。These are the pixels of the i and i+x lines of the j-th row provided at the j)-th position, each consisting of a liquid crystal element a, a 1-pixel transistor (to) and a capacitor α forming a pixel capacitor, and the pixel (121) is Transistor Q sieve goo) C
G) is connected to the input terminal of the gate signal Xi from the X driver circuit similar to the driver circuit (to) in FIG.
The gate (G) of the transistor α$ in b) is X.
αηは第4図のYドライバ回路σ弔に相当するYドライ
バ回路であり、表示バネI Q2の垂直方向の各行毎に
、サンプルホールド回路(ト)、ドライブ出力用のバッ
ファアンプθ優、放電スイッチ手段を形成する放電用切
換スイッチ(1)9反転アンプQυを有し、スイッチ翰
の切換片とアンプシυの入力端子とが映像信号端子(y
j)に接続されている。αη is a Y driver circuit corresponding to the Y driver circuit σ in FIG. The discharge changeover switch (1) has 9 inverting amplifiers Qυ, and the switching piece of the switch handle and the input terminal of the amplifier Qυ are connected to the video signal terminal (y
j).
@、(2)、(財)はサン、プルホールド回路(ト)に
設けられたサンプリングスイッチ、通常/静止切換スイ
ッチ、サンプルホールドコンデンサ、(ハ)は第4図の
切換回路αQからの3原色信号が表示用の映像信号とし
て入力される映像入力端子、(ホ)はスイッチ121)
のオン/オフ制御用のサンプリングパルスの入力端子、
嬶は通常の受信画表示、静止画表示によってスイッチ翰
を接点(23a)、(23b)に切換える表示制御信号
の入力端子、翰はアンプQlのオン/オフ制御信号の入
力端子、翰は各lライン走査毎にスイッチ翰をアンプα
9に接続された接点(20a)からアースされた接点(
20b)に瞬時切換えるリフレッシュ信号の入力端子で
ある。@, (2), (Foundation) is the sampling switch provided in the pull-hold circuit (G), the normal/static changeover switch, and the sample-hold capacitor, and (C) is the three primary colors from the switching circuit αQ in Figure 4. A video input terminal into which a signal is input as a video signal for display; (E) is a switch 121)
Sampling pulse input terminal for on/off control of
The wire is the input terminal for the display control signal that switches the switch wire to the contacts (23a) and (23b) depending on the normal reception image display and still image display.The wire is the input terminal for the on/off control signal of the amplifier Ql. Amplify the switch wire for each line scan α
From the contact (20a) connected to 9 to the grounded contact (20a)
20b) is an input terminal for a refresh signal that is instantaneously switched.
(1)はアンプQ])の入力側とアースとの間に生じる
寄生容量のコンデンサ、(至)′はアンプQvの入力端
子とアースとの間に設けられた読取シ用のコンデンサで
アリ、コンデンサ(至)とともにアンプ■すの入力側の
容量を形成する。(1) is a capacitor of parasitic capacitance that occurs between the input side of the amplifier Q]) and the ground, and (to)' is the capacitor for reading that is provided between the input terminal of the amplifier Qv and the ground. Together with the capacitor (to), it forms the input side capacitance of the amplifier.
なお、第1図ではドライバ回路αη内の表示パネル(2
)の垂直方向のj番目の1行に対する部分のみを示して
いるが、表示バネ/L/(6)の垂直方向の各1行に対
して、サンプルホールド回路u樽、アンプ(II。In addition, in Fig. 1, the display panel (2) in the driver circuit αη
) is shown for each vertical row of the display spring /L/(6).
C])、スイッチ四などが同様に設けられている。C]), switch 4, etc. are similarly provided.
また、コンデンサ(至)′はコンデンサ翰の容量が不足
する場合にのみ設けられる。Further, the capacitor (to)' is provided only when the capacitance of the capacitor is insufficient.
サラニ、アンプ(I9.スイッチ翰、コンデンサ(ハ)
により、信号注入手段が形成されている。Sarani, amplifier (I9. switch wire, capacitor (c)
This forms a signal injection means.
そして、通常の受信画表示のときには、入力端子(社)
の表示制御信号がローレベルになってスイッチ翰が接点
(23a)に切換えられ、このとき、入力端子翰のサン
プリングクロックにもとづくスイッチ四のオン/オフに
より、第4図の色切換回路α1から入力された3原色信
号がi番目の各1行の各画素の走査に同期してサンプリ
ングされるとともに、サンプリングされた3原色信号、
すなわち映像信号Yjがスイッチ(イ)、幸を介してコ
ンデンサ(ハ)にホールドされる。When displaying the normal received image, the input terminal
The display control signal becomes low level and the switch wire is switched to the contact point (23a), and at this time, the input terminal from the color switching circuit α1 shown in FIG. 4 is turned on/off based on the sampling clock of the input terminal wire. The sampled three primary color signals are sampled in synchronization with the scanning of each pixel in each i-th row, and the sampled three primary color signals,
That is, the video signal Yj is held in the capacitor (c) via the switch (a) and the capacitor.
一方、通常の受信画表示のときには、Xドライバ回路の
ゲート信号X+−XnがIH毎に順次にトランジスタ0
9をオンするハイレベルになり、&<2図(a) 、
(b)それぞれに示すように、1フイールドのi番目、
i++番口それぞれの18の走査中にゲート信号Xi、
X1−zがハイレベルになるため、画素(12a)。On the other hand, during normal reception image display, the gate signal X+-Xn of the X driver circuit is sequentially applied to the transistor 0 for each IH.
It reaches a high level that turns on 9, &<2 (a),
(b) As shown in each, the i-th of one field,
During the 18 scans of each number i++, the gate signal Xi,
Since X1-z becomes high level, pixel (12a).
(12b)のトランジスタ09がi番目、 i−z番目
のIHにオンする。The transistor 09 (12b) is turned on at the i-th and iz-th IH.
また、入力端子−の制御信号は第2図(C)に示すよう
に、ゲート信号XI−Xnそれぞれがハイレベルになる
IHのj番目の画素走査のときにのみアンプ01をオン
するハイレベルになる。In addition, as shown in Figure 2 (C), the control signal at the input terminal - is set to a high level that turns on the amplifier 01 only when scanning the j-th pixel of IH when each of the gate signals XI to Xn is at a high level. Become.
そのため、コンデンサ(ハ)にホールドされた映像信号
Yjは、j番目の画素(121) 、 (12b)それ
ぞれの走査のときにのみ、アンプ翰からスイッチ(7)
の接点(20a )を介して山号端子(yj)に供給さ
れ、信号端子<yj >の映像信号Yjが画素(12a
) 、 (12b)それぞれのトランジスタQi19を
介して液晶素子a<に印加される。Therefore, the video signal Yj held in the capacitor (c) is sent from the amplifier to the switch (7) only when scanning the j-th pixels (121) and (12b).
The video signal Yj of the signal terminal <yj> is supplied to the terminal (yj) through the contact (20a) of the pixel (12a
), (12b) are applied to the liquid crystal element a< through the respective transistors Qi19.
そのため、信号端子(yj)の映像信号Yjが各ライン
のj番目の走査毎にj番目の1行の各画素の液晶素子α
4に印加され、第4図の従来の場合と同様にして通常の
受信画面が交流駆動で表示される。Therefore, the video signal Yj of the signal terminal (yj) is applied to the liquid crystal element α of each pixel in the jth line every jth scan of each line.
4, and a normal reception screen is displayed by AC drive in the same manner as in the conventional case shown in FIG.
つぎに、静止画表示のときには、たとえば静止画表示の
指令釦の操作にもとづき、入力端子(イ)の表示制御信
号が第3図(a)に示すようにハイレベルになってスイ
ッチ(ハ)が接点(23b)に切換えられ、アンプごυ
の出力信号がスイッチ(至)から出力される。Next, when displaying a still image, for example, based on the operation of the still image display command button, the display control signal at the input terminal (A) becomes high level as shown in FIG. 3(a), and the switch (C) is turned on. is switched to the contact (23b), and the amplifier
An output signal of is output from the switch (to).
ところで、静止画表示に切換えられたときには、表示バ
ネρの各画素のコンデンサー
フイーIレドの画面の各画素の映像信号が蓄積されて記
憶され1いる。By the way, when the display is switched to still image display, the video signal of each pixel of the screen of the condenser feed IRED of each pixel of the display spring ρ is accumulated and stored.
一方、静止画表示のときには、Xドライバ回路から出力
される各ゲート信号X+−Xnが、入力端子翰のリフレ
ッシュ信号用の短期間τbだけ間隔をとって順次にハイ
レベ〜になる。On the other hand, when displaying a still image, each gate signal X+-Xn outputted from the X driver circuit sequentially becomes high level ~ at intervals of a short period τb for the refresh signal of the input terminal.
そして、第3図(b) 、 (c)に示すように、Iフ
ィールドのi番目、i++番目のIHの走査中にゲート
信号Xi、Xi++それぞれがオンすると、このとき、
入力端子(ハ)の制御信号が同図(d)に示す各ライン
のj番目の走査期間τaだけハイレベルになる。As shown in FIGS. 3(b) and 3(c), when the gate signals Xi and Xi++ are turned on during scanning of the i-th and i++-th IHs of the I field, at this time,
The control signal at the input terminal (c) becomes high level only during the j-th scanning period τa of each line shown in FIG.
また、入力端子−のリフレッシュ信号は第3図(e)に
示すように各期間τbにハイレベレレになる。Further, the refresh signal at the input terminal - becomes high level in each period τb as shown in FIG. 3(e).
そして、各ラインのjvf目の画素(121)、(+2
b)それぞれが走査される直前には、1つ前のラインの
j番目の画素の走査にもとづき、コンデンサー。Then, the jvfth pixel (121), (+2
b) Immediately before each scan, a capacitor based on the scan of the jth pixel of the previous line.
働に、1つ前のラインの画素の映像信号がノイズ成分と
して残留しているため、リフレッシュ信号のハイレベル
にもとづき、スイッチに)が期間τbだけ接点(20b
)に切換わり、このとき、スイッチ翰によってコンデン
サ(1)、00′の放電路が形成され、残留しているコ
ンデンサ■、00′の信号成分が完全に放電され、コン
デンサ(1)、麺が放電リフレッシシュされる。In particular, since the video signal of the pixel in the previous line remains as a noise component, the contact (20b) is closed for a period τb based on the high level of the refresh signal.
), and at this time, a discharge path for capacitors (1) and 00' is formed by the switch handle, and the remaining signal components of capacitors ■ and 00' are completely discharged, and capacitors (1) and noodles are The discharge is refreshed.
そして、画素(12a)、(12b)それぞれのライン
の走査になり、ゲート信号Xi、Xi++がハイレベル
になると、リフレッシュ信号がローレベルになシ、スイ
ッチ翰が接点(20a)に切換わるとともに、画! (
+2a)、(12b)それぞれのトランジスタαQがオ
ンする。Then, each line of pixels (12a) and (12b) is scanned, and when the gate signals Xi and Xi++ go to high level, the refresh signal goes to low level, and the switch wire switches to the contact point (20a). Painting! (
+2a) and (12b) each transistor αQ is turned on.
そのため、画素(12a)のi番目のラインの走査のと
きには、第3図(e)に示すアンプ0Iのオンまでの期
間τcK画素(12a)のトランジスタQυのオンによ
り、コンデンサaQに記憶されていたlフィールド前の
映像信号がトランジスタQ!19 、信号端子(yj
)を介してコンデンサ(至)、働′に続出されて書込ま
れる。Therefore, when scanning the i-th line of the pixel (12a), the period τcK until the amplifier 0I is turned on shown in FIG. The video signal before the l field is the transistor Q! 19, signal terminal (yj
) through the capacitor (to), and then written to the output.
このとき、コンデンサ(7)、(7)′の合成容量をC
aとし、コンデンサQυの容量をCiとし、コンデンサ
ー、損失が生じて電圧Viから低下する。 ″そ
して、コンデンサ(7)、(イ)′に書込まれた映像信
号の損失を補なうとともにその極性を反転するため、コ
ンデンサ(至)、(至)′に書込まれた映像信号は、ア
ンプ621)によシ、極性が反転されて増幅される。At this time, the combined capacitance of capacitors (7) and (7)' is C
a, the capacitance of the capacitor Qυ is Ci, and the voltage decreases from Vi due to loss in the capacitor. ``Then, in order to compensate for the loss of the video signals written to the capacitors (7) and (a)' and to invert their polarity, the video signals written to the capacitors (to) and (to)' are , amplifier 621), the polarity is inverted and amplified.
さらに、アンプQ1)から出力された極性反転後の映像
信号がコンデンサ(財)に−時的に保持されるとともに
、j番目の画素(12a) 、 (12b)それぞれの
走査のとき、すなわち期間τaに、入力端子(ハ)の制
御信号にもとづき、コンデンサ(ハ)に保持された映像
信号が、アンプα9.スイッチ■、信号端子(yj)
。Furthermore, the video signal after polarity inversion outputted from the amplifier Q1) is temporarily held in the capacitor, and at the time of scanning each of the j-th pixels (12a) and (12b), that is, during the period τa Based on the control signal of the input terminal (c), the video signal held in the capacitor (c) is sent to the amplifier α9. Switch ■, signal terminal (yj)
.
トランジスタ0均を介して画素(12a) 、 (12
b)それぞれの液晶素子α脣に注入印加される。Pixel (12a), (12
b) Injection is applied to each liquid crystal element α.
そして、前述の動作がくり返えされることによシ、表示
バネ/v<uに静止画表示が行なわれる。Then, by repeating the above-described operations, a still image is displayed on the display spring /v<u.
なお、前述の説明からも明らかなように、第3図の期間
τbが放電リフレッシュ期間になり、期間τC1τaが
1フイールド前の信号の読取り期間1表示のための印加
期間それぞれになる。As is clear from the above description, the period τb in FIG. 3 is the discharge refresh period, and the period τC1τa is the application period for one display during the reading period of the signal one field before.
しだがって、前記実施例の場合、ゲート信号X+〜Xn
それぞれがハイレベルになる各1ラインの走査直前に、
スイッチ(7)が接点(20b)に切換わシ、コンデン
サー、…′の残留ノイズ成分が完全に除去され、前のラ
インの信号などの影響を受けることなく、各ラインの画
素それぞれの液晶素子(141に1フイールド前の該各
ラインそれぞれの映像信号を極性反転して印加すること
ができ、交流駆動によって表示パネルαりに高い画質の
静止画表示が行なえる。Therefore, in the case of the above embodiment, the gate signals X+ to Xn
Immediately before scanning each line when each becomes high level,
When the switch (7) switches to the contact point (20b), the residual noise components of the capacitors, etc. are completely removed, and the liquid crystal elements (of each pixel of each line) are The video signal of each line one field before can be applied to 141 with its polarity inverted, and by AC driving, a still image of high quality can be displayed on the display panel α.
ところで、静止画表示のときは、通常の受信画表示のと
きのように1フイールドを表示周期として表示バネ/I
/@を交流駆動する必要はなく、たとえば、コンデンサ
a6の放電特性などにもとづき、数フィールドを表示周
期として表示バネ)V(2)を交流駆動してもよく、こ
のとき、各ゲート信号X+〜Xnなどを数フイールド周
期で出方すればよい。By the way, when displaying a still image, the display spring/I
/@ need not be AC driven; for example, based on the discharge characteristics of the capacitor a6, the display spring) V(2) may be AC driven with a display period of several fields; in this case, each gate signal It is sufficient to output Xn, etc. at several field cycles.
また、たとえば入力端子(イ)の表示制御信号により、
スイッチ(ハ)を間欠的に接点(23a)から(28b
)に切換えると、受信画(動画)表示と静止画表示とが
交互に行なわれ、いわゆるストロボ表示を行なうことも
できる。Also, for example, by the display control signal of the input terminal (a),
Switch (c) is intermittently switched from contact (23a) to (28b
), received images (moving pictures) and still images are displayed alternately, and so-called strobe display can also be performed.
そして、液晶テレビジョン受像機だけでなく種々の液晶
表示装置に適用できるのは勿論であシ、このとき、液晶
表示パネルがカラー、モノクロのいずれであってもよい
。Of course, the present invention can be applied not only to liquid crystal television receivers but also to various liquid crystal display devices, and the liquid crystal display panel may be either color or monochrome.
以上のように、この発明の液晶表示装置によると、表示
パネルの各画素の電極間容量に記憶された映像信号を利
用して静止画表示を行なう際、表示パネルの各1行の画
素それぞれの電極容量に記憶された1表示周期前の映像
信号の電圧が、反転アンプの入力側の容量に読出された
後、画素それぞれの走査のときに極性反転されるととも
に増幅されて各画素それぞれの液晶素子に印加されるた
め、交流駆動によって表示パネルに静止画表示を行なう
ことができ、しかも、画素それぞれの映像信号を読出す
直前に、前記入力側の容量が放電リフレッシュされるた
め、画素それぞれに印加される映像信号に前のラインあ
るいは画素の映像信号などのノイズ成分が含まれず、高
い画質の静止画表示をで行なうことができるものである
。As described above, according to the liquid crystal display device of the present invention, when displaying a still image using the video signal stored in the interelectrode capacitance of each pixel of the display panel, each pixel in each row of the display panel The voltage of the video signal stored in the electrode capacitance one display cycle before is read out to the capacitance on the input side of the inverting amplifier, and then the polarity is inverted and amplified when each pixel is scanned, and the voltage is applied to the liquid crystal of each pixel. Since the voltage is applied to the element, it is possible to display a still image on the display panel by AC drive.Moreover, since the capacitance on the input side is discharged and refreshed immediately before reading out the video signal of each pixel, the voltage is applied to each pixel. The applied video signal does not contain noise components such as the video signal of the previous line or pixel, and high quality still images can be displayed.
第1図ないし第3図はこの発明の液晶表示装置の1実施
例を示し、第1図は一部のブロック図、第2図(a)〜
(C)は通常の受信画表示の動作説明用のタイミングチ
ャーと、第3図(a)〜(e)は静止画表示の動作説明
用のタイミングチャーと、第4図はカラー液晶テレビジ
ョン受像機のブロック図、第5図は第4図の液晶表示パ
ネルの画素の説明図、第6図は第4図の交流駆動の説明
図である。
α2・・・液晶表示パネル、04)・・・液晶素子、α
[有]・・・画素トランジスタ、αQ、H,(7)、
w’・・・コンデンサ、αη・・・Yドラ48回路、α
〜・・・サンプルホールド回路、q9・・・バッファア
ンプ、■・・・放電用切換スイッチ、621)−・反転
アンプ、(x+) 〜(xn) 、 (xi) 、 (
xi−z)−・・ゲート信号端子、(yI)〜(ym)
、 (yj)・・・映像信号端子。1 to 3 show one embodiment of the liquid crystal display device of the present invention, FIG. 1 is a partial block diagram, and FIGS. 2(a) to 3
(C) is a timing chart for explaining the operation of normal received image display, FIGS. 3(a) to (e) are timing charts for explaining the operation of still image display, and FIG. 4 is a timing chart for explaining the operation of displaying a color LCD television. FIG. 5 is an explanatory diagram of the pixels of the liquid crystal display panel of FIG. 4, and FIG. 6 is an explanatory diagram of the AC drive of FIG. 4. α2...Liquid crystal display panel, 04)...Liquid crystal element, α
[Yes]...Pixel transistor, αQ, H, (7),
w'...Capacitor, αη...Y driver 48 circuit, α
~... Sample hold circuit, q9... Buffer amplifier, ■... Discharge selector switch, 621) - Inverting amplifier, (x+) ~ (xn), (xi), (
xi-z) --- Gate signal terminal, (yI) ~ (ym)
, (yj)...Video signal terminal.
Claims (1)
液晶素子に表示ゲート用の画素トランジスタを接続し、
毎表示周期に前記各画素トランジスタを水平方向の1ラ
インずつ順次にオンするとともに、表示周期で極性反転
する表示用の映像信号を1ラインの走査毎に前記各画素
トランジスタを介して1ラインの前記各液晶素子に順次
に印加し、前記表示パネルを交流駆動し、静止画表示の
ときに、少なくとも前記各液晶素子の電極容量に蓄積さ
れた1表示周期前の映像信号の電圧を読出して極性反転
するとともに増幅し、前記各液晶素子に再印加する液晶
表示装置において、 前記各画素トランジスタを1ラインずつ一定のリフレッ
シュ期間をあけて順次にオンするゲート信号のライン毎
のゲート信号端子と、 前記表示パネルの垂直方向の1行分の前記各画素トラン
ジスタの共通の映像信号端子と、 各1ラインの走査期間毎に同一行の各画素の前記電極容
量の電圧が前記画素トランジスタ、前記映像信号端子を
介して入力側の容量に書込まれ、該容量の電圧を極性反
転するとともに増幅して出力する反転アンプと、 各1ラインの走査直前に前記入力側の容量を放電リフレ
ッシュする放電スイッチ手段と、 各1ラインの前記映像信号端子の行それぞれの走査タイ
ミングで前記反転アンプの出力信号を前記映像信号端子
に注入する信号注入手段と を備えたことを特徴とする液晶表示装置。(1) A pixel transistor for a display gate is connected to the liquid crystal element of each pixel arranged in a matrix of a liquid crystal display panel,
Each of the pixel transistors is sequentially turned on one line in the horizontal direction in each display period, and a video signal for display whose polarity is inverted in each display period is passed through each of the pixel transistors for one line every scan of one line. The voltage is applied sequentially to each liquid crystal element, the display panel is driven with AC, and when a still image is displayed, the voltage of the video signal accumulated in the electrode capacitance of each liquid crystal element at least one display period before is read out and the polarity is inverted. a gate signal terminal for each line of a gate signal that sequentially turns on each pixel transistor line by line at a constant refresh period; The common video signal terminal of each pixel transistor for one row in the vertical direction of the panel, and the voltage of the electrode capacitance of each pixel in the same row for each scanning period of one line are applied to the pixel transistor and the video signal terminal. an inverting amplifier that inverts the polarity of the voltage written to the input side capacitor via the input side capacitor and outputs the amplified voltage; and a discharge switch means that discharges and refreshes the input side capacitor immediately before each line is scanned. A liquid crystal display device comprising: signal injection means for injecting the output signal of the inverting amplifier into the video signal terminal at the scanning timing of each row of the video signal terminal of each line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29452787A JPH01136483A (en) | 1987-11-20 | 1987-11-20 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29452787A JPH01136483A (en) | 1987-11-20 | 1987-11-20 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01136483A true JPH01136483A (en) | 1989-05-29 |
Family
ID=17808935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29452787A Pending JPH01136483A (en) | 1987-11-20 | 1987-11-20 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01136483A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6147572B2 (en) * | 1980-02-04 | 1986-10-20 | Hitachi Seisakusho Kk |
-
1987
- 1987-11-20 JP JP29452787A patent/JPH01136483A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6147572B2 (en) * | 1980-02-04 | 1986-10-20 | Hitachi Seisakusho Kk |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
US6512505B1 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
US6496172B1 (en) | Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same | |
JPH07113819B2 (en) | Display device and driving method thereof | |
KR940000599B1 (en) | Liquid crystal display device | |
JPH07118795B2 (en) | Driving method for liquid crystal display device | |
JPH07199149A (en) | Picture display device and its driving method | |
JPH06118913A (en) | Liquid crystal display device | |
JPH0335219A (en) | Display device | |
JP2000206492A (en) | Liquid crystal display | |
JPH02210985A (en) | Drive circuit for matrix type liquid crystal display device | |
JPH01136483A (en) | Liquid crystal display device | |
JPH01107237A (en) | Liquid crystal display device | |
EP0449508B1 (en) | Drive circuit for a liquid crystal display | |
JPWO2002075715A1 (en) | Liquid crystal display device, driving method thereof, and camera system | |
JP3243950B2 (en) | Video display device | |
JP2874190B2 (en) | Liquid crystal display device | |
JP2924842B2 (en) | Liquid crystal display | |
JPH03235989A (en) | Liquid crystal display device | |
JPH0430683A (en) | Liquid crystal display device | |
JPH0666925B2 (en) | LCD panel drive circuit | |
JPH0537909A (en) | Liquid crystal image display device | |
JPH08234706A (en) | Inversion signal generating circuit for display element and display device using the circuit | |
JPH07306662A (en) | Active matrix liquid crystal display device and driving method thereof | |
JPH0450708Y2 (en) |