JPH03235989A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH03235989A
JPH03235989A JP2969090A JP2969090A JPH03235989A JP H03235989 A JPH03235989 A JP H03235989A JP 2969090 A JP2969090 A JP 2969090A JP 2969090 A JP2969090 A JP 2969090A JP H03235989 A JPH03235989 A JP H03235989A
Authority
JP
Japan
Prior art keywords
liquid crystal
video signal
signal
potential
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2969090A
Other languages
Japanese (ja)
Inventor
Minoru Sasaki
実 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2969090A priority Critical patent/JPH03235989A/en
Publication of JPH03235989A publication Critical patent/JPH03235989A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To improve linearity and reduce an offset and to obtain the liquid crystal display device of high picture quality by charging or discharging signal lines of a liquid crystal panel to a constant potential before a video signal is impressed. CONSTITUTION:The signal lines 12 of the display panel 125 are charged or discharged to the specific constant potential before the video signal is impressed from a horizontal driving circuit 24 to drive the signal lines 12. Namely, the signal lines 12 of the liquid crystal panel 125 are connected to a constant potential point through switching transistors (TR) 16 respectively and when the switching TRs 16 are turned on, the respective signal lines 12 are charged or discharged to the constant potential V1. In this case, only a voltage corresponding to the variation of the video signal needs to be supplied from the horizontal driving circuit 24, so the input/output amplitude of the horizontal driving circuit 24 is reducible. Consequently, the linearity, offset, etc., of the video signal are improved and a video display of high picture quality is made.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、液晶パネルを用いて映像を表示する液晶表示
装置に係り、特に液晶パネルの駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a liquid crystal display device that displays images using a liquid crystal panel, and particularly to a drive circuit for a liquid crystal panel.

(従来の技術) 液晶表示デバイスは低消費電力、薄型の特長から、近年
ポータプル液晶TVに用いられ始めた。第16図に液晶
TVの一般的な構成を示す。
(Prior Art) Liquid crystal display devices have recently begun to be used in portable liquid crystal TVs because of their low power consumption and thinness. FIG. 16 shows a general configuration of a liquid crystal TV.

第16図において、チューナ1100およびビデオ中間
周波増幅器1110を介して入力される映像信号電圧か
ら、ビデオ復調回路1120により輝度信号及び色差信
号が復調され、更にR,G、Bの原色信号に変換される
。R,G、B色信号は色切替回路1150により液晶パ
ネル1250の各画素の色フィルタ配列に従って切替え
られ、更に極性切替回路により基準電位より正あるいは
負の信号に変換された後、水平駆動回路1210に供給
される。一方、同期分離回路1130により水平、垂直
同期信号が分離抽出され、これらの同期信号からパルス
発生回路1140により垂直走査回路1200に供給す
るクロック、水平駆動回路1210に供給するクロック
等が生成される。
In FIG. 16, a video demodulation circuit 1120 demodulates a luminance signal and a color difference signal from a video signal voltage input via a tuner 1100 and a video intermediate frequency amplifier 1110, and further converts it into R, G, and B primary color signals. Ru. The R, G, and B color signals are switched by the color switching circuit 1150 according to the color filter arrangement of each pixel of the liquid crystal panel 1250, and further converted by the polarity switching circuit into signals that are more positive or negative than the reference potential, and then sent to the horizontal drive circuit 1210. is supplied to On the other hand, horizontal and vertical synchronization signals are separated and extracted by the synchronization separation circuit 1130, and from these synchronization signals, the pulse generation circuit 1140 generates a clock to be supplied to the vertical scanning circuit 1200, a clock to be supplied to the horizontal drive circuit 1210, and the like.

液晶パネル1220と垂直走査回路1200および水平
駆動回路1210の具体例を第17図に示す。第17図
に示すように、液晶パネル1220には横方向(水平走
査方向)に延びた0本のアドレス線11と縦方向(垂直
走査方向)に延びたm本の信号線12との交差部に、計
量Xn個の液晶表示素子(以下、画素という)C++、
・・・、Gmnがマトリクス状に配置されている。これ
らの各画素G11.・・・、G、7は、それぞれTPT
 (薄膜トランジスタ)からなるスイッチングトランジ
スタ13と、キャパシタ14および液晶セル15を有す
る。垂直走査回路1210は相互に出力タイミングの異
なるゲートパルスVVI 、VV2.VV3.・・・V
VNを液晶パネルエ220へ出力する。水平駆動回路1
210は映像信号DOI、DO2,DO3、・・・DO
Nを液晶パネル1220へ出力する。
A specific example of the liquid crystal panel 1220, vertical scanning circuit 1200, and horizontal drive circuit 1210 is shown in FIG. As shown in FIG. 17, the liquid crystal panel 1220 has an intersection between zero address lines 11 extending in the horizontal direction (horizontal scanning direction) and m signal lines 12 extending in the vertical direction (vertical scanning direction). , Xn liquid crystal display elements (hereinafter referred to as pixels) C++,
..., Gmn are arranged in a matrix. Each of these pixels G11. ..., G, 7 are each TPT
It has a switching transistor 13 made of a thin film transistor (thin film transistor), a capacitor 14, and a liquid crystal cell 15. The vertical scanning circuit 1210 outputs gate pulses VVI, VV2 . VV3. ...V
VN is output to the liquid crystal panel 220. Horizontal drive circuit 1
210 is a video signal DOI, DO2, DO3, . . . DO
N is output to the liquid crystal panel 1220.

水平駆動回路1210は第18図に示す様に、m段のシ
フトレジスタ1300と、その各段の出力Q1〜Q1に
接続されたm個のサンプルホールド回路1301および
出力バッファ(アンプ) 1302により構成される。
As shown in FIG. 18, the horizontal drive circuit 1210 is composed of an m-stage shift register 1300, m sample-and-hold circuits 1301 connected to the outputs Q1 to Q1 of each stage, and an output buffer (amplifier) 1302. Ru.

第19図を参照して、第17図および第18図の動作を
説明する。第18図のシフトレジスタ1800にクロッ
クパルスCp及びデータDが入力されると、Q、〜Q、
にサンプルパルスが出力される。サンプルホールド回路
18吋は、サンプルパルスにより入力映像信号VINを
サンプリングし、ホールドされた信号が出力バッファ1
802を介して信号線12に映像信号001〜DOMと
して印加される。一方、垂直走査回路1200からはI
H(水平走査期間)に相当するパルスVVI〜VVNが
出力される。これにより例えば画素Gll内のトランジ
スタ13がオンし、サンプルホールド回路1301でホ
ールドされた映像信号DOI−DOMの電圧がトランジ
スタ13を介してキャパシタ14に保持される。画素G
ll内の液晶セル15はキャパシタ14に保持された映
像信号電圧に応じて透過率が変化し、映像表示をなす。
The operations shown in FIGS. 17 and 18 will be explained with reference to FIG. 19. When clock pulse Cp and data D are input to shift register 1800 in FIG. 18, Q, ~Q,
A sample pulse is output. The sample and hold circuit 18 inches samples the input video signal VIN using a sample pulse, and the held signal is sent to the output buffer 1.
Video signals 001 to DOM are applied to the signal line 12 via 802. On the other hand, from the vertical scanning circuit 1200
Pulses VVI to VVN corresponding to H (horizontal scanning period) are output. As a result, for example, the transistor 13 in the pixel Gll is turned on, and the voltage of the video signal DOI-DOM held by the sample and hold circuit 1301 is held in the capacitor 14 via the transistor 13. Pixel G
The transmittance of the liquid crystal cell 15 in I changes according to the video signal voltage held in the capacitor 14, and displays a video.

以下、同様に水平駆動回路1210から映像信号DO2
,DO3,・・・DONが順次出力される毎に、マトリ
クス状に配置された複数の画素G11.・・・、Gmn
のうち、映像信号002.D03.・・・DOMの出力
タイミングとゲートパルスVV1.VV2.・・・VV
Nの出力タイミングに対応する画素が順次動作する。以
上の一連の動作によって、液晶パネル1220で入力映
像信号VINに対応した映像表示がなされる。
Similarly, the video signal DO2 is sent from the horizontal drive circuit 1210.
, DO3, . . . DON are sequentially output, a plurality of pixels G11 . ..., Gmn
Among them, the video signal 002. D03. ...DOM output timing and gate pulse VV1. VV2. ...VV
Pixels corresponding to N output timings operate sequentially. Through the above series of operations, an image corresponding to the input video signal VIN is displayed on the liquid crystal panel 1220.

このような液晶表示装置では一般に、信頼性を上げ、寿
命を長くするため、周知のように交流駆動が用いられる
。例えばテレビ映像の表示では、1フレームまたは1フ
イールド毎に極性反転した映像信号を入力映像信号VI
Nとして用いる。第19図に第2フイールドが極性反転
された映像信号の波形を示す。また、第20図に液晶の
印加電圧−透過率特性の例を示す。
As is well known, alternating current driving is generally used in such liquid crystal display devices in order to improve reliability and extend life. For example, when displaying television images, a video signal whose polarity is inverted every frame or field is input to the input video signal VI.
Used as N. FIG. 19 shows the waveform of the video signal in which the polarity of the second field is inverted. Further, FIG. 20 shows an example of applied voltage-transmittance characteristics of liquid crystal.

この場合、各画素のスイッチングトランジス夕のオフ時
の抵抗や、ゲートパルスVVL〜VVNの飛び込み、周
辺画素間の干渉により、正極性の映像信号を供給した時
と、負極性の映像信号を供給した時とでは、各画素に加
わる映像信号の実効電圧が異ってしまう。例えばフィー
ルド毎に60Hzで極性反転を行った場合、正負の実効
電圧の差によりHHzのフリッカが生じてしまう。30
Hzのフリッカは視覚上、非常に気になるため、これを
除去する目的で例えば入力映像信号VINの極性を高速
に、すなわち走査線毎に反転する方式、信号線毎に反転
する方式、画素毎に反転する方式などの各種の方式も提
案されている。
In this case, due to the resistance when the switching transistor of each pixel is turned off, the jumping of gate pulses VVL to VVN, and the interference between surrounding pixels, there is a difference between when a positive polarity video signal is supplied and when a negative polarity video signal is supplied. The effective voltage of the video signal applied to each pixel differs depending on the time. For example, if the polarity is reversed at 60 Hz for each field, Hz flicker will occur due to the difference between positive and negative effective voltages. 30
Since Hz flicker is visually very noticeable, in order to remove it, there are various methods to remove it, such as a method of inverting the polarity of the input video signal VIN at high speed, that is, a method of inverting the polarity of each scanning line, a method of inverting the polarity of each signal line, or a method of inverting the polarity of each pixel. Various methods have also been proposed, such as a method in which the image is reversed.

しかしながら、入力映像信号VINを極性反転すると、
第19図からも明らかなように水平駆動回路の入力振幅
が2倍となり、第18図のサンプルホールド回路130
1から出力される映像信号Dot−DOMの振幅も2倍
必要となる。従って、水平駆動回路1210の電源電圧
を高くする必要があり、またサンプルホールド回路18
01や出力バッファ1302のダイナミックレンジが2
倍となるため、リニアリティの確保とオフセットの低減
が困難となる。リニアリティやオフセットの誤差は、各
信号線12に供給される映像信号DOI〜DOMのレベ
ル差となって現れるので、画面上では縦縞の妨害が生じ
、画質を著しく劣下させる。
However, if the polarity of the input video signal VIN is reversed,
As is clear from FIG. 19, the input amplitude of the horizontal drive circuit is doubled, and the sample hold circuit 130 of FIG.
The amplitude of the video signal Dot-DOM output from 1 is also required to be doubled. Therefore, it is necessary to increase the power supply voltage of the horizontal drive circuit 1210, and the sample and hold circuit 18
01 and the dynamic range of the output buffer 1302 is 2.
This makes it difficult to ensure linearity and reduce offset. Errors in linearity and offset appear as level differences between the video signals DOI to DOM supplied to each signal line 12, resulting in vertical stripe interference on the screen, significantly degrading the image quality.

(発明が解決しようとする課題) 上述したように、従来の液晶表示装置では交流駆動を実
現するために入力映像信号の極性を周期的に反転すると
、その振幅が2倍となるため、水平駆動回路の電源電圧
を高くする必要があるばかりでなく、回路のダイナミッ
クレンジが2倍必要となることで、リニアリティや、オ
フセットの誤差が大きくなり、信号線間で映像信号のレ
ベル差が生じて画面上に縦縞の妨害が発生し、画質を著
しく劣下させるという問題があった。
(Problem to be Solved by the Invention) As mentioned above, in conventional liquid crystal display devices, when the polarity of the input video signal is periodically reversed to realize AC drive, the amplitude doubles, so horizontal drive is difficult. Not only is it necessary to increase the power supply voltage of the circuit, but also the dynamic range of the circuit is required to be doubled, which increases errors in linearity and offset, and causes a difference in the level of the video signal between the signal lines, causing the screen to become distorted. There was a problem in that vertical stripe interference occurred on the top, significantly degrading the image quality.

本発明は上記の点に鑑みてなされたものであり、液晶セ
ルを交流駆動させる場合に水平駆動回路の電源電圧を下
げることができ、しかも信号線間での映像信号レベル差
に起因する周期的な縦縞のような妨害が生じることがな
く高品質の映像表示ができる液晶表示装置を提供するこ
とを目的とする。
The present invention has been made in view of the above points, and it is possible to lower the power supply voltage of the horizontal drive circuit when AC driving a liquid crystal cell, and to reduce the periodic noise caused by the difference in video signal level between signal lines. An object of the present invention is to provide a liquid crystal display device that can display high-quality images without causing interference such as vertical stripes.

[発明の構成コ (課題を解決するための手段) 上記の課題を解決するため、本発明の液晶表示装置は表
示パネルにおける複数の信号線に水平駆動回路から映像
信号を印加して信号線を駆動する前に、その信号線を所
定の一定電位に充電または放電する手段を備えたことを
特徴とする。
[Structure of the Invention (Means for Solving the Problems) In order to solve the above problems, the liquid crystal display device of the present invention applies video signals from a horizontal drive circuit to a plurality of signal lines in a display panel to control the signal lines. It is characterized by comprising means for charging or discharging the signal line to a predetermined constant potential before driving.

ここで、液晶セルの電圧−透過率特性に閾値があるとき
は、信号線を駆動する前に、液晶パネルの基準電位、つ
まり液晶セルの共通電極電位に閾値を加えた所定の一定
電位となるように信号線を充電または放電するようにす
る。
Here, if there is a threshold value in the voltage-transmittance characteristic of the liquid crystal cell, the reference potential of the liquid crystal panel, that is, the predetermined constant potential obtained by adding the threshold value to the common electrode potential of the liquid crystal cell, is set before driving the signal line. so that the signal line is charged or discharged.

また、水平駆動回路から実際に信号線に映像信号を印加
する場合、所定の一定電位に対する映像信号の変化分の
みを印加することで、各画素に一定電位十変化分の電圧
が印加されるようにする。
In addition, when actually applying a video signal to the signal line from the horizontal drive circuit, by applying only the amount of change in the video signal with respect to a predetermined constant potential, a voltage equal to the amount of change in the constant potential is applied to each pixel. Make it.

(作用) 本発明においては、各画素に映像信号を印加する時に信
号線を一定電位に充電または放電した後に、映像信号電
圧をその一定電位からの変化分として信号線に供給する
ことによって、各画素に一定電位十変化分の電圧が印加
される。
(Function) In the present invention, when applying a video signal to each pixel, the signal line is charged or discharged to a constant potential, and then the video signal voltage is supplied to the signal line as a change from the constant potential. A voltage corresponding to a constant potential change is applied to the pixel.

この一定電位を液晶セルの共通電極(対向電極)の電位
とすれば、変化分として正負の極性の映像信号を交互に
供給することにより、液晶セルの交流駆動が容易に実現
できる。この場合、水平駆動回路からは映像信号の変化
分の電圧のみを供給すれば良いので、その水平駆動回路
の入出力振幅は従来の172以下で良いことになる。
If this constant potential is used as the potential of the common electrode (counter electrode) of the liquid crystal cell, alternating current driving of the liquid crystal cell can be easily realized by alternately supplying video signals of positive and negative polarity as changes. In this case, since it is necessary to supply only the voltage corresponding to the change in the video signal from the horizontal drive circuit, the input/output amplitude of the horizontal drive circuit can be 172 or less than the conventional one.

また、液晶セルの電圧−透過率特性において閾値がある
ときは、信号線を液晶セルの共通電極電位より閾値骨だ
け増やした一定電位に充電または放電した後、映像信号
の変化分のみを供0 給することにより、水平駆動回路から信号線に供給する
映像信号の振幅は更に減少される。
Also, when there is a threshold value in the voltage-transmittance characteristic of the liquid crystal cell, after charging or discharging the signal line to a constant potential that is higher than the common electrode potential of the liquid crystal cell by the threshold value, only the change in the video signal is supplied. By supplying the horizontal drive circuit to the signal line, the amplitude of the video signal supplied from the horizontal drive circuit to the signal line is further reduced.

このように水平駆動回路の出力振幅を減らすことで、水
平駆動回路の消費電力の低減が可能となり、またダイナ
ミックレンジが減少することにより水平駆動回路から信
号線に印加される映像信号のりニアリティ、オフセット
等が改善され、信号線間のレベル差が小さくなるため、
縦縞などの妨害のない高画質の映像表示が可能となる。
By reducing the output amplitude of the horizontal drive circuit in this way, it is possible to reduce the power consumption of the horizontal drive circuit, and by reducing the dynamic range, the linearity and offset of the video signal applied from the horizontal drive circuit to the signal line can be reduced. etc., and the level difference between signal lines becomes smaller.
This enables high-quality video display without interference such as vertical stripes.

(実施例) 以下、図面を参照して本発明の実施例を詳細に説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例に係る液晶表示装置としての
液晶テレビのブロック図である。入力端子INに供給さ
れるNTSCコンポジット映像信号は、A/D変換器1
11によりディジタル化された後、フレームメモリ11
2に書き込まれる。フレームメモリ112から読み出さ
れた映像信号は、Y−C分離回路113により1 輝度信号と色差信号とに分離される。現在のNTSC方
式ではインターレース方式が採用されているので、液晶
パネル125での表示を容易にするために、分離された
輝度信号および色差信号はノンインターレース変換回路
114によって走査線525本、フレーム周波数80H
zの信号に変換される。このインターレース→ノンイン
ターレース変換は周知のように、動きの大きい時は走査
線補間、動きの少ない時はフィールド補間によって行わ
れる。ノンインターレース変換回路114により変換さ
れた輝度信号および色差信号はさらにマトリクス回路を
用いて構成されたR、G、B変換回路115により、R
lG、B信号に変換される。R,G、B各信号は液晶パ
ネル125を交流駆動するため極性切替回路116によ
り周期的に正負の極性が切替えられた後、D/A変換器
117によりアナログ信号に戻されてから、水平駆動回
路124に供給される。
FIG. 1 is a block diagram of a liquid crystal television as a liquid crystal display device according to an embodiment of the present invention. The NTSC composite video signal supplied to the input terminal IN is sent to the A/D converter 1.
11, the frame memory 11
Written to 2. The video signal read from the frame memory 112 is separated into a luminance signal and a color difference signal by a Y-C separation circuit 113. Since the current NTSC system uses an interlace system, in order to facilitate display on the liquid crystal panel 125, the separated luminance signal and color difference signal are converted to 525 scanning lines and a frame frequency of 80H by a non-interlace conversion circuit 114.
z signal. As is well known, this interlace to non-interlace conversion is performed by scanning line interpolation when the movement is large, and by field interpolation when the movement is small. The luminance signal and color difference signal converted by the non-interlace conversion circuit 114 are further converted into R, G, B conversion circuit 115 configured using a matrix circuit.
It is converted into lG and B signals. The R, G, and B signals are periodically switched between positive and negative by a polarity switching circuit 116 in order to AC drive the liquid crystal panel 125, and then converted back to analog signals by a D/A converter 117 before being horizontally driven. is supplied to circuit 124.

一方、入力のNTSCコンポジット映像信号2 から同期分離回路118により水平同期、垂直同期、カ
ラーバースト等の同期成分が分離され、これらの同期成
分を基準としてタイミング発生器119により水平、垂
直タイミングクロック等が作成され、さらにタイミング
クロックを基準として駆動パルス発生器120により垂
直走査回路123および水平駆動回路124を駆動する
駆動パルスが作られる。駆動パルス発生器120は、さ
らにフィールド周期、フレーム周期、水平走査周期また
は1画素周期のいずれかの周期のタイミング信号を極性
切替信号発生器121に供給する。極性切替信号発生器
121は、このタイミング信号を用いてフィールドまた
はフレーム毎に交互に“1“、“0″となるパルス、あ
るいは1水平走査線毎に“1m“0“を交互に繰り返す
パルス、あるいは1画素毎に“1”、“0“となるパル
スからなる極性切替信号を発生し、極性切替回路116
に供給する。
On the other hand, synchronization components such as horizontal synchronization, vertical synchronization, and color burst are separated from the input NTSC composite video signal 2 by a synchronization separation circuit 118, and horizontal and vertical timing clocks, etc. are generated by a timing generator 119 based on these synchronization components. Furthermore, a drive pulse for driving the vertical scanning circuit 123 and the horizontal drive circuit 124 is created by the drive pulse generator 120 based on the timing clock. The drive pulse generator 120 further supplies a timing signal of any one of the field period, frame period, horizontal scanning period, or one pixel period to the polarity switching signal generator 121. The polarity switching signal generator 121 uses this timing signal to generate a pulse that alternately becomes "1" and "0" for each field or frame, or a pulse that alternately repeats "1m" and "0" for every horizontal scanning line. Alternatively, a polarity switching signal consisting of pulses of "1" and "0" is generated for each pixel, and the polarity switching circuit 116
supply to.

第2図は垂直走査回路123、水平駆動回路3 124および液晶パネル125を詳しく示した図である
。液晶パネル125は横方向(水平走査方向)に延びた
n本のアドレス線11と縦方向(垂直走査方向)に延び
たm本の信号線12との交差部に、計量Xn個の液晶表
示素子(以下、画素という)G目、・・・HGmnをマ
トリクス状に配置して構成される。これらの各画素G1
1゜・・・ Gm、、は、それぞれTPT (薄膜トラ
ンジスタ)からなるスイッチングトランジスタ13と、
キャパシタ14および液晶セル15を有する。
FIG. 2 is a diagram showing the vertical scanning circuit 123, horizontal drive circuit 3 124, and liquid crystal panel 125 in detail. The liquid crystal panel 125 has Xn liquid crystal display elements arranged at intersections between n address lines 11 extending in the horizontal direction (horizontal scanning direction) and m signal lines 12 extending in the vertical direction (vertical scanning direction). G-th (hereinafter referred to as pixels), . . . HGmn are arranged in a matrix. Each of these pixels G1
1゜... Gm, , are the switching transistors 13 made of TPT (thin film transistor), and
It has a capacitor 14 and a liquid crystal cell 15.

液晶セル15は第8図に示されるように、画素毎に分離
形成された個別電極(画素電極ともういう)と画素毎に
共通に形成された共通電極(対向電極ともいう)を有し
、個別電極はスイッチトランジスタ13およびキャパシ
タ14に接続され、共通電極は全ての画素で共通に接続
され、一定電位V。に保持されている。垂直走査回路1
23は相互に出力タイミングの異なるゲートパルスVV
I、VV2.VV3.・VVNを液晶ハネル125へ出
力する。水平駆動回路124は映像4 信号Dot、D02.DO3,・・・DOMを液晶パネ
ル125へ出力する。
As shown in FIG. 8, the liquid crystal cell 15 has an individual electrode (also called a pixel electrode) formed separately for each pixel and a common electrode (also called a counter electrode) formed in common for each pixel. The individual electrodes are connected to the switch transistor 13 and the capacitor 14, and the common electrode is connected in common to all pixels and has a constant potential V. is maintained. Vertical scanning circuit 1
23 are gate pulses VV with mutually different output timings.
I, VV2. VV3. - Output VVN to the liquid crystal panel 125. The horizontal drive circuit 124 receives video 4 signals Dot, D02. DO3, . . . output DOM to the liquid crystal panel 125.

液晶パネル125の信号線12は、それぞれスイッチン
グトランジスタ(TPT)16を介して定電位点(この
例では液晶セル15の共通電極電位V。の点)に接続さ
れている。スイッチングトランジスタ16にゲートパル
スPSWを与えてスイッチングトランジスタ16をオン
状態にすると、各信号線12が一定電位、この場合は共
通電極電位V。に充電または放電される。
The signal lines 12 of the liquid crystal panel 125 are each connected to a constant potential point (in this example, a point at the common electrode potential V of the liquid crystal cell 15) via a switching transistor (TPT) 16. When the switching transistor 16 is turned on by applying a gate pulse PSW to the switching transistor 16, each signal line 12 is at a constant potential, in this case, the common electrode potential V. charged or discharged.

容量17は信号線12のストレーキャパシタンスである
が、別途キャパシタを信号線12に接続したものでもよ
い。
The capacitor 17 is a stray capacitance of the signal line 12, but a separate capacitor connected to the signal line 12 may be used.

第3図は本発明の駆動方式の一例を説明するため、水平
駆動回路124および液晶パネル125の一部を詳細に
示した図である。この第3図の動作を第4図のタイミン
グチャートを使って説明する。水平駆動回路124は2
段のサンプルホールド回路を有する。水平駆動回路12
4に入力された映像信号(輝度信号あるい5 はR,G、B信号等)は1段目のサンプルホールド回路
においてスイッチ1241により水平走査方向の画素の
位置に合せた位相のサンプルノくルスφ1でサンプリン
グされ、キャパシタ1242にホールドされる。入力映
像信号が正極性の場合、水平ブランキング期間の始めに
パルスφ3でスイッチ1245をオンにすることにより
、2段目のサンプルホールド回路の出力端電位v4をス
イッチ1245に印加されている電位■1にする。この
パルスφ3と同位相でゲートパルスPSWが入力されて
トランジスタ16がオンとなり、信号線12はその電位
V、が液晶セル15の共通電極電位V。と同電位となる
ように放電される。
FIG. 3 is a diagram showing a portion of the horizontal drive circuit 124 and the liquid crystal panel 125 in detail in order to explain an example of the drive method of the present invention. The operation shown in FIG. 3 will be explained using the timing chart shown in FIG. The horizontal drive circuit 124 has two
It has a stage sample and hold circuit. Horizontal drive circuit 12
The video signal (luminance signal or R, G, B signal, etc.) input to 4 is processed by a switch 1241 in the first stage sample hold circuit into a sample nox signal whose phase matches the position of the pixel in the horizontal scanning direction. It is sampled at φ1 and held in a capacitor 1242. When the input video signal is of positive polarity, by turning on the switch 1245 with the pulse φ3 at the beginning of the horizontal blanking period, the output terminal potential v4 of the second stage sample and hold circuit is changed to the potential ■ applied to the switch 1245. Set it to 1. A gate pulse PSW is input with the same phase as this pulse φ3, turning on the transistor 16, and the potential V of the signal line 12 becomes the common electrode potential V of the liquid crystal cell 15. It is discharged to the same potential as.

次に、2段目めのサンプルホールド回路においてスイッ
チ1243によりサンプルパルスφ2でサンプルがなさ
れ、1段目のサンプルホールド回路におけるキャパシタ
1242の電荷はキャパシタ1244に転送される。こ
れにより2段目のサンプルホールド回路の出力端電位V
4は、1段目のサンプルホールド回路においてφ1で 
6 サンプルされた映像信号の電位v5+だけvlより高い
電位となる。この時トランジスタ16はオフとなってい
るため、2段目のサンプルホールド回路の出力電圧(v
s+−Vl)は出力バッファ1247およびキャパシタ
1248を経て信号線12に供給され、信号線12の電
位はV、−V。+(Vs+ V+)となる。次いで、画
素のスイッチングトランジスタ13がゲートパルスVV
Iによりオンになると、液晶セル15の個別電極電位v
6は略V、と同電位となり、トランジスタ13がオフの
後も、キャパシタ14によりv6は略V、を保つ。
Next, in the second-stage sample-and-hold circuit, a switch 1243 performs a sample using the sample pulse φ2, and the charge in the capacitor 1242 in the first-stage sample-and-hold circuit is transferred to a capacitor 1244. As a result, the output terminal potential V of the second stage sample and hold circuit
4 is φ1 in the first stage sample and hold circuit.
6 The potential of the sampled video signal becomes higher than vl by the potential v5+. At this time, the transistor 16 is off, so the output voltage (v
s+-Vl) is supplied to the signal line 12 via an output buffer 1247 and a capacitor 1248, and the potentials of the signal line 12 are V and -V. +(Vs+V+). Next, the switching transistor 13 of the pixel receives the gate pulse VV.
When turned on by I, the individual electrode potential v of the liquid crystal cell 15
6 has the same potential as approximately V, and even after the transistor 13 is turned off, the capacitor 14 maintains v6 at approximately V.

水平駆動回路124の入力映像信号が負極性の場合には
、第4図に示す様に入力映像信号はv maxを基準と
した電位となり、サンプルパルスφ1によりキャパシタ
1242には(V l1lax  V s−)なる電位
がホールドされる。
When the input video signal of the horizontal drive circuit 124 is of negative polarity, the input video signal has a potential based on v max as shown in FIG. 4, and the capacitor 1242 has (V l1lax V s- ) is held.

そして、水平ブランキングの始めにパルスφ4でスイッ
チ1246をオンにすることにより2段目のサンプルホ
ールド回路の出力端電位v4をス1 フ イッチ1245に印加されている電位v2にする。
Then, by turning on the switch 1246 with a pulse φ4 at the beginning of horizontal blanking, the output terminal potential v4 of the second-stage sample-and-hold circuit is set to the potential v2 applied to the switch 1245.

同時にパルスφ4と同位相でゲートパルスPSWが入力
されてトランジスタ16がオンとなることにより、信号
線12はその電位V5が液晶セル15の共通電極電位V
。と同電位となるように放電される。以下、入力映像信
号が正極性の場合と同様に、2段目のサンプルホールド
回路においてスイッチ1243によりサンプルパルスφ
2でサンプルがなされることによって、信号線12にV
 2− (V max −V s−)なる電圧が供給さ
れ、信号線12の電位はV、−VO+(Vmax −V
s−V2 )となる。また、個別電極電位V6も略V、
と同電位となる。
At the same time, the gate pulse PSW is input with the same phase as the pulse φ4 and the transistor 16 is turned on, so that the potential V5 of the signal line 12 is changed to the common electrode potential of the liquid crystal cell 15.
. It is discharged to the same potential as. Hereinafter, similarly to the case where the input video signal is of positive polarity, the switch 1243 is used to generate the sample pulse φ in the second stage sample hold circuit.
2, the signal line 12 has V
2- (V max -V s-) is supplied, and the potential of the signal line 12 is V, -VO+ (V max -V
s-V2). Further, the individual electrode potential V6 is also approximately V,
The potential is the same as that of

ここで、v1=0、V 2 = V maXとすれば、
個別電極電位v6は入力映像信号が正極性の場合V。十
V5+、負極性の場合V。−V5−となる。
Here, if v1=0, V2=VmaX,
The individual electrode potential v6 is V when the input video signal is of positive polarity. 10V5+, V for negative polarity. -V5-.

一方、共通電極電位V。は常に一定である。従って、液
晶セル15には+vs+、−V、−なる正負の電圧が交
互に印加されることになり、交流駆動が達成される。
On the other hand, the common electrode potential V. is always constant. Therefore, positive and negative voltages +vs+, -V, and - are applied alternately to the liquid crystal cell 15, and AC driving is achieved.

8 ところで、液晶セル15の印加電圧−透過率特性が第5
図に示すように閾値vthを持つ場合、印加電圧がV。
8 By the way, the applied voltage-transmittance characteristic of the liquid crystal cell 15 is the fifth
As shown in the figure, when the threshold value vth is present, the applied voltage is V.

+vthの間は液晶セル15の透過率は変化しない。こ
のような場合、水平駆動回路124の入力映像信号の振
幅を図に示す様にvth分減少させることができる。具
体的には第3図におけるスイッチ1245.12413
にそれぞれ印加されティる電位V、、V2をVl−−V
th。
During +vth, the transmittance of the liquid crystal cell 15 does not change. In such a case, the amplitude of the input video signal to the horizontal drive circuit 124 can be reduced by vth as shown in the figure. Specifically, switch 1245.12413 in FIG.
The potentials V, , V2 applied to Vl--V
Th.

V 2− V iax + V thとすればよい。こ
のようにすると、個別電極電位V6は入力映像信号が正
極性の場合V。+vsヤ+v th、負極性の場合V 
o   (V s−+ V th)となる。この時、液
晶セル15にはVs、+Vth、 −(Vs−+Vth
)なる交流電圧が加わる。従って、水平駆動回路124
の入力映像信号の振幅はVthを差し引いた実際に液晶
の応答に寄与する変化分のみの電圧で良く、従来の場合
の1ノ2〜1/3となる。
It may be set as V2-Viax+Vth. In this way, the individual electrode potential V6 is V when the input video signal is of positive polarity. +vs +v th, V in case of negative polarity
o (Vs-+Vth). At this time, the liquid crystal cell 15 has Vs, +Vth, -(Vs-+Vth
) is applied. Therefore, horizontal drive circuit 124
The amplitude of the input video signal only needs to be a voltage corresponding to a change that actually contributes to the response of the liquid crystal after subtracting Vth, which is 1/2 to 1/3 of that in the conventional case.

第6図は第3図におけるスイッチ1241.1243.
1245.1246をCMOSアナログスイッチで構成
し、出力バッファ(アンプ)をMOS)ラング9 スタで構成した例を示す。出力バッファはNチャネルM
OSトランジスタ1250をソースフォロアとし、Nチ
ャネルMO8I−ランジスタ1251のゲートにバイア
スVBを加えている。このようにすると、パルスφ3あ
るいはφ4により2段目のサンプルホールド回路の出力
端電位をVlあるいはV2にし、その時のソースフォロ
アの出力を基準として、入力映像信号による変化分を信
号線12に供給することによって、ソースフォロアの出
力オフセットの影響が信号線12に現れないようにする
ことができる。
FIG. 6 shows switches 1241, 1243.
An example is shown in which the 1245 and 1246 are configured with CMOS analog switches, and the output buffer (amplifier) is configured with MOS) rungs. Output buffer is N channel M
The OS transistor 1250 is used as a source follower, and a bias VB is applied to the gate of the N-channel MO8I transistor 1251. In this way, the output terminal potential of the second stage sample and hold circuit is set to Vl or V2 by the pulse φ3 or φ4, and the change due to the input video signal is supplied to the signal line 12 with the output of the source follower at that time as a reference. By doing so, it is possible to prevent the influence of the output offset of the source follower from appearing on the signal line 12.

実際の液晶パネルにおいては各信号線12の浮遊容量は
数10pF〜数100pPとなるので、映像信号電圧を
正確に信号線12に伝達するために、キャパシタ124
8はなるべく大きい方が良く、例えば数1000pPが
望まれる時がある。この場合、水平駆動回路124とし
てIC化を前提とすると、数1000pPの容量をIC
にオンチップで形成することは難しいので、キャパシタ
124BはICの外付けとし、第7図の様に構成すれば
よい。
In an actual liquid crystal panel, the stray capacitance of each signal line 12 is several tens of pF to several hundred pP, so in order to accurately transmit the video signal voltage to the signal line 12, the capacitor 124 is
8 is preferably as large as possible; for example, several thousand pP is sometimes desired. In this case, assuming that the horizontal drive circuit 124 is implemented as an IC, a capacitance of several thousand pP can be applied to the IC.
Since it is difficult to form the capacitor 124B on-chip, the capacitor 124B may be attached externally to the IC and configured as shown in FIG.

0 第8図に第7図における水平駆動回路124および液晶
パネル125の実装例を示す。液晶パネル125内の信
号線12の引出しリード1250の途中にチップコンデ
ンサをキャパシタ1248として挿入し、これを水平駆
動回路124のICと接続している。
0 FIG. 8 shows an example of mounting the horizontal drive circuit 124 and liquid crystal panel 125 in FIG. 7. A chip capacitor is inserted as a capacitor 1248 in the middle of the lead 1250 of the signal line 12 in the liquid crystal panel 125, and this is connected to the IC of the horizontal drive circuit 124.

第9図はサンプルホールド回路を2系統並列に設け、I
H(水平走査期間)毎に入力映像信号を切替えて出力す
る場合の実施例であり、その動作は第10図のタイミン
グチャートに示される。例えば第1H目ではスイッチ1
241によりサンプルパルスφ1で入力映像信号をサン
プリングし、水平ブランキング期間にスイッチ1245
によりパルスφ、でサンプルホールド回路の出力端電位
v4をVlにし、出力バッファ1247の出力端電位も
略v1とする。同時に、ゲートパルスPSWでスイッチ
ングトランジスタ16をオンにして、信号線12の電位
をV。に充電(放電)する。次に、第2H目に転送パル
スφ2でスイッチ1243をオンにすることによ1 す、入力映像信号のサンプルホールドされた値VS+が
v4に伝達され、信号線12の電位はVo +(Vs+
−Vl )となる。同様に、第2H目の映像信号はスイ
ッチ1251によりサンプルパルスφ1 でサンプルさ
れ、転送パルスφ2でスイッチ1253をオンにするこ
とにより、第3H目に出力される。負極性の映像信号入
力時も同様に、V4の電位をスイッチ1246によりパ
ルスφ4でV2にすることによって、液晶パネル125
に映像信号を伝達する。
Figure 9 shows two sample and hold circuits installed in parallel,
This is an embodiment in which the input video signal is switched and output every H (horizontal scanning period), and its operation is shown in the timing chart of FIG. For example, in the 1st H, switch 1
241 samples the input video signal with sample pulse φ1, and switches 1245 during the horizontal blanking period.
Accordingly, the output terminal potential v4 of the sample and hold circuit is set to Vl by the pulse φ, and the output terminal potential of the output buffer 1247 is also set to approximately v1. At the same time, the switching transistor 16 is turned on by the gate pulse PSW, and the potential of the signal line 12 is set to V. Charge (discharge) to. Next, in the second H, by turning on the switch 1243 with the transfer pulse φ2, the sampled and held value VS+ of the input video signal is transmitted to v4, and the potential of the signal line 12 becomes Vo + (Vs+
-Vl). Similarly, the 2nd H-th video signal is sampled by the switch 1251 using the sample pulse φ1, and is outputted at the 3rd H-th by turning on the switch 1253 with the transfer pulse φ2. Similarly, when a negative polarity video signal is input, the potential of V4 is set to V2 by the pulse φ4 using the switch 1246, so that the liquid crystal panel 125
transmits video signals to.

なお、これまでの例では液晶パネル125の各画素Gl
l〜G□。のスイッチトランジスタ13は理想的スイッ
チと見なしてきたが、実際には第11図に示す様にトラ
ンジスタのゲートとドレイン間にはゲート・オーバラッ
プキャパシタ18が存在するため、第12図に示す様に
ゲートパルス(VVI、VV2.・・・)がオフする時
に各画素の個別電極電位はゲートパルスPSWの振幅に
比例して変化する。従って、各画素の個別電極電位は入
力映像信号の電圧値から若干ずれてしま2 う。このずれ分の電圧はスイッチ1245.1246に
印加されている電位V、、V2を選ぶことによって補正
できる。例えば前述の如く入力映像信号が正極性の場合
、信号線12の電位v5はV o + (V s+V 
l)となるので、電位V1をゲート・オーバラップキャ
パシタ18による電位降下分ΔVと等しく設定すれば、
個別電極電位はV。十V5+となり、正確に入力映像信
号に対応した値となる。
In addition, in the example so far, each pixel Gl of the liquid crystal panel 125
l~G□. The switch transistor 13 has been considered to be an ideal switch, but in reality, as shown in FIG. 11, there is a gate overlap capacitor 18 between the gate and drain of the transistor, so as shown in FIG. When the gate pulses (VVI, VV2, . . . ) are turned off, the individual electrode potential of each pixel changes in proportion to the amplitude of the gate pulse PSW. Therefore, the individual electrode potential of each pixel slightly deviates from the voltage value of the input video signal. This voltage deviation can be corrected by selecting the potentials V, V2 applied to the switches 1245 and 1246. For example, when the input video signal has positive polarity as described above, the potential v5 of the signal line 12 is V o + (V s + V
l), so if the potential V1 is set equal to the potential drop ΔV due to the gate overlap capacitor 18, then
Individual electrode potential is V. 10V5+, which is a value that exactly corresponds to the input video signal.

この電圧降下分ΔVを補正する他の方式として、信号線
12の充電(放電)する電圧をV。
Another method for correcting this voltage drop ΔV is to set the charging (discharging) voltage of the signal line 12 to V.

でなく、(VO+ΔV)とするようにしてもよい。Instead, it may be set to (VO+ΔV).

第13図は本発明の他の実施例における水平駆動回路1
24および液晶パネル125の一部を詳細に示した図で
あり、第5図に示した様に液晶セル15の印加電圧−透
過率特性に閾値Vthが存在する場合に、水平駆動回路
124の出力振幅を減少させることができるようにした
ものである。第13図においては、信号線123 をスイッチ16を介して共通電極電位V。の点に接続せ
ず、スイッチ16および切替スイッチ19を介してV 
01− V o + V th、 V 02−Vo −
Vthなる電位の点に選択的に接続するように構成され
ている。
FIG. 13 shows a horizontal drive circuit 1 in another embodiment of the present invention.
24 and a part of the liquid crystal panel 125 in detail, and when a threshold value Vth exists in the applied voltage-transmittance characteristic of the liquid crystal cell 15 as shown in FIG. 5, the output of the horizontal drive circuit 124 This allows the amplitude to be reduced. In FIG. 13, the signal line 123 is connected to the common electrode potential V via the switch 16. V through switch 16 and changeover switch 19 without connecting to
01-V o + V th, V 02-Vo -
It is configured to be selectively connected to a point of potential Vth.

すなわち、これまでの実施例のように信号線12に映像
信号を印加する前に信号線12の充電(放電)電位を液
晶セル15の共通電極電位VOに充電(放電)するので
なく、第14図のタイミングチャートに示すように入力
映像信号が正極性の時はスイッチ19をVo1側に、負
極性の時はV。2側にそれぞれ倒して、共通電極電位V
。に閾値vthを加えた電位に充電(または放電)する
構成とする。このようにすると、水平駆動回路124の
出力は映像信号の変化分Vs+あるいはVトのみで良く
、閾値vthの分を含む必要がないので、その振幅は更
に小さくなる。
That is, instead of charging (discharging) the signal line 12 to the common electrode potential VO of the liquid crystal cell 15 before applying the video signal to the signal line 12 as in the previous embodiments, As shown in the timing chart in the figure, when the input video signal is of positive polarity, the switch 19 is set to Vo1 side, and when it is of negative polarity, it is set to V. 2 side, common electrode potential V
. The configuration is such that charging (or discharging) is performed to a potential obtained by adding a threshold value vth to the potential. In this way, the output of the horizontal drive circuit 124 only needs to be the change in the video signal, Vs+ or Vt, and does not need to include the threshold value vth, so its amplitude becomes even smaller.

この実施例の場合もゲート・オーバラップキャパシタ1
8による電圧降下分ΔVを補4 正するためには、Vo+vth十Δv−VollVo 
−Vth+Δv−Vo2とすれば良い。
In this embodiment as well, the gate overlap capacitor 1
To correct the voltage drop ΔV due to 8, Vo + vth + Δv - VollVo
-Vth+Δv-Vo2 may be used.

第15図は水平駆動回路124の他の実施例であり、出
力バッファ1247をNチャネルMOSトランジスタの
ソースフォロアとPチャネルMOSトランジスタのソー
スフォロアの双方を使用して構成した場合の例である。
FIG. 15 shows another embodiment of the horizontal drive circuit 124, in which the output buffer 1247 is constructed using both an N-channel MOS transistor source follower and a P-channel MOS transistor source follower.

その他、本発明は要旨を逸脱しない範囲で変形して実施
することができる。
In addition, the present invention can be modified and implemented without departing from the scope of the invention.

[発明の効果] 以上説明したように、本発明によれば液晶パネルの信号
線を映像信号印加前に一定電位に充電または放電するこ
とにより、交流駆動の場合でも信号線に映像信号を供給
する水平駆動回路の入力振幅を172以下にすることが
可能となる。
[Effects of the Invention] As explained above, according to the present invention, by charging or discharging the signal line of a liquid crystal panel to a constant potential before applying a video signal, a video signal can be supplied to the signal line even in the case of AC drive. It becomes possible to reduce the input amplitude of the horizontal drive circuit to 172 or less.

また、液晶セルの印加電圧−透過率特性に閾値がある場
合は、信号線の充電または放電電位を液晶セルの共通電
極電位に閾値を加えた電位とすることにより、水平駆動
回路の出力振幅を更に小さくすることができる。
In addition, if the applied voltage-transmittance characteristic of the liquid crystal cell has a threshold value, the output amplitude of the horizontal drive circuit can be adjusted by setting the charging or discharging potential of the signal line to the common electrode potential of the liquid crystal cell plus the threshold value. It can be made even smaller.

5 これにより水平駆動回路の電源電圧を下げることが可能
となり、低消費電力が達成されるとともに、水平駆動回
路内の出力バッファなどのアンプのダイナミックレンジ
を小さくして、リニアリティの改善と、オフセットの低
減を図り、高画質の液晶表示装置を実現することができ
る。
5 This makes it possible to lower the power supply voltage of the horizontal drive circuit, achieving low power consumption, and reducing the dynamic range of amplifiers such as output buffers in the horizontal drive circuit, improving linearity and reducing offset. It is possible to realize a liquid crystal display device with high image quality by reducing the amount of image.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る液晶表示装置のブロッ
ク図、第2図は第1図における垂直走査回路と水平駆動
回路および液晶パネルの構成を詳しく示す図、第3図は
水平駆動回路と液晶パネルの一部をさらに詳細に示す図
、第4図は第3図の動作を示すタイミングチャート、第
5図は本発明における液晶セルの印加電圧−透過率特性
と共通電極電位および入力映像信号の電圧の関係を示す
図、第6図は第3図の水平駆動回路をMOSアナログス
イッチで構成した場合の水平駆動回路と液晶パネルの一
部を詳細に示す図、第7図は水平駆動回路における出力
キャパシタを外付けとした場合の垂直走査回路と6 水平駆動回路および液晶パネルの構成を詳しく示す図、
第8図は水平駆動回路とキャパシタおよび液晶パネルの
実装構造の一例を示す断面図、第9図は本発明における
水平駆動回路の他の実施例を示す図、第10図は第9図
の動作を示すタイミングチャート、第11図は液晶パネ
ルで発生する誤差を説明するための水平駆動回路と液晶
パネルの一部を示す図、第12図は第11図の動作を示
すタイミングチャート、第13図は本発明の他の実施例
における水平駆動回路および液晶パネルの一部を示す図
、第14図は第13図の動作を示すタイミングチャート
、第15図は本発明における水平駆動回路のさらに別の
実施例を示す図、第16図は従来の一般的な液晶テレビ
のブロック図、第17図は従来の液晶表示装置における
液晶パネルと垂直走査回路および水平駆動回路を示す図
、第18図は従来の水平駆動回路を詳しく示す図、第1
9図は第17図および第18図の動作を示すタイミング
チャート、第20図は液晶セルの印加電圧7 透過率特性の例を示す図である。 11・・・アドレス線、12・・・信号線、G11〜G
 mn・・・画素(液晶表示素子)、13・・・スイッ
チングトランジスタ、14・・・キャパシタ、15・・
・液晶セル、16・・・スイッチングトランジスタ、1
23・・・垂直走査回路、124・・・水平駆動回路、
125・・・液晶パネル。
FIG. 1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention, FIG. 2 is a diagram showing details of the configuration of the vertical scanning circuit, horizontal drive circuit, and liquid crystal panel in FIG. 1, and FIG. 3 is a horizontal drive circuit diagram. A diagram showing a part of the circuit and the liquid crystal panel in more detail, FIG. 4 is a timing chart showing the operation of FIG. A diagram showing the relationship between voltages of video signals. Figure 6 is a diagram showing details of the horizontal drive circuit and part of the liquid crystal panel when the horizontal drive circuit in Figure 3 is configured with MOS analog switches. Figure 7 is a diagram showing the horizontal drive circuit in Figure 3 and a part of the liquid crystal panel. 6. A diagram showing in detail the configuration of a vertical scanning circuit, a horizontal drive circuit, and a liquid crystal panel when the output capacitor in the drive circuit is externally attached,
FIG. 8 is a cross-sectional view showing an example of a mounting structure of a horizontal drive circuit, a capacitor, and a liquid crystal panel, FIG. 9 is a diagram showing another embodiment of the horizontal drive circuit according to the present invention, and FIG. 10 is an operation of FIG. 9. FIG. 11 is a diagram showing a horizontal drive circuit and part of the liquid crystal panel to explain errors occurring in the liquid crystal panel. FIG. 12 is a timing chart showing the operation of FIG. 11. FIG. 13 is a timing chart showing the operation of FIG. 14 is a timing chart showing the operation of FIG. 13, and FIG. 15 is a diagram showing a part of the horizontal drive circuit and liquid crystal panel in another embodiment of the present invention. 16 is a block diagram of a conventional general liquid crystal television; FIG. 17 is a diagram showing a liquid crystal panel, vertical scanning circuit, and horizontal drive circuit in a conventional liquid crystal display device; FIG. 18 is a block diagram of a conventional general LCD television. Figure 1 shows the horizontal drive circuit in detail.
FIG. 9 is a timing chart showing the operations of FIGS. 17 and 18, and FIG. 20 is a diagram showing an example of the applied voltage 7 transmittance characteristics of the liquid crystal cell. 11...Address line, 12...Signal line, G11~G
mn... Pixel (liquid crystal display element), 13... Switching transistor, 14... Capacitor, 15...
・Liquid crystal cell, 16... Switching transistor, 1
23... Vertical scanning circuit, 124... Horizontal drive circuit,
125...Liquid crystal panel.

Claims (3)

【特許請求の範囲】[Claims] (1)水平走査方向に沿った複数のアドレス線と垂直走
査方向に沿った複数の信号線との交差部に複数の液晶表
示素子をそれぞれ接続した液晶パネルと、 前記複数のアドレス線を順次走査する走査手段と、 前記走査手段によるアドレス線の走査に同期して前記複
数の信号線を映像信号により駆動する駆動手段と、 前記駆動手段が前記複数の信号線を駆動する前に、その
信号線を所定の一定電位となるように充電または放電す
る手段と を備えたことを特徴とする液晶表示装置。
(1) A liquid crystal panel in which a plurality of liquid crystal display elements are respectively connected to the intersections of a plurality of address lines along the horizontal scanning direction and a plurality of signal lines along the vertical scanning direction, and the plurality of address lines are sequentially scanned. scanning means for driving the plurality of signal lines with video signals in synchronization with the scanning of the address lines by the scanning means; 1. A liquid crystal display device comprising means for charging or discharging the battery to a predetermined constant potential.
(2)水平走査方向に沿った複数のアドレス線と垂直走
査方向に沿った複数の信号線との交差部に共通電極およ
び個別電極を有する液晶セルを含む複数の液晶表示素子
をそれぞれ接続した構成され、所定の閾値以上の電圧が
液晶セルに印加されたとき液晶セルの透過率が変化する
液晶パネルと、 前記複数のアドレス線を順次走査する走査手段と、 前記走査手段によるアドレス線の走査に同期して前記複
数の信号線を映像信号により駆動する駆動手段と、 前記駆動手段により前記複数の信号線を駆動する前に、
その信号線を前記液晶セルの共通電極電位に前記閾値を
加えた一定電位となるように充電または放電する手段と
を備えたことを特徴とする液晶表示装置。
(2) A configuration in which multiple liquid crystal display elements including liquid crystal cells each having a common electrode and individual electrodes are connected to the intersections of multiple address lines along the horizontal scanning direction and multiple signal lines along the vertical scanning direction. a liquid crystal panel in which the transmittance of the liquid crystal cell changes when a voltage equal to or higher than a predetermined threshold is applied to the liquid crystal cell; a scanning means for sequentially scanning the plurality of address lines; and a scanning means for scanning the address lines by the scanning means. a driving means for synchronously driving the plurality of signal lines with a video signal; and before driving the plurality of signal lines by the driving means,
A liquid crystal display device comprising means for charging or discharging the signal line to a constant potential obtained by adding the threshold value to the common electrode potential of the liquid crystal cell.
(3)前記駆動手段は、前記一定電位に対する映像信号
の変化分のみを前記信号線に印加することを特徴とする
請求項1または2記載の液晶表示装置。
(3) The liquid crystal display device according to claim 1 or 2, wherein the driving means applies only a change in the video signal with respect to the constant potential to the signal line.
JP2969090A 1990-02-13 1990-02-13 Liquid crystal display device Pending JPH03235989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2969090A JPH03235989A (en) 1990-02-13 1990-02-13 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2969090A JPH03235989A (en) 1990-02-13 1990-02-13 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH03235989A true JPH03235989A (en) 1991-10-21

Family

ID=12283104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2969090A Pending JPH03235989A (en) 1990-02-13 1990-02-13 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH03235989A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181432A (en) * 1991-12-27 1993-07-23 Sharp Corp Active matrix liquid crystal display device
JPH05224625A (en) * 1992-02-12 1993-09-03 Nec Corp Driving method for liquid crystal display device
US5686936A (en) * 1994-04-22 1997-11-11 Sony Corporation Active matrix display device and method therefor
EP1235199A3 (en) * 2001-02-26 2004-05-19 Samsung Electronics Co., Ltd. LCD and driving method thereof
JPWO2006095437A1 (en) * 2005-03-11 2008-08-14 富士通株式会社 Method for driving liquid crystal display device and liquid crystal display device
JP2010181904A (en) * 1994-06-21 2010-08-19 Hitachi Displays Ltd Liquid crystal drive circuit and liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181432A (en) * 1991-12-27 1993-07-23 Sharp Corp Active matrix liquid crystal display device
JPH05224625A (en) * 1992-02-12 1993-09-03 Nec Corp Driving method for liquid crystal display device
US5686936A (en) * 1994-04-22 1997-11-11 Sony Corporation Active matrix display device and method therefor
JP2010181904A (en) * 1994-06-21 2010-08-19 Hitachi Displays Ltd Liquid crystal drive circuit and liquid crystal display device
EP1235199A3 (en) * 2001-02-26 2004-05-19 Samsung Electronics Co., Ltd. LCD and driving method thereof
US7215311B2 (en) 2001-02-26 2007-05-08 Samsung Electronics Co., Ltd. LCD and driving method thereof
JPWO2006095437A1 (en) * 2005-03-11 2008-08-14 富士通株式会社 Method for driving liquid crystal display device and liquid crystal display device
US8253674B2 (en) 2005-03-11 2012-08-28 Fujitsu Limited Drive method for liquid crystal display device and liquid crystal display device

Similar Documents

Publication Publication Date Title
JP3286978B2 (en) Liquid crystal driving device, liquid crystal display device, analog buffer, and liquid crystal driving method
JP5206397B2 (en) Liquid crystal display device and driving method of liquid crystal display device
US5598180A (en) Active matrix type display apparatus
JPS61112188A (en) Image display unit
CN100437733C (en) Display panel driving circuit
JPH08211853A (en) Active matrix type display device and driving method therefor
US6445371B1 (en) Liquid crystal display device having a circuit for canceling threshold voltage shift of the thin film transistor
EP0508628B1 (en) Method for driving active matrix type liquid crystal display device
KR20050039017A (en) Liquid crystal display device and driving method of the same
JP5382180B2 (en) Liquid crystal display
JPS6255625A (en) Driving method for liquid crystal device
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
JP2013003223A (en) Liquid crystal display device and method for driving same
JPH03235989A (en) Liquid crystal display device
JPH10171421A (en) Picture display device, picture display method, display driving device, and electronic apparatus adopting them
JP3770360B2 (en) Liquid crystal display device, control circuit thereof, and liquid crystal display panel driving method
JPH01107237A (en) Liquid crystal display device
JP2874190B2 (en) Liquid crystal display device
JPS6156327A (en) Driving method of display panel
JPH06324646A (en) Display device
JP3325767B2 (en) Display device
US20060044248A1 (en) Display panel driving circuit
KR100389023B1 (en) Apparatus and Method for Correcting Gamma Voltage of Liquid Crystal Display
JPH04140716A (en) Liquid crystal display device
JPH03235918A (en) Liquid crystal display device