JPH01134550A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01134550A JPH01134550A JP62292900A JP29290087A JPH01134550A JP H01134550 A JPH01134550 A JP H01134550A JP 62292900 A JP62292900 A JP 62292900A JP 29290087 A JP29290087 A JP 29290087A JP H01134550 A JPH01134550 A JP H01134550A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- written
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 43
- 238000012790 confirmation Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置に関し、特にデータ処理装置の
書込みデータの保全に関する。
書込みデータの保全に関する。
従来技術
重要なデータをディスク装置などに出力する場合には、
故障などによるデータの消失を防ぐために同一データを
複数の装置に書込む二重書きの方法が用いられる。また
、この書込みデータの信頼性を保障するには、書込んだ
データを再度読出して書込むべきデータとの比較を行う
確7J、 (Verify)動作を行う必要がある。
故障などによるデータの消失を防ぐために同一データを
複数の装置に書込む二重書きの方法が用いられる。また
、この書込みデータの信頼性を保障するには、書込んだ
データを再度読出して書込むべきデータとの比較を行う
確7J、 (Verify)動作を行う必要がある。
従来、この秤の確認動作は入出力管理を含めたソフトウ
ェア、すなわち中央処理vl置の制御の下に行う方法と
、入出力装置において書込まれたデータを読出し、この
データと保存しておいた書込みデータとの比較を行う方
法とがあった。
ェア、すなわち中央処理vl置の制御の下に行う方法と
、入出力装置において書込まれたデータを読出し、この
データと保存しておいた書込みデータとの比較を行う方
法とがあった。
このような従来の書込みデータの確認動作では、この確
認動作をソフトウェアによって行う場合には、データ岳
の増加にともなって中央処理装置の負荷が増大してシス
テムのスループットが低下するという欠点がある。また
、この確認動作を行うために実メモリ中に大量のデータ
バッファを必要とするとともに、°処理速度が遅いとい
う欠点がある。
認動作をソフトウェアによって行う場合には、データ岳
の増加にともなって中央処理装置の負荷が増大してシス
テムのスループットが低下するという欠点がある。また
、この確認動作を行うために実メモリ中に大量のデータ
バッファを必要とするとともに、°処理速度が遅いとい
う欠点がある。
さらに、この確認動作を入出力装置において行う場合に
は、入出力装置の制御機構が複雑になるとともに、この
入出力装置内に大量のデータバッファを必要とするとい
う欠点がある。
は、入出力装置の制御機構が複雑になるとともに、この
入出力装置内に大量のデータバッファを必要とするとい
う欠点がある。
1豆立旦1
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、僅少なハードウェアの追加により高速な
データ確認手段を実現することができ、データの保全性
を高く保つことができるデータ処理装置の提供を目的と
する。
されたもので、僅少なハードウェアの追加により高速な
データ確認手段を実現することができ、データの保全性
を高く保つことができるデータ処理装置の提供を目的と
する。
11旦璽羞
本発明によるデータ処理装置は、入出力装置に対応して
設けられたデバイスアダプタを介して、主配憶装置から
の書込みデータの前記入出力装置への書込みを行うデー
タ処理装置であって、前記入出力装置に書込むべきデー
タと、前記入出力装置に書込まれたデータとを比較する
比較手段を前記デバイスアダプタ内に設けたことを特徴
とする。
設けられたデバイスアダプタを介して、主配憶装置から
の書込みデータの前記入出力装置への書込みを行うデー
タ処理装置であって、前記入出力装置に書込むべきデー
タと、前記入出力装置に書込まれたデータとを比較する
比較手段を前記デバイスアダプタ内に設けたことを特徴
とする。
1豊1
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるデータ処理装
置は、主記憶装置1と、中央処理装置2と、入出力処理
装置3と、デバイスアダプタ4−i(i=1.2.・・
・・・・、n)と、入出力装置5−iとにより構成され
ており、入出力処理装置3とデバイスアダプタ4−1と
は共通バス101により接続されている。
る。図において、本発明の一実施例によるデータ処理装
置は、主記憶装置1と、中央処理装置2と、入出力処理
装置3と、デバイスアダプタ4−i(i=1.2.・・
・・・・、n)と、入出力装置5−iとにより構成され
ており、入出力処理装置3とデバイスアダプタ4−1と
は共通バス101により接続されている。
入出力処理装置3にはデータアドレスを格納するアドレ
ス記憶部31と、データ長を格納するデータ長記憶部3
2とが設けられている。
ス記憶部31と、データ長を格納するデータ長記憶部3
2とが設けられている。
また、デバイスアダプタ4−iは各々、マイクロプログ
ラムにより制御される制御部41−1と、共通バス10
1上のデータを取込む出力データレジスタ42哨と、比
較回路43−1と、入出力装置5−iとの間で転送すべ
きデータを格納するデータバッファ44−1とにより構
成されている。尚、図においてはデバイスアダプタ4−
1の内部のみを示している。
ラムにより制御される制御部41−1と、共通バス10
1上のデータを取込む出力データレジスタ42哨と、比
較回路43−1と、入出力装置5−iとの間で転送すべ
きデータを格納するデータバッファ44−1とにより構
成されている。尚、図においてはデバイスアダプタ4−
1の内部のみを示している。
次に、この図を用いて本発明の一実施例の動作について
説明する。
説明する。
中央処理袋N2が主記憶5A置1に格納されたデータを
入出力装置5−1に書込む場合には、中央処理装置2は
主記憶装@1に格納されたデータの開始アドレスと、デ
ータ長と、入出力装置5−1への制御情報とを主記憶装
置1内の一部を介して入出力処理装置3に通知する(中
央処理装置2から入出力処理装置f3への通知手段は図
示せず)。
入出力装置5−1に書込む場合には、中央処理装置2は
主記憶装@1に格納されたデータの開始アドレスと、デ
ータ長と、入出力装置5−1への制御情報とを主記憶装
置1内の一部を介して入出力処理装置3に通知する(中
央処理装置2から入出力処理装置f3への通知手段は図
示せず)。
入出力処理装置3は中央処理袋N2からの通知により主
記憶装置1からデータの開始アドレスと、データ長と、
入出力装置5−1への制御情報とを読出し、データの開
始アドレスをアドレス記憶部31に格納し、データ長を
データ記憶部32に格納する。入出力処理装置3はこれ
らの動作とともにデータ転送の準備を行い、さらにデー
タ長と入出力装置5−1への制御情報とを共通バス10
1を介してデバイスアダプタ4−1に通知する。
記憶装置1からデータの開始アドレスと、データ長と、
入出力装置5−1への制御情報とを読出し、データの開
始アドレスをアドレス記憶部31に格納し、データ長を
データ記憶部32に格納する。入出力処理装置3はこれ
らの動作とともにデータ転送の準備を行い、さらにデー
タ長と入出力装置5−1への制御情報とを共通バス10
1を介してデバイスアダプタ4−1に通知する。
デバイスアダプタ4−1は入出力装置5−1への制御情
報にしたがって入出力装置5−1を起動する。
報にしたがって入出力装置5−1を起動する。
この制御情報が入力データの転送の場合には、デバイス
アダプタ4−1はデータバッファ44−1に入出力装置
15−1からの入力データを格納し、データバッファ4
4−1から順次入力データを読出すとともに、この入力
データの主記憶装置1への書込みを入出力処理装置3に
要求する。
アダプタ4−1はデータバッファ44−1に入出力装置
15−1からの入力データを格納し、データバッファ4
4−1から順次入力データを読出すとともに、この入力
データの主記憶装置1への書込みを入出力処理装置3に
要求する。
入出力処理装置3はデバイスアダプタ4−1からの要求
に応じて、アドレス記憶部31に格納されたアドレスを
用いて主配憶装置1にデバイスアダプタ4−1から受取
った入力データを書込む。この入力データの書込みの後
に、アドレス記憶部31のアドレスを増減しくこのアド
レスは順方向のときには増加させ、逆方向のときには減
少させる)、データ長記憶部32の内容を減する。
に応じて、アドレス記憶部31に格納されたアドレスを
用いて主配憶装置1にデバイスアダプタ4−1から受取
った入力データを書込む。この入力データの書込みの後
に、アドレス記憶部31のアドレスを増減しくこのアド
レスは順方向のときには増加させ、逆方向のときには減
少させる)、データ長記憶部32の内容を減する。
以上の処理動作により入力データ転送の1単位が終了し
、データ長記憶部32に格納されたデータ長が“O11
となるまで上述の操作を繰返す。
、データ長記憶部32に格納されたデータ長が“O11
となるまで上述の操作を繰返す。
この制御情報が出力データの転送の場合には、デバイス
アダプタ4−1は上述の操作と同様の手順でデータ長と
入出力装置5−1への制御情報とを受取ると、入出力処
理装置3に主記憶装置1からのデータの読出しを要求す
る。
アダプタ4−1は上述の操作と同様の手順でデータ長と
入出力装置5−1への制御情報とを受取ると、入出力処
理装置3に主記憶装置1からのデータの読出しを要求す
る。
入出力処理装置3はアドレス記憶部31に格納されたア
ドレスを用いて主記憶装置1から出力データを読出し、
この読出した出力データを共通バス101上に設定する
。デバイスアダプタ4−1は共通バス101上の出力デ
ータをデータバッファ44−1に格納した後に、この出
力データを入出力装置5−1に送出する。
ドレスを用いて主記憶装置1から出力データを読出し、
この読出した出力データを共通バス101上に設定する
。デバイスアダプタ4−1は共通バス101上の出力デ
ータをデータバッファ44−1に格納した後に、この出
力データを入出力装置5−1に送出する。
次に、入出力装N5−1に書込まれたデータの確認動作
を行う場合には、中央処理装置2は主記憶装置1内に比
較しようとするデータを用意し、そのデータの先頭アド
レスとデータ長と、書込むべきデータと書込み後のデー
タとの比較を行わせる入出力指令を主記憶装置1の特定
番地に書込み、しかるのちに入出力処理装置3に入出り
指令の実行を要求する。
を行う場合には、中央処理装置2は主記憶装置1内に比
較しようとするデータを用意し、そのデータの先頭アド
レスとデータ長と、書込むべきデータと書込み後のデー
タとの比較を行わせる入出力指令を主記憶装置1の特定
番地に書込み、しかるのちに入出力処理装置3に入出り
指令の実行を要求する。
入出力処理装置3はデータアドレスをアドレス記憶部3
1に格納し、データ長記憶部32にデータ長を格納し、
データ長と入出力指令とを共通バス101を介してデバ
イスアダプタ4−1に送出する。
1に格納し、データ長記憶部32にデータ長を格納し、
データ長と入出力指令とを共通バス101を介してデバ
イスアダプタ4−1に送出する。
デバイスアダプタ4−1は入出力指令(比較指令)を受
取ると、入出り装置5−1を起動してデータを読込み、
その読込んだデータをデータバッファ44−1に格納す
る。この動作と同時に、入出力処理装置3に主記憶装置
1からのデータの読出しを要求する。
取ると、入出り装置5−1を起動してデータを読込み、
その読込んだデータをデータバッファ44−1に格納す
る。この動作と同時に、入出力処理装置3に主記憶装置
1からのデータの読出しを要求する。
デバイスアダプタ4−1はこの要求によって入出力処理
VRff13が共通バス101上に設定した主記憶装置
1からの読出しデータを出力データレジスタ42−1に
格納する。
VRff13が共通バス101上に設定した主記憶装置
1からの読出しデータを出力データレジスタ42−1に
格納する。
この出力データレジスタ42−1に格納された内容は比
較回路43−1でデータバッファ44−1から読出した
データと比較される。比較回路43−1での比較結果が
一致を示していれば、デバイスアダプタ4−1は主記憶
装置1から次のデータを読出すように入出力処理装置3
に要求する。これ以降、主記憶装置1から読出されたデ
ータは上述の操作と同一の手順によって比較チエツクが
行われる。
較回路43−1でデータバッファ44−1から読出した
データと比較される。比較回路43−1での比較結果が
一致を示していれば、デバイスアダプタ4−1は主記憶
装置1から次のデータを読出すように入出力処理装置3
に要求する。これ以降、主記憶装置1から読出されたデ
ータは上述の操作と同一の手順によって比較チエツクが
行われる。
この比較チエツクによって不一致が検出されなかったと
ぎには、正常終了を中央処理装置2に報告する。
ぎには、正常終了を中央処理装置2に報告する。
比較回路43−1において不一致が検出されると、比較
回路43−1は制御部41−1に対して割込みを発生さ
せる。デバイスアダプタ4−1においてはこの割込みに
応じた制御部41−1からの指示によりこれ以降の主記
憶装@1からのデータの読出しおよび入出力装置5−1
からのデータの入力を中断し、入出力処理装置3に対し
て不一致を検出したことおよび不一致となったバイト位
置を共通バス101を経由して報告する。
回路43−1は制御部41−1に対して割込みを発生さ
せる。デバイスアダプタ4−1においてはこの割込みに
応じた制御部41−1からの指示によりこれ以降の主記
憶装@1からのデータの読出しおよび入出力装置5−1
からのデータの入力を中断し、入出力処理装置3に対し
て不一致を検出したことおよび不一致となったバイト位
置を共通バス101を経由して報告する。
入出力処理装置3はこの報告によりI10100異常終
了のメツセージを作成して主記憶装置1を介して中央処
理装置2に通知し、ソフトウェアに不一致が有ったこと
を報告する。
了のメツセージを作成して主記憶装置1を介して中央処
理装置2に通知し、ソフトウェアに不一致が有ったこと
を報告する。
このように、入出力処理装置3と入出力装置5−iとの
中間に位置するデバイスアダプタ4−iに入出力Vl@
5−iに書込まれたデータの確に!!!11作の機能を
負担させるようにすることによって、僅少なハードウェ
アの追加で高速なデータ確認(Verify)手段を実
現し、データの保全性を轟く保つことができる。
中間に位置するデバイスアダプタ4−iに入出力Vl@
5−iに書込まれたデータの確に!!!11作の機能を
負担させるようにすることによって、僅少なハードウェ
アの追加で高速なデータ確認(Verify)手段を実
現し、データの保全性を轟く保つことができる。
及ttno1里
以上説明したように本発明によれば、入出力装置に対応
して設けられたデバイスアダプタ内に設けられた比較手
段により、入出力装置に書込むべきデータと、入出力装
置に書込まれたデータとを比較するようにすることによ
って、僅少なハードウェアの追加により高速なデータ確
認手段を実現することができ、データの保全性を高く保
つことができるという効果がある。
して設けられたデバイスアダプタ内に設けられた比較手
段により、入出力装置に書込むべきデータと、入出力装
置に書込まれたデータとを比較するようにすることによ
って、僅少なハードウェアの追加により高速なデータ確
認手段を実現することができ、データの保全性を高く保
つことができるという効果がある。
第1図は本発明の一実施例の構成を示す構成図である。
主要部分の符号の説明
1・・・・・・主記憶装置
2・・・・・・中央処理装置
3・・・・・・入出力処理装置
Claims (1)
- 入出力装置に対応して設けられたデバイスアダプタを介
して、主記憶装置からの書込みデータの前記入出力装置
への書込みを行うデータ処理装置であつて、前記入出力
装置に書込むべきデータと、前記入出力装置に書込まれ
たデータとを比較する比較手段を前記デバイスアダプタ
内に設けたことを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292900A JPH01134550A (ja) | 1987-11-19 | 1987-11-19 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292900A JPH01134550A (ja) | 1987-11-19 | 1987-11-19 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01134550A true JPH01134550A (ja) | 1989-05-26 |
Family
ID=17787848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62292900A Pending JPH01134550A (ja) | 1987-11-19 | 1987-11-19 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01134550A (ja) |
-
1987
- 1987-11-19 JP JP62292900A patent/JPH01134550A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7844752B2 (en) | Method, apparatus and program storage device for enabling multiple asynchronous direct memory access task executions | |
JP2770976B2 (ja) | パリティ検査装置 | |
US20040186931A1 (en) | Transferring data using direct memory access | |
WO2016048725A1 (en) | Memory write management in a computer system | |
US5687393A (en) | System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters | |
US5204952A (en) | Duplex processor arrangement for a switching system | |
US20170371828A1 (en) | Synchronous input / output hardware acknowledgement of write completions | |
US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
US6496878B1 (en) | Transfer progress alert module | |
JP2006190257A (ja) | データ転送装置およびデータ転送方法 | |
US7152129B2 (en) | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus | |
JPH1040122A (ja) | 計算機 | |
US10133691B2 (en) | Synchronous input/output (I/O) cache line padding | |
US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
JPH01134550A (ja) | データ処理装置 | |
JPH09231164A (ja) | バスブリッジおよびそれを備えた計算機システム | |
JPH05165761A (ja) | Dmaコントローラ | |
JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
JP2679440B2 (ja) | 情報処理装置 | |
JP2010072888A (ja) | Dma転送制御システム | |
JPH0395652A (ja) | 二重化システム用記憶装置 | |
JP2594567B2 (ja) | メモリアクセス制御装置 | |
JP2747154B2 (ja) | 入出力処理装置 | |
JPS6118032A (ja) | 外部メモリ制御装置 | |
JPH05158781A (ja) | 共有メモリ方式における排他フラグ管理装置 |