JPH01133142A - Multiprogram process system - Google Patents
Multiprogram process systemInfo
- Publication number
- JPH01133142A JPH01133142A JP62292955A JP29295587A JPH01133142A JP H01133142 A JPH01133142 A JP H01133142A JP 62292955 A JP62292955 A JP 62292955A JP 29295587 A JP29295587 A JP 29295587A JP H01133142 A JPH01133142 A JP H01133142A
- Authority
- JP
- Japan
- Prior art keywords
- semaphore
- queue
- event reporting
- input
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000010365 information processing Effects 0.000 claims description 7
- 150000003071 polychlorinated biphenyls Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004886 process control Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報処理装置に関し、特に複数のセマフォアを
有し、セマファを介して入出力サブシステムのイベント
とイベントに付随するメツセージを中央処理サブシステ
ム中の複数のプロセスの1つに移送するマルチプログラ
ムプロセス方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an information processing device, and more particularly, to an information processing device that has a plurality of semaphores and that transmits events of an input/output subsystem and messages accompanying the events to a central processing subsystem via the semaphores. The present invention relates to a multi-program process scheme for transporting to one of multiple processes in a system.
従来、マルチプログラムプロセス方式の情報処理装置は
、入出力サブシステム中のイベントをプロセスに移送し
た後、プロセスを動作可能とし、その後レジスタのロー
ドを行っていた(例えば特公昭50−11733号公報
)。Conventionally, an information processing device using a multi-program process method transfers an event in an input/output subsystem to a process, makes the process operational, and then loads registers (for example, Japanese Patent Publication No. 11733/1982). .
上述した従来の方式では、イベントの移送の後にレジス
タのロードを行うので、プロセスが起動されるまでに長
時間必要になるという欠点がある。The conventional method described above has the disadvantage that it takes a long time to start a process because the registers are loaded after the event is transferred.
C問題点を解決するための手段〕
本発明のマルチプログラムプロセス方式は、悄報処理装
置上で動作するソフトウェアが入出力インベント報告用
セマフォアを指定する手段を有し、中央処理サブシステ
ム上で、動作中あるいは、動作可能なプロセスが存在せ
ず、かつ、入出力イベント報告用セマフォア上で待ち状
態となっているプロセスが存在する場合に、前記入出力
イベント報告用セマフォア上のプロセスの待ち行列の先
頭のプロセスのレジスタのロードを先行して行うもので
ある。Means for Solving Problem C] The multi-program process method of the present invention has means for software running on the notification processing device to specify a semaphore for input/output event reporting, and on the central processing subsystem, If there is no running or operable process, and there is a process waiting on the input/output event reporting semaphore, the queue of the process on the input/output event reporting semaphore is The registers of the first process are loaded in advance.
PCBからのレジスタのロードを先行して行うのでプロ
セスが起動されるまでの時間が短くなる。Since the registers are loaded from the PCB in advance, the time until the process is started is shortened.
(実施例)
次に、本発明の実施例について図面を参照して説明する
。(Example) Next, an example of the present invention will be described with reference to the drawings.
第1図は本発明のマルチプログラムプロセス方式の一実
施例の流れ図、第2図は情報処理装置の構成図、第3図
はセマフォアおよびセマフオア上のプロセスの待ち行列
の模式図、第4図はプロセス制御ブロック(以降PCB
と呼ぶ)の模式図、第5図はシステムベースの模式図で
ある。FIG. 1 is a flowchart of an embodiment of the multi-program process method of the present invention, FIG. 2 is a configuration diagram of an information processing device, FIG. 3 is a schematic diagram of a semaphore and a queue of processes on the semaphore, and FIG. Process control block (PCB)
Fig. 5 is a schematic diagram of the system base.
本実施例の情報処理装置は、第2図に示すように、中央
処理サブシステム21と入出力サブシステム22と主記
憶装置23から構成される。中央処理サブシステム21
上のプロセスは、0000 t+6.からF F F
E na+までの一意的な名前を持つ。The information processing apparatus of this embodiment is comprised of a central processing subsystem 21, an input/output subsystem 22, and a main storage device 23, as shown in FIG. Central processing subsystem 21
The above process is 0000 t+6. From F F F
It has a unique name up to E na+.
第3図に示すようにセマフォア31は、主記憶装置23
上に置かれ、セマフォアカウント最大値(SMC)31
3.セマフォアカウンタ(SCT)311、ブ′ロセス
待ち行列先頭ポインタ(PQHP)312とからなり、
プロセス待ち行列先頭ポインタ312は、該当セマフオ
ア上のプロセスの待ち行列を指示する。第3図の例では
、待ち行列に2つのプロセスが人っており、プロセスリ
ンク32のネクストリンク(NL)321は次のプロセ
スリンクを指示し、プロセス名322を含む。プロセス
リンク33のNLフィールド331はOとなり次のプロ
セスリンクがないことを示す。待ち行列が存在しない場
合PQHPフィールドは0となる。As shown in FIG. 3, the semaphore 31
semaphore account maximum (SMC) 31
3. It consists of a semaphore counter (SCT) 311 and a block process queue head pointer (PQHP) 312.
The process queue head pointer 312 indicates the queue of the process on the corresponding semaphore. In the example of FIG. 3, there are two processes in the queue, and the next link (NL) 321 of the process link 32 points to the next process link and includes a process name 322. The NL field 331 of the process link 33 becomes O, indicating that there is no next process link. If no queue exists, the PQHP field will be 0.
中央処理サブシステム21は、複数のプロセスを管理す
るために、第4図に示すように、プロセス毎にPCBを
主記憶装置23上に有する。PCBにはプロセス制御情
報41とレジスタ退避領域42が含まれ、実行中でない
プロセスのレジスタはPCBトで管理される。In order to manage a plurality of processes, the central processing subsystem 21 has a PCB for each process on the main storage device 23, as shown in FIG. The PCB includes process control information 41 and a register save area 42, and the registers of processes that are not being executed are managed on the PCB.
中央処理サブシステム21は、システム全体を制御する
ために、第5図に示すように、システムにただ1つシス
テムベースを有する。システムベースは、システム全体
を制御するシステム制御情報51.53と入出力イベン
ト報告用セマフォ7名52を含み、入出力イベント報告
用セマフォアは、ソフトウェアが入出力イベント報告用
セマフォ7名52を設定することにより指定する。The central processing subsystem 21 has only one system base in the system, as shown in FIG. 5, to control the entire system. The system base includes system control information 51.53 that controls the entire system and seven semaphores 52 for input/output event reporting, and the seven semaphores 52 for input/output event reporting are set by software. Specify by.
次に、本実施例の動作について第1図を参照しながら説
明する。Next, the operation of this embodiment will be explained with reference to FIG.
中央処理サブシステム21上で動作中あるいは動作可能
なプロセスが存在しない状態をアイドル状態と呼ぶ。ア
イドル状態に中央処理サブシステム2Iが移入すると(
ステップ11)、先行プロセス名にF F F F n
r、)がセットさね(ステップ+2)だ上で、イベント
待ちのループ状態に移入する。A state in which there is no process running or capable of operating on the central processing subsystem 21 is called an idle state. When the central processing subsystem 2I enters the idle state (
Step 11), F F F F n in the preceding process name
r, ) is set (step +2) and enters a loop state waiting for an event.
F F F F na+は、プロセス名としては存在し
えないイ〆1である。イベント待ちのループ状態に移入
すると、イベントが存在するかどうかを調へる(ステッ
プ+3)。イベントが存在しない場合を先に説明する。F F F F F na+ is an a, which cannot exist as a process name. When entering the loop state of waiting for an event, it is checked whether an event exists (step +3). The case where no event exists will be explained first.
イベントが存在しない場合、入出力イベント報告用セマ
フォアへアクセスしくステップ14)、待ち行列が存在
するかどうか調べ(ステップ+5)、待ち行列がなけれ
ばステップ13へ戻る。待ち行列があれば、待ち行列の
先頭のプロセス名と先行プロセス名を比較する(ステッ
プ16)。先行プロセス名は、ステップ12でF F
F F i+a+がセットされているため、1回目のル
ープでは必ず等しくない。等しい場合はステップ13へ
戻る。等しくない場合は、先行プロセス名を待ち行列の
先頭のプロセス名に等しくセットしくステップI7)、
該当プロセスのPCBのレジスタ退避領域42からハー
ドウェア内に値を取り込み(ステップ18)、ステッブ
13へ戻る。次のループでは、通常、待ち行列の先頭の
プロセス名と先行プロセス名が等しいため、レジスタの
ロードは、毎回行われるわけではない。次に、イベント
が発生すると、イベント待ちのループから抜は出し、イ
ベントに対する処理が行われる(ステップ19)。その
結果、イベント待ちのプロセスが実行可能に変わったか
どうかを調べる(ステップIA)。実行可能にならなけ
れば、ステップ13へ戻る。実行可能となったプロセス
が存在すると、そのプロセス名と先行プロセス名を比較
する(ステップIB)。等しくない場合は、実行可能と
なったプロセスのPCBのレジスタ退避領域42より、
ハードウェアにその値を取り込み(ステップIC) 、
プロセス実行状態に移入する。If no event exists, access the semaphore for input/output event reporting (step 14), check whether a queue exists (step +5), and if there is no queue, return to step 13. If there is a queue, the name of the process at the head of the queue is compared with the name of the preceding process (step 16). The preceding process name is set to F F in step 12.
Since F F i+a+ is set, they are definitely not equal in the first loop. If they are equal, the process returns to step 13. If not, set the preceding process name equal to the process name at the head of the queue (step I7);
The value is fetched into the hardware from the register save area 42 of the PCB of the relevant process (step 18), and the process returns to step 13. In the next loop, the registers are not loaded every time because the process name at the head of the queue and the preceding process name are usually the same. Next, when an event occurs, the event waiting loop is exited and processing for the event is performed (step 19). As a result, it is checked whether the process waiting for an event has become executable (step IA). If it does not become executable, return to step 13. If an executable process exists, the process name is compared with the preceding process name (step IB). If they are not equal, from the register save area 42 of the PCB of the process that has become executable,
Load the value into the hardware (step IC),
Populate the process execution state.
等。しい場合は、既にハードウェアにレジスタの値が取
り込まれているため、レジスタの取り込みを行わずプロ
セス実行状態に移入する。etc. If it is, the register value has already been loaded into the hardware, so the process enters the process execution state without loading the register.
(発明の効果〕
以上説明したように本発明は、PCBからのレジスタの
ロードを先行して行い、通常、アイドル状態からプロセ
ス実行状態への移入が人出力サブシステムからのイベン
トによることと、該当イベントが、入出力イベント報告
用セマフオアを介してプロセスに移送される様、ソフト
ウェアを作成することにより、アイドル状態から、プロ
セス実行状態への切り換えをより短時間に行うことがで
きる効果がある。(Effects of the Invention) As explained above, the present invention loads registers from the PCB in advance, and normally transitions from the idle state to the process execution state by an event from the human output subsystem. By creating software so that events are transferred to a process via an input/output event reporting semaphore, it is possible to switch from an idle state to a process execution state in a shorter time.
また、入出力イベント報告用セマフオアを介さないイベ
ントが発生し、プロセスへの移送を行う場合も、性能へ
の悪影響がほとんどない。Furthermore, even if an event occurs that does not go through the input/output event reporting semaphore and is transferred to a process, there is almost no negative impact on performance.
第1図は本発明のマルチプログラムプロセス方式の一実
施例の流れ図、第2図は情報処理装置の構成図、第3図
はセマフォアおよびセマフォア上のプロセスの待ち行列
の模式図、第4図はプロセス制御ブロックの模式図、第
5図はシステムベースの模式図である。
21・・・・・・中央処理サブシステム、22・・・・
・・入出力サブシステム、23・・・・・・主記憶装置
、
31 ・・・・・・セマフォア、
32.33・・・プロセスリンク、
41・・・・・・プロセス制御情報、
42・・・・・・レジスタ退避領域。FIG. 1 is a flowchart of an embodiment of the multi-program process method of the present invention, FIG. 2 is a configuration diagram of an information processing device, FIG. 3 is a schematic diagram of a semaphore and a queue of processes on the semaphore, and FIG. A schematic diagram of the process control block, FIG. 5 is a schematic diagram of the system base. 21...Central processing subsystem, 22...
...I/O subsystem, 23...Main storage device, 31...Semaphore, 32.33...Process link, 41...Process control information, 42... ...Register save area.
Claims (1)
出力サブシステムのイベントと該イベントに付随するメ
ッセージを中央処理サブシステム中の複数のプロセスの
1つに移送するマルチプログラムプロセス方式において
、 情報処理装置上で動作するソフトウェアが入出力インベ
ント報告用セマフォアを指定する手段を有し、前記中央
処理サブシステム上で動作中あるいは動作可能なプロセ
スが存在せず、かつ前記入出力イベント報告用セマフォ
ア上で待ち状態となっているプロセスが存在する場合に
、前記入出力イベント報告用セマフォア上のプロセスの
待ち行列の先頭のプロセスのレジスタのロードを先行し
て行うことを特徴とするマルチプログラムプロセス方式
。Claims: A multiprogram having a plurality of semaphores through which events of an input/output subsystem and messages associated with the events are transported to one of a plurality of processes in a central processing subsystem. In the process method, software running on the information processing device has means for specifying a semaphore for input/output event reporting, and if there is no process running or operable on the central processing subsystem, and the input/output If there is a process waiting on the event reporting semaphore, the registers of the process at the head of the process queue on the input/output event reporting semaphore are loaded in advance. Multi-program process method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292955A JPH01133142A (en) | 1987-11-18 | 1987-11-18 | Multiprogram process system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292955A JPH01133142A (en) | 1987-11-18 | 1987-11-18 | Multiprogram process system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01133142A true JPH01133142A (en) | 1989-05-25 |
Family
ID=17788589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62292955A Pending JPH01133142A (en) | 1987-11-18 | 1987-11-18 | Multiprogram process system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01133142A (en) |
-
1987
- 1987-11-18 JP JP62292955A patent/JPH01133142A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970016979A (en) | Queuing system and method of tasks in a multiprocessing system | |
GB1511281A (en) | Trap semaphore in computer | |
JPH01133142A (en) | Multiprogram process system | |
JPH01133141A (en) | Multiprogram process system | |
JP2947195B2 (en) | Interrupt mask control method | |
JPS62150416A (en) | Transition system to low power consumption state | |
JPH11184828A (en) | Test system for multiprocessor system | |
JP2673534B2 (en) | Parallel distributed processing system | |
JPH02260062A (en) | Processor start system | |
JPS63128442A (en) | Control device for cyclic start task | |
JP2872042B2 (en) | Shared memory access method | |
JPH07325800A (en) | Data flow processor | |
JP2591818B2 (en) | Auxiliary function selection control method | |
JPS62293331A (en) | Data processor | |
CN116860264A (en) | Method for solving automatic deployment of HMP architecture application program | |
JPH01145734A (en) | Data processor | |
JP3348682B2 (en) | Restart control device and restart control method | |
JPH05100871A (en) | Sequence processing method | |
JP3054472B2 (en) | Fault handling method in multitask system | |
JPH07219918A (en) | System starting method for parallel computer | |
CN117032916A (en) | Event-based task scheduling algorithm, device and storage medium | |
JPH0752393B2 (en) | Data processing device | |
JPS61187044A (en) | Information processor | |
JPH02148163A (en) | Multi-operating system | |
JPH04153837A (en) | Timer request processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040720 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |