JPH05100871A - Sequence processing method - Google Patents

Sequence processing method

Info

Publication number
JPH05100871A
JPH05100871A JP3257558A JP25755891A JPH05100871A JP H05100871 A JPH05100871 A JP H05100871A JP 3257558 A JP3257558 A JP 3257558A JP 25755891 A JP25755891 A JP 25755891A JP H05100871 A JPH05100871 A JP H05100871A
Authority
JP
Japan
Prior art keywords
condition
processing
sequence
macro instruction
wait
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3257558A
Other languages
Japanese (ja)
Inventor
Tadayuki Kagawa
忠之 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3257558A priority Critical patent/JPH05100871A/en
Publication of JPH05100871A publication Critical patent/JPH05100871A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To provide a processing method whose responsiveness is good and which is easy to understand by planning a macro instruction showing a sequence which does not require technical knowledge, and its processing system when a series of the plural sequences are processed in parallel. CONSTITUTION:A condition wait table and a timer driver which periodically checks the realization of the condition of the condition wait table are provided. When the macro instruction is developed, a processing for outputting output, a processing for registering data to the condition wait table and a processing for waiting for an event flag which a monitor offers are executed. Thus, the condition wait method of the sequence processing with simple description and good responsiveness is obtained by operating a task composed of the macro instruction and the timer driver under the monitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の一連のシーケン
ス処理を並行して処理するシーケンス処理方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sequence processing method for processing a plurality of series of sequence processes in parallel.

【0002】[0002]

【従来の技術】これまでは、複数の一連のシーケンス処
理を並行に処理するために、マルチタスク処理・ポーリ
ング処理を使用していた。マルチタスク処理では、図4
のフローチャートに示すように条件成立待ちを、条件の
チェック・時間待ちという二つの処理を繰り返すように
記述していた。また、ポーリング処理では、図5のフロ
ーチャートに示すように条件成立待ちを条件のチェック
で記述していた。
2. Description of the Related Art Up to now, multitasking processing and polling processing have been used for processing a plurality of series of processing in parallel. In multi-task processing,
As shown in the flowchart of FIG. 2, the condition waiting is satisfied and the two processes of checking the condition and waiting for time are repeated. Further, in the polling process, as shown in the flow chart of FIG. 5, waiting for satisfaction of the condition is described by checking the condition.

【0003】[0003]

【発明が解決しようとする課題】しかしながらマルチタ
スク処理では、条件のチェック・時間待ちという二つの
処理を記述しなければならず、シーケンスの流れを記述
する上では時間待ちの記述が余分となる。また、ポーリ
ング処理では、条件のチェックのみの記述であるが条件
未成立のときの飛び先記述がありシーケンス記述という
点で不明瞭であるとともに、複数の処理を管理する部分
を記述しなければならず、一連のシーケンス処理数が増
加すれば応答性が悪くなる。このように条件成立待ちを
簡単に記述でき、全体管理を記述することなく一連のシ
ーケンスを分かりやすく記述でき、しかも応答性を損な
わない方法が存在しなかった。
However, in multitask processing, two processes of checking conditions and waiting for time must be described, and the description of waiting for time is redundant in describing the sequence flow. Also, in the polling process, although it is a description only for checking conditions, it is unclear in terms of a sequence description because there is a jump destination description when the conditions are not satisfied, and a part that manages multiple processes must be described. On the other hand, if the number of sequence processing steps increases, the responsiveness deteriorates. As described above, there is no method that can easily describe the wait for satisfaction of conditions, can describe a series of sequences in an easy-to-understand manner without describing overall management, and that does not impair responsiveness.

【0004】本発明は上記従来の問題点を解決するもの
で、シーケンスのみの記述で表現でき、かつ応答性良く
実行できる処理方法を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a processing method which can be expressed by a description of only a sequence and can be executed with high responsiveness.

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
に、次のような条件待ち方法を発明した。複数の一連の
シーケンス処理の中の一シーケンス処理を記述するマク
ロ命令を準備する。このマクロ命令は、テーブル登録部
に実行を移しマクロ命令に記述されている条件を条件待
ちテーブルに登録するとともに条件成立後にシーケンス
処理にその完了を伝えるイベントフラグをセットする。
その後マルチタスクを管理するモニタにより、処理は他
の一連のシーケンスに移る。その間、ハードタイマーに
より駆動されるタイマードライバーが条件待ちテーブル
を監視し条件が成立した時点でテーブル上に登録されて
いるイベントフラグによりシーケンス処理へ通知され、
シーケンスが続行されるという構成を有している。
In order to achieve this object, the following condition waiting method has been invented. A macro instruction that describes one sequence processing among a series of sequence processing is prepared. This macro instruction moves its execution to the table registration unit, registers the condition described in the macro instruction in the condition wait table, and sets an event flag to notify the completion to the sequence processing after the condition is satisfied.
Then, the monitor for managing the multitask moves the processing to another series of sequences. Meanwhile, the timer driver driven by the hard timer monitors the condition wait table, and when the condition is satisfied, it is notified to the sequence process by the event flag registered on the table,
The configuration is such that the sequence is continued.

【0006】[0006]

【作用】この発明に係るシーケンス処理の条件待ち方法
では、条件待ちの実行部を記述する必要はなく、条件待
ち記述が一つのマクロ命令で簡単に記述できる。
In the condition waiting method for sequence processing according to the present invention, it is not necessary to describe the condition wait execution unit, and the condition wait description can be easily described by one macro instruction.

【0007】[0007]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0008】図1は、一つのコントローラにおいて、一
方で組立1をシーケンス1でおこない、他方で組立2を
シーケンス2でおこなうシステムを示している。この二
つのシーケンスの並行処理を記述したフローチャートが
図2である。この実施例では、OUT AND WAI
T(p1,p2,p3,p4)というマクロ命令に動か
すための情報としてアドレスp1とビットp2を、また
条件待ちのための情報としてアドレスp3とビットp4
を渡し、使用している。このときの処理の流れを記述し
たものが図3である。
FIG. 1 shows a system in which one controller performs assembly 1 in sequence 1 and another assembly 2 in sequence 2 in one controller. FIG. 2 is a flowchart describing the parallel processing of these two sequences. In this embodiment, OUT AND WAI
Address p1 and bit p2 are used as information for moving to a macro instruction T (p1, p2, p3, p4), and address p3 and bit p4 are used as information for waiting for a condition.
Have passed and used. FIG. 3 describes the flow of processing at this time.

【0009】まず、組立1タスクが処理され動作1・2
を実行する。動作1を実行するマクロ命令OUT AN
D WAIT(01、01、02、01)が次の手順で
実行される。
First, the assembly 1 task is processed and the operations 1 and 2 are performed.
To execute. Macro instruction OUT AN for performing operation 1
D WAIT (01, 01, 02, 01) is executed in the following procedure.

【0010】1) アドレス01にビット01を出力す
る。 2) 条件待ちテーブルにアドレス02とビット01と
イベントフラグNo1を登録する。
1) Output bit 01 to address 01. 2) Register address 02, bit 01 and event flag No1 in the condition wait table.

【0011】3) イベントふらぐNo1を待つシステ
ムコールを実行しモニタに制御を移す。
3) Execute a system call waiting for the event flag No1 and transfer control to the monitor.

【0012】4) タイマドライバ内で周期的に条件待
ちテーブルが監視され、条件のアドレス02のビット0
1がオンになるとイベントフラグNo1がセットされ
る。
4) The condition wait table is periodically monitored in the timer driver and bit 0 of the condition address 02 is monitored.
When 1 is turned on, the event flag No1 is set.

【0013】5) モニタにより、組立1タスクに処理
が戻る。 この処理の中で、3)のモニタに制御が移った時点で組
立2タスクが処理され、OUT AND WAIT(0
1、03、02、03)が同様の1)から5)の手順で
実行される。このようにして、組立1タスク・組立2タ
スクが並行処理される。
5) The monitor returns the process to the assembly 1 task. In this process, the assembly 2 task is processed when the control is transferred to the monitor of 3), and OUT AND WAIT (0
1, 03, 02, 03) are executed in the same procedure from 1) to 5). In this way, the assembly 1 task and the assembly 2 task are processed in parallel.

【0014】[0014]

【発明の効果】以上のように、本発明はシーケンス処理
の条件待ち方法を使用することにより、複数の一連のシ
ーケンスをマルチタスクの概念を理解する、あるいはプ
ログラミング言語を理解することなく各々のアプリケー
ションに適したマクロ命令の簡単な記述で表現でき、し
かも応答性の良い条件待ちができる。
As described above, according to the present invention, by using the condition waiting method of sequence processing, a plurality of sequences can be applied to each application without understanding the concept of multitasking or programming language. It can be expressed by a simple description of macro instructions suitable for, and can wait for a condition with good response.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例におけるシステムFIG. 1 is a system according to an embodiment.

【図2】実施例における処理フローチャートFIG. 2 is a processing flowchart in an embodiment.

【図3】実施例における処理方法FIG. 3 is a processing method according to an embodiment.

【図4】従来の技術におけるマルチタスク処理FIG. 4 Multitask processing in the conventional technique

【図5】従来の技術におけるポーリング処理FIG. 5: Polling process in the conventional technique

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の一連のシーケンス処理を並行して
処理する場合に、一連のシーケンス処理の中の一シーケ
ンス処理を記述するマクロ命令と、そのマクロ命令を処
理するための条件待ちテーブルと、条件待ちテーブルに
条件を登録するテーブル登録部と、周期的に条件待ちテ
ーブルの条件成立をチェックする条件チェック部と、条
件成立をマクロ命令部に通知する条件成立通知部を有
し、シーケンス上の条件待ちを簡易に記述でき、かつ高
速に処理することを特徴とするシーケンス処理方法。
1. When a plurality of series of sequence processes are processed in parallel, a macro instruction describing one sequence process in the series of sequence processes, and a condition wait table for processing the macro instructions, It has a table registration unit for registering conditions in the condition wait table, a condition check unit for periodically checking the condition satisfaction of the condition wait table, and a condition satisfaction notification unit for notifying the macro command unit of the condition satisfaction. A sequence processing method characterized in that a condition wait can be simply described and processed at high speed.
JP3257558A 1991-10-04 1991-10-04 Sequence processing method Pending JPH05100871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3257558A JPH05100871A (en) 1991-10-04 1991-10-04 Sequence processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3257558A JPH05100871A (en) 1991-10-04 1991-10-04 Sequence processing method

Publications (1)

Publication Number Publication Date
JPH05100871A true JPH05100871A (en) 1993-04-23

Family

ID=17307953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3257558A Pending JPH05100871A (en) 1991-10-04 1991-10-04 Sequence processing method

Country Status (1)

Country Link
JP (1) JPH05100871A (en)

Similar Documents

Publication Publication Date Title
US7302549B2 (en) Processing packet sequence using same function set pipelined multiple threads spanning over multiple processing engines and having exclusive data access
US6944850B2 (en) Hop method for stepping parallel hardware threads
JPH0430053B2 (en)
JPS62159268A (en) Multi-processor system
JPH06105460B2 (en) Multiprocessor processor switching device
JPH05100871A (en) Sequence processing method
JPH03122727A (en) Timer control system for virtual computer system
JPH07244588A (en) Data processor
JPS6122818B2 (en)
JPS60250438A (en) Information processor
JPH02311903A (en) Programmable controller
JPS61288232A (en) Output instruction control system
JPH0417530B2 (en)
JPH07325800A (en) Data flow processor
JPH03223955A (en) Information processing system
JPS62269237A (en) Data processor
JPS62196730A (en) Stage control system for data processor
JPS60539A (en) Monitoring system of process progress
JPH01133141A (en) Multiprogram process system
JPH04302346A (en) Multiprocessor system
JPS6389955A (en) Bus control system
JPS60178543A (en) Interruption control system
JPH02249051A (en) Remote data monitor system
JPH0421150A (en) On-line processing system
JPH07210524A (en) Message transfer order guaranteeing device for computer system