JPH01132130A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01132130A JPH01132130A JP62291582A JP29158287A JPH01132130A JP H01132130 A JPH01132130 A JP H01132130A JP 62291582 A JP62291582 A JP 62291582A JP 29158287 A JP29158287 A JP 29158287A JP H01132130 A JPH01132130 A JP H01132130A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- pellet
- lead
- bonding
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 90
- 239000000463 material Substances 0.000 claims abstract description 67
- 239000008188 pellet Substances 0.000 claims abstract description 62
- 239000010949 copper Substances 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 40
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 22
- 230000001603 reducing effect Effects 0.000 description 21
- 239000010931 gold Substances 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 241000587161 Gomphocarpus Species 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000010970 precious metal Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004836 empirical method Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
- H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
- H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85053—Bonding environment
- H01L2224/85054—Composition of the atmosphere
- H01L2224/85075—Composition of the atmosphere being inert
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ガリウム−砒素(Ga、As)半導体基板か
ら成るペレット(以下、単にペレットということがある
。)を用いた半導体技術に関し、特に、ワイヤボンディ
ング技術の改良に係り、例えば、超高周波GaAS電界
効果トランジスタ(以下、GaAs−FETという、)
に利用して有効な技術に関する。
ら成るペレット(以下、単にペレットということがある
。)を用いた半導体技術に関し、特に、ワイヤボンディ
ング技術の改良に係り、例えば、超高周波GaAS電界
効果トランジスタ(以下、GaAs−FETという、)
に利用して有効な技術に関する。
従来の電界効果トランジスタ(FET)においては、シ
リコン(Si)半導体ベレットに作り込まれたトランジ
スタ回路をパッケージの外部に電気的に導出するために
、金(A u)系材料から成るワイヤ(以下、金ワイヤ
という、)がペレットの電極パッドと各リードとの間に
ネイルヘッドボンディングにより橋絡されている。
リコン(Si)半導体ベレットに作り込まれたトランジ
スタ回路をパッケージの外部に電気的に導出するために
、金(A u)系材料から成るワイヤ(以下、金ワイヤ
という、)がペレットの電極パッドと各リードとの間に
ネイルヘッドボンディングにより橋絡されている。
最近、衛星放送用コンバータのアンプにGaA3−FE
Tを使用することが考えられており、その製造コストの
低減化、並びにパッケージの小型化が要望されている。
Tを使用することが考えられており、その製造コストの
低減化、並びにパッケージの小型化が要望されている。
なお、ワイヤボンディング技術を述べである例としては
、特開昭58−169918号公報がある。
、特開昭58−169918号公報がある。
GaAs−FETの製造に際し、ペレットの電極パッド
と各リードのボンディング点との間隔を狭小化するとと
もに、金ワイヤを細径化することにより、パンケージの
小型化並びに製造コストの低減化を図ろうとすると、橋
絡後の金ワイヤのループ形状および電気抵抗が不適正に
なるという問題点があることが、本発明者によって明ら
かにされた。
と各リードのボンディング点との間隔を狭小化するとと
もに、金ワイヤを細径化することにより、パンケージの
小型化並びに製造コストの低減化を図ろうとすると、橋
絡後の金ワイヤのループ形状および電気抵抗が不適正に
なるという問題点があることが、本発明者によって明ら
かにされた。
本発明の目的は、適正なループ形状および電気抵抗を確
保しつつ、コスト低減化並びにパッケージの小型化を実
現することができるGaAs半導体技術を提供すること
にある。
保しつつ、コスト低減化並びにパッケージの小型化を実
現することができるGaAs半導体技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、ガリウム−砒素半導体基板から成るペレット
と、複数本のリードと、ペレットの電極バンドと各リー
ドとの間に橋絡されているワイヤと、ペレット、各リー
ドの一部およびワイヤを封止するパッケージとを備えて
いる半導体装置において、前記ワイヤとして銅系材料か
ら成るワイヤを使用したものである。
と、複数本のリードと、ペレットの電極バンドと各リー
ドとの間に橋絡されているワイヤと、ペレット、各リー
ドの一部およびワイヤを封止するパッケージとを備えて
いる半導体装置において、前記ワイヤとして銅系材料か
ら成るワイヤを使用したものである。
銅(Cu)は金(Au)に比べて、機械的強度が高く、
かつ、電気抵抗率が良好であるため、GaAs半導体ベ
レットの電極パッドとリードとの間に橋絡するためのワ
イヤとして、銅系材料から成るワイヤを用いることによ
り、剛性の高いループが得られるとともに、良好な電気
抵抗が確保される。したがって、パッケージの小型化に
伴って、電極パッドとリードのボンディング点との間隔
が狭小化された場合であっても、ワイヤのループ形状は
適正に形成かつ維持される。
かつ、電気抵抗率が良好であるため、GaAs半導体ベ
レットの電極パッドとリードとの間に橋絡するためのワ
イヤとして、銅系材料から成るワイヤを用いることによ
り、剛性の高いループが得られるとともに、良好な電気
抵抗が確保される。したがって、パッケージの小型化に
伴って、電極パッドとリードのボンディング点との間隔
が狭小化された場合であっても、ワイヤのループ形状は
適正に形成かつ維持される。
その結果、電極パッドとリードのボンディング点との間
隔が狭小化された場合であっても、橋絡されたワイヤが
変形することにより、ペレットの上縁に接触することに
よる短絡事故の発生は、回避されることになる。
隔が狭小化された場合であっても、橋絡されたワイヤが
変形することにより、ペレットの上縁に接触することに
よる短絡事故の発生は、回避されることになる。
一方、銅は貴金属である金に比べてはるかに低価格であ
るため、製造コストは大幅に低減化されることになる。
るため、製造コストは大幅に低減化されることになる。
第1図は本発明の一実施例であるGaAl−FETを示
す縦断面図、第2図は第1図のn−n線に沿う平面断面
図、第3図はそれに使用されているペレットを示す平面
パターン図、第4図は同しく縦断面図である。
す縦断面図、第2図は第1図のn−n線に沿う平面断面
図、第3図はそれに使用されているペレットを示す平面
パターン図、第4図は同しく縦断面図である。
本実施例において、本発明にかかる半導体装置としての
GaAs−FETIは、第3図および第4図に示されて
いるように構成されているペレ。
GaAs−FETIは、第3図および第4図に示されて
いるように構成されているペレ。
ト2と、ペレット2に作り込まれた電界効果トランジス
タ(FET)回路を外部に電気的に引き出すための複数
本のり一部3と、銅(Cu)系材料(1rJまたは銅合
金)を用いて細線形状に形成されており、ペレットの電
極パッドと各リード3との間に橋絡されているワイヤ(
以下、銅ワイヤということがある。)4と、セラミック
を用いて気密室を構成するように形成されており、ペレ
・ノド、各リードの一部、および銅ワイヤを気密封止し
ているパッケージ5とを備えており、後述するような製
造方法によって製造されている。
タ(FET)回路を外部に電気的に引き出すための複数
本のり一部3と、銅(Cu)系材料(1rJまたは銅合
金)を用いて細線形状に形成されており、ペレットの電
極パッドと各リード3との間に橋絡されているワイヤ(
以下、銅ワイヤということがある。)4と、セラミック
を用いて気密室を構成するように形成されており、ペレ
・ノド、各リードの一部、および銅ワイヤを気密封止し
ているパッケージ5とを備えており、後述するような製
造方法によって製造されている。
第3図および第4図に示されているペレット2はGaA
s半導体基板(ウェハ)の状態でFET回路を作り込ま
れてから個別に分離されて製造されており、GaAs基
板部11と、GaAsエピタキシャル成長により形成さ
れているバッファ層12と、同じくN層13と、同じ<
N”層14と、A u−G e / N i / A
uから成るソース15と、同じくドレイン16と、Al
から成るゲート17と、燐シリケートガラスfP S
G)およびSiO2から成る絶縁層18と、TiW/A
lSiから成る配!!層19と、P−3iNから成る保
護膜20とを備えている。
s半導体基板(ウェハ)の状態でFET回路を作り込ま
れてから個別に分離されて製造されており、GaAs基
板部11と、GaAsエピタキシャル成長により形成さ
れているバッファ層12と、同じくN層13と、同じ<
N”層14と、A u−G e / N i / A
uから成るソース15と、同じくドレイン16と、Al
から成るゲート17と、燐シリケートガラスfP S
G)およびSiO2から成る絶縁層18と、TiW/A
lSiから成る配!!層19と、P−3iNから成る保
護膜20とを備えている。
また、ペレット2はソース用電極パッド21、ドレイン
用電極パッド22、およびゲート用電極23を一対宛備
えており、これら電極バンド2122および23は配線
層19を介してソース15、ドレイン16およびゲート
17にそれぞれ電気的に接続されている。そして、一対
のソース用電極パッド21は略長方形形状にそれぞれ形
成されており、ペレット2の一対の端辺に沿って互いに
平行になるようにそれぞれ配設されている。一対のドレ
イン用電極パッド22は略正方形形状にそれぞれ形成さ
れており、ゲー)17を挟んでソース用電極パッド21
と反対側の位置に互いに適当な間隔を置いて並ぶように
配設されている。一対のゲート用電極パッド23は略正
方形形状にそれぞれ形成されており、ゲート17を挟ん
でドレイン用電極パッド22と反対側においてそれらに
略対向するように、かつ、互いに、およびソース用電極
パッド21に対して適当な間隔を置いて並ぶように配設
されている。
用電極パッド22、およびゲート用電極23を一対宛備
えており、これら電極バンド2122および23は配線
層19を介してソース15、ドレイン16およびゲート
17にそれぞれ電気的に接続されている。そして、一対
のソース用電極パッド21は略長方形形状にそれぞれ形
成されており、ペレット2の一対の端辺に沿って互いに
平行になるようにそれぞれ配設されている。一対のドレ
イン用電極パッド22は略正方形形状にそれぞれ形成さ
れており、ゲー)17を挟んでソース用電極パッド21
と反対側の位置に互いに適当な間隔を置いて並ぶように
配設されている。一対のゲート用電極パッド23は略正
方形形状にそれぞれ形成されており、ゲート17を挟ん
でドレイン用電極パッド22と反対側においてそれらに
略対向するように、かつ、互いに、およびソース用電極
パッド21に対して適当な間隔を置いて並ぶように配設
されている。
次に、本発明の一実施例であるGaAs−FETの製造
方法を前記構成にかかるペレットを用いた場合につき説
明する。そして、この説明により、前記GaAs−FE
TIの構成についての詳細が同時に明らかにされる。
方法を前記構成にかかるペレットを用いた場合につき説
明する。そして、この説明により、前記GaAs−FE
TIの構成についての詳細が同時に明らかにされる。
本実施例にかかるGa、As−FETの製造方法には、
第5図〜第7図に示されている多連リードフレームが使
用される。
第5図〜第7図に示されている多連リードフレームが使
用される。
多通り一部フレーム30は4270イを用いて打ち抜き
プレス加工等のような適当な手段により略矩形の枠板形
状憾形成されており、その表面にはAuめっき膜が被着
されている。第5図に示されているように、多連リード
フレーム30は複数個の単位リードフレーム31を備え
ており、各単位リードフレーム31は同一パターンが一
方向に繰り返されるように横一列に並べられて一体的に
連設されている。単位リードフレーム31は略正方形の
枠板形状に形成されている外枠32を備えており、外枠
32の一部は隣り合う単位リードフレーム31相互にお
いて実質的に共用されるようになっている。外枠32の
一方の対角線上にはソース用のアウタリード33が一直
線状に配されて一体的に架設されており、外枠32の他
方の対角線上にはドレイン用アウタリード34およびゲ
ート用アウタリード35が一直線状に、かつ、ソース用
アウタリード33との交差部において電気的な絶縁ギャ
ップがそれぞれ介在されるように配されて、両隅部から
それぞれ一体的に突設されている。ソース用アウタリー
ド33はドレイン用およびゲート用アウタリード34.
35よりも幅広に設定されている。
プレス加工等のような適当な手段により略矩形の枠板形
状憾形成されており、その表面にはAuめっき膜が被着
されている。第5図に示されているように、多連リード
フレーム30は複数個の単位リードフレーム31を備え
ており、各単位リードフレーム31は同一パターンが一
方向に繰り返されるように横一列に並べられて一体的に
連設されている。単位リードフレーム31は略正方形の
枠板形状に形成されている外枠32を備えており、外枠
32の一部は隣り合う単位リードフレーム31相互にお
いて実質的に共用されるようになっている。外枠32の
一方の対角線上にはソース用のアウタリード33が一直
線状に配されて一体的に架設されており、外枠32の他
方の対角線上にはドレイン用アウタリード34およびゲ
ート用アウタリード35が一直線状に、かつ、ソース用
アウタリード33との交差部において電気的な絶縁ギャ
ップがそれぞれ介在されるように配されて、両隅部から
それぞれ一体的に突設されている。ソース用アウタリー
ド33はドレイン用およびゲート用アウタリード34.
35よりも幅広に設定されている。
なお、第5図中、36.37は位置決め用の透孔および
切欠部である。
切欠部である。
m位す−ドフレーム31には気密封止パ・7ケージ5を
後記するキャップ4゛2と協働して形成するためのベー
ス41が、各アウタリード33.34.35の集中部上
に配されてA’u−Geの合金または銀(Ag)ペース
ト層等から成るボンディング部40(第8図参照)を介
して固着されている。
後記するキャップ4゛2と協働して形成するためのベー
ス41が、各アウタリード33.34.35の集中部上
に配されてA’u−Geの合金または銀(Ag)ペース
ト層等から成るボンディング部40(第8図参照)を介
して固着されている。
ベース41はセラミックを用いて外形形状がへ角形で、
内形形状が円形の有底筒形状に形成されており、ベース
41の筒内底面上には、いずれもりングステン(W)の
母層に金(A+r)のめつき層を被着されて成るソース
用リード43、ドレイン用リード44およびゲート用リ
ード45がそれぞれメタライズされている。ソース用リ
ード43はベース41の筒内底面の中心線上に配されて
中央部両縁辺が鼓形状に形成されており、ベース41の
側壁を貫通されてベース41の裏面にまで延設されてい
る。ドレイン用リード44およびゲート用リード45は
ベース41の筒内底面の中心線上においてソース用リー
ド43の両脇にそれぞれ配され、先端にそれぞれ絶縁ギ
ャップをとって対向されており、ベース41の側壁を貫
通されてベース41の裏面にまで延設されている。そし
て、ベース41が単位リードフレーム31上に固着され
た状態において、ソース用リード43はソース用アウタ
リード33に、ドレイン用リード44はドレイン用アウ
タリード34に、ゲート用リード45はゲート用アウタ
リード35にそれぞれ電気的に接続されている。
内形形状が円形の有底筒形状に形成されており、ベース
41の筒内底面上には、いずれもりングステン(W)の
母層に金(A+r)のめつき層を被着されて成るソース
用リード43、ドレイン用リード44およびゲート用リ
ード45がそれぞれメタライズされている。ソース用リ
ード43はベース41の筒内底面の中心線上に配されて
中央部両縁辺が鼓形状に形成されており、ベース41の
側壁を貫通されてベース41の裏面にまで延設されてい
る。ドレイン用リード44およびゲート用リード45は
ベース41の筒内底面の中心線上においてソース用リー
ド43の両脇にそれぞれ配され、先端にそれぞれ絶縁ギ
ャップをとって対向されており、ベース41の側壁を貫
通されてベース41の裏面にまで延設されている。そし
て、ベース41が単位リードフレーム31上に固着され
た状態において、ソース用リード43はソース用アウタ
リード33に、ドレイン用リード44はドレイン用アウ
タリード34に、ゲート用リード45はゲート用アウタ
リード35にそれぞれ電気的に接続されている。
また、ベース41の開口端面には金−錫(Au−3n)
合金から成る封止材層46が、メクライズ法等のような
適当な手段により被着されている。
合金から成る封止材層46が、メクライズ法等のような
適当な手段により被着されている。
このように構成されている多連リードフレーム30には
前記構成にかかるペレット2が、ペレットボンディング
工程において第8図に示されているように、各単位リー
ドフレーム31におけるベース41のソース用リード4
3上にAgペーストから成るボンディング層47を介し
てそれぞれボンディングされる。
前記構成にかかるペレット2が、ペレットボンディング
工程において第8図に示されているように、各単位リー
ドフレーム31におけるベース41のソース用リード4
3上にAgペーストから成るボンディング層47を介し
てそれぞれボンディングされる。
その後、単位リードフレーム31のベース41にペレッ
ト2をボンディングされた多連リードフレーム30は、
ワイヤボンディング工程に供給され、第9図〜第11図
に示されているようなワイヤボンディング装置が使用さ
れることにより、第12図および第13図に示されてい
るように、ワイヤボンディング作業が各単位リードフレ
ーム31についてそれぞれ実施される。
ト2をボンディングされた多連リードフレーム30は、
ワイヤボンディング工程に供給され、第9図〜第11図
に示されているようなワイヤボンディング装置が使用さ
れることにより、第12図および第13図に示されてい
るように、ワイヤボンディング作業が各単位リードフレ
ーム31についてそれぞれ実施される。
第9図に示されているワイヤボンディング装置50はペ
レット2の電極パッドと、各単位リードフレーム31の
各リード43.44および45との間に銅ワイヤ4をそ
れぞれ橋絡させることにより、ペレット2と各リードと
を電気的に接続するように構成されている。このワイヤ
ボンディング装置t50はフィーダ51を備えており、
フィーダ51は多連リードフレーム30を長手方向につ
いて摺動自在に保持して、単位リードフレーム31のピ
ッチをもって歩道送りし得るように構成されている。フ
ィーダ51にはヒートブロック52が単位リードフレー
ム31毎に加熱し得るように設備されている。フィーダ
51のボンディングステージの外部にはXY子テーブル
3がXY力方向移動し得るように設備されており、XY
子テーブル3上にはボンディングへ7ド54が搭載され
ている。ボンディングヘッド54にはボンディングアー
ム55が基端を回転自在に軸支されて支持されており、
このアーム55はその先端に固設されたキャピラリー5
6(詳細は後記する。)を上下動させるように、カム機
構(図示せず)により駆動されるように構成されている
。また、ボンディングヘッド54にはポンディングアー
ム55を通じてキャピラリー56を超音波振動させる超
音波発振装置(図示せず)が設備されている。
レット2の電極パッドと、各単位リードフレーム31の
各リード43.44および45との間に銅ワイヤ4をそ
れぞれ橋絡させることにより、ペレット2と各リードと
を電気的に接続するように構成されている。このワイヤ
ボンディング装置t50はフィーダ51を備えており、
フィーダ51は多連リードフレーム30を長手方向につ
いて摺動自在に保持して、単位リードフレーム31のピ
ッチをもって歩道送りし得るように構成されている。フ
ィーダ51にはヒートブロック52が単位リードフレー
ム31毎に加熱し得るように設備されている。フィーダ
51のボンディングステージの外部にはXY子テーブル
3がXY力方向移動し得るように設備されており、XY
子テーブル3上にはボンディングへ7ド54が搭載され
ている。ボンディングヘッド54にはボンディングアー
ム55が基端を回転自在に軸支されて支持されており、
このアーム55はその先端に固設されたキャピラリー5
6(詳細は後記する。)を上下動させるように、カム機
構(図示せず)により駆動されるように構成されている
。また、ボンディングヘッド54にはポンディングアー
ム55を通じてキャピラリー56を超音波振動させる超
音波発振装置(図示せず)が設備されている。
ポンディングアーム55の上側には一対のクランパアー
ム57.58が電磁プランジャ機構等のような適当な手
段(図示せず)により作動されるように設備されており
、両アーム57.58の各先端はキャピラリー56の真
上位置に配されてクランパ59を構成している。クラン
パ59にはリール(図示せず)から繰り出される銅ワイ
ヤ素材(t&記する。)がガイド60を介して挿通され
ており、銅ワイヤ素材はさらにキャピラリー56に挿通
されている。
ム57.58が電磁プランジャ機構等のような適当な手
段(図示せず)により作動されるように設備されており
、両アーム57.58の各先端はキャピラリー56の真
上位置に配されてクランパ59を構成している。クラン
パ59にはリール(図示せず)から繰り出される銅ワイ
ヤ素材(t&記する。)がガイド60を介して挿通され
ており、銅ワイヤ素材はさらにキャピラリー56に挿通
されている。
キャピラリー56の近傍には放電電極61が独立して設
備されており、この電極61はその上端部が回転自在に
軸支されることにより、その先端部がキャピラリー56
の下方位置、すなわち、銅ワイヤ素材の先端の真下位置
と、キャピラリー56の側方位if(退避位置)との間
を移動されるように構成されている。また、この電極6
1と前記クランパ59との間には電源回路62が接続さ
れており、電極61と銅ワイヤ素材の間で放電アークを
生成させるようになっている。
備されており、この電極61はその上端部が回転自在に
軸支されることにより、その先端部がキャピラリー56
の下方位置、すなわち、銅ワイヤ素材の先端の真下位置
と、キャピラリー56の側方位if(退避位置)との間
を移動されるように構成されている。また、この電極6
1と前記クランパ59との間には電源回路62が接続さ
れており、電極61と銅ワイヤ素材の間で放電アークを
生成させるようになっている。
このワイヤボンディング装置50は第1O図に示されて
いるように、銅ワイヤ素材の先端で生成されるボールの
周囲にガスを供給することにより、ガス雰囲気を形成す
るためのチューブ63を備えており、このガス供給手段
としてのチューブ63は放電電極61にチューブ開口部
をキャピラリー56の下方位置に向けて取り付けられて
いる。チューブ63には還元作用のあるガス65、例え
ば、窒素ガスと水素ガスとの混合ガス等を供給するため
のガス供給源64が接続されており、チューブ63の内
部にはガス加熱手段としてのヒータ66が絶縁テープを
挟設されて挿入されている。このヒータ66はガス供給
源64から供給されたガス65をチューブ63とヒータ
66との隙間を通過する際に加熱することにより、所定
の温度に制御し得るように構成されている。
いるように、銅ワイヤ素材の先端で生成されるボールの
周囲にガスを供給することにより、ガス雰囲気を形成す
るためのチューブ63を備えており、このガス供給手段
としてのチューブ63は放電電極61にチューブ開口部
をキャピラリー56の下方位置に向けて取り付けられて
いる。チューブ63には還元作用のあるガス65、例え
ば、窒素ガスと水素ガスとの混合ガス等を供給するため
のガス供給源64が接続されており、チューブ63の内
部にはガス加熱手段としてのヒータ66が絶縁テープを
挟設されて挿入されている。このヒータ66はガス供給
源64から供給されたガス65をチューブ63とヒータ
66との隙間を通過する際に加熱することにより、所定
の温度に制御し得るように構成されている。
本実施例において、キャピラリー56の先端面には、第
11図に示されているように円錐台中空形状のボールは
み出し防止凹部67がキャピラリー56のワイヤ挿通孔
56aと同心的に配されて、これと連続するように没設
されており、この凹部67はその容積が銅ワイヤ素材先
端に熔融形成されるボールの体積よりも若干小さくなる
ように、かつ、その底面の直径がボールの径よりも若干
大きくなるように形成されている。
11図に示されているように円錐台中空形状のボールは
み出し防止凹部67がキャピラリー56のワイヤ挿通孔
56aと同心的に配されて、これと連続するように没設
されており、この凹部67はその容積が銅ワイヤ素材先
端に熔融形成されるボールの体積よりも若干小さくなる
ように、かつ、その底面の直径がボールの径よりも若干
大きくなるように形成されている。
次に、前記構成にかかるワイヤボンディング装置による
ワイヤボンディング方法を説明する。
ワイヤボンディング方法を説明する。
ここで、本実施例においては、ペレットの電極パッドと
リードとを電気的に接続する銅ワイヤ4を構成するため
の素材として、銅の純度(99゜999%以上)が高い
銅ワイヤ素材68が使用される。銅ワイヤ素材68は断
面略真円形の細線形状に引き抜き成形され、その太さは
キャピラリー56の挿通孔56aの内径よりも若干細め
で、橋絡された後の銅ワイヤ4におけるループの剛性、
および電気抵抗が充分に確保される値に設定されている
。この銅ワイヤ素材68は第9図に示されているように
、ガイド6oおよびクランパ59を介してキャピラリー
56の挿通孔56aに予め挿通される。
リードとを電気的に接続する銅ワイヤ4を構成するため
の素材として、銅の純度(99゜999%以上)が高い
銅ワイヤ素材68が使用される。銅ワイヤ素材68は断
面略真円形の細線形状に引き抜き成形され、その太さは
キャピラリー56の挿通孔56aの内径よりも若干細め
で、橋絡された後の銅ワイヤ4におけるループの剛性、
および電気抵抗が充分に確保される値に設定されている
。この銅ワイヤ素材68は第9図に示されているように
、ガイド6oおよびクランパ59を介してキャピラリー
56の挿通孔56aに予め挿通される。
ペレット2がボンディングされている単位リードフレー
ム31がフィーダ51におけるボンディングステージに
供給されると、XY子テーブル3が適宜移動される。
ム31がフィーダ51におけるボンディングステージに
供給されると、XY子テーブル3が適宜移動される。
−4、キャピラリー56においては、放電電極61が銅
ワイヤ素材68の下端に接近されるとともに、電源回路
62が閉じられることにより、銅ワイヤ素材68の先端
にボール69が溶融形成される。このとき、チューブ6
3から還元性ガス65が供給され、銅ワイヤ素材68と
電極61との間が還元性ガス雰囲気に保持される。この
還元性ガス65はチューブ63の内部の途中に介設され
ているヒータ66により所定温度になるように加熱制御
されるため、ガス雰囲気は所定の温度範囲内になり、銅
ワイヤ素材68の先端に形成されるボール69の温度の
急激な低下が防止される。その結果、還元性ガス65が
溶融したボール69に吹き付けられても、ボール6つの
硬度が高くなることはない。
ワイヤ素材68の下端に接近されるとともに、電源回路
62が閉じられることにより、銅ワイヤ素材68の先端
にボール69が溶融形成される。このとき、チューブ6
3から還元性ガス65が供給され、銅ワイヤ素材68と
電極61との間が還元性ガス雰囲気に保持される。この
還元性ガス65はチューブ63の内部の途中に介設され
ているヒータ66により所定温度になるように加熱制御
されるため、ガス雰囲気は所定の温度範囲内になり、銅
ワイヤ素材68の先端に形成されるボール69の温度の
急激な低下が防止される。その結果、還元性ガス65が
溶融したボール69に吹き付けられても、ボール6つの
硬度が高くなることはない。
続いて、キャピラリー56がボンディングアーム55を
介してボンディングヘッド54により下降され、銅ワイ
ヤ素材68の先端部に形成されたボール69が、ペレッ
ト2における複数個の電極パッド2122.23のうち
、最初にボンディングする電極パッド(以下、特記しな
い限り、単に、パッドという、)に挿着される。このと
き、キャピラリー56に超音波振動が付勢されるととも
に、ペレット2がヒートブロック52によって加熱され
ているため、ボール69はペレット2のパッド上に超音
波熱圧着される。そして、ボール69はガス雰囲気を所
定の温度範囲に保たれることにより、硬くなることを抑
制されているため、良好なポンダビリティ−をもってボ
ンディングされることになる。
介してボンディングヘッド54により下降され、銅ワイ
ヤ素材68の先端部に形成されたボール69が、ペレッ
ト2における複数個の電極パッド2122.23のうち
、最初にボンディングする電極パッド(以下、特記しな
い限り、単に、パッドという、)に挿着される。このと
き、キャピラリー56に超音波振動が付勢されるととも
に、ペレット2がヒートブロック52によって加熱され
ているため、ボール69はペレット2のパッド上に超音
波熱圧着される。そして、ボール69はガス雰囲気を所
定の温度範囲に保たれることにより、硬くなることを抑
制されているため、良好なポンダビリティ−をもってボ
ンディングされることになる。
ここで、ギヤピラリ−56が下降されると、銅ワイヤ素
材68が挿通孔56a?こ相対的に引き込まれるため、
第12図に示されているように、銅ワイヤ素材68に形
成されたボール69ばキ中ピラリ−先端面に没設されて
いる凹部67に没入され、この没入された状態でペレッ
ト2のパッドに押接されることになる。この四部67は
前記した通り所定の大きさの円錐台中空形状に形成され
ているため、この凹部67によってペレット2のパッド
に押し着けられるボール69はこの凹部67からはみ出
すことはない。したがって、第13図に示されているよ
うに、ボール69がパッドにボンディングされて成る銅
ワイヤ4における第1ボンディング部71の形状は、パ
ッド内に充分に収まったものとなる。
材68が挿通孔56a?こ相対的に引き込まれるため、
第12図に示されているように、銅ワイヤ素材68に形
成されたボール69ばキ中ピラリ−先端面に没設されて
いる凹部67に没入され、この没入された状態でペレッ
ト2のパッドに押接されることになる。この四部67は
前記した通り所定の大きさの円錐台中空形状に形成され
ているため、この凹部67によってペレット2のパッド
に押し着けられるボール69はこの凹部67からはみ出
すことはない。したがって、第13図に示されているよ
うに、ボール69がパッドにボンディングされて成る銅
ワイヤ4における第1ボンディング部71の形状は、パ
ッド内に充分に収まったものとなる。
ところで、第14図に示されているように、先端面には
み出しを防止するための凹部が没設されていない従来の
キャピラリー56が使用されて、所謂ネイルヘッドボン
ディングが実施された場合、平板形状に押し潰されて外
方に拡大した形状の第1ボンディング部71”が形成さ
れてしまう。すなわち、この場合には銅ワイヤ素材68
の先端に熔融形成されたボールがキャピラリー56の平
らな先端面により平板形状に押し潰されて外方に拡大し
た形状になってしまうためである。
み出しを防止するための凹部が没設されていない従来の
キャピラリー56が使用されて、所謂ネイルヘッドボン
ディングが実施された場合、平板形状に押し潰されて外
方に拡大した形状の第1ボンディング部71”が形成さ
れてしまう。すなわち、この場合には銅ワイヤ素材68
の先端に熔融形成されたボールがキャピラリー56の平
らな先端面により平板形状に押し潰されて外方に拡大し
た形状になってしまうためである。
通常の半導体装置におけるペレットの電極パッドについ
ては充分な大きさを確保することができるが、GaAs
−FETにおけるペレットのようにきわめて小形のペレ
ットにおいては電極パッドについて充分な大きさを確保
することが困難である。したがって、外方に拡大した形
状の第1ポンデイング71’ によった場合、第1ボン
ディング部が電極パッドからはみ出してしまう危険性が
ある。
ては充分な大きさを確保することができるが、GaAs
−FETにおけるペレットのようにきわめて小形のペレ
ットにおいては電極パッドについて充分な大きさを確保
することが困難である。したがって、外方に拡大した形
状の第1ポンデイング71’ によった場合、第1ボン
ディング部が電極パッドからはみ出してしまう危険性が
ある。
しかし、本実施例においては、前述した通り、キャピラ
リー56の先端面に形成されているはみ出し防止凹部6
7にボール69が収容された状態で、ペレット2のバン
ドに埋着されることにより、ボール69が凹部67によ
ってはみ出すことを防止されるため、ボンディング後の
第1ボンディング部71の形状は充分小球形化され、パ
ッドがらはみ出ることはない。
リー56の先端面に形成されているはみ出し防止凹部6
7にボール69が収容された状態で、ペレット2のバン
ドに埋着されることにより、ボール69が凹部67によ
ってはみ出すことを防止されるため、ボンディング後の
第1ボンディング部71の形状は充分小球形化され、パ
ッドがらはみ出ることはない。
しかも、銅ワイヤ素材68の先端部に溶融形成させるボ
ール69はその球径を小さく設定しな(て済むため、第
1ボンディング部71について充分な体積を確保するこ
とができるとともに、銅ワイヤ素材68がキャピラリー
56の挿通孔56a内に引き込まれてしまうワイヤ抜は
事故を確実に防止することができる。
ール69はその球径を小さく設定しな(て済むため、第
1ボンディング部71について充分な体積を確保するこ
とができるとともに、銅ワイヤ素材68がキャピラリー
56の挿通孔56a内に引き込まれてしまうワイヤ抜は
事故を確実に防止することができる。
ところで、銅ワイヤ素材が使用されている場合、銅は酸
化され易く、かつ比較的硬いため、第1ポンデイングに
おけるボンダビリティ−が低下する。
化され易く、かつ比較的硬いため、第1ポンデイングに
おけるボンダビリティ−が低下する。
すなわち、溶融中に銅ワイヤ素材の表面に酸化膜が形成
されると、溶融が不均一になり、ボールの形状が不通正
になる。また、ボールの表面に酸化膜が形成されると、
電極パッドとの金属結合性が低下する。そこで、ボール
生成時に還元性ガスを供給することにより、ボールの酸
化を防止することが考えられる。
されると、溶融が不均一になり、ボールの形状が不通正
になる。また、ボールの表面に酸化膜が形成されると、
電極パッドとの金属結合性が低下する。そこで、ボール
生成時に還元性ガスを供給することにより、ボールの酸
化を防止することが考えられる。
ところが、ボール生成時に還元性ガスが吹き付けられる
と、ボールが急冷却されて硬くなる。そして、ボールが
硬いと、熱圧着時における形状が悪くなるばかりでなく
、接符性が低下するという問題屯があることが、本発明
者によって明らかにされた。
と、ボールが急冷却されて硬くなる。そして、ボールが
硬いと、熱圧着時における形状が悪くなるばかりでなく
、接符性が低下するという問題屯があることが、本発明
者によって明らかにされた。
しかし、本実施例においては、ボール生成時にガス雰囲
気が所定温度範囲になるように加熱制御された還元性ガ
ス65がボール69の周囲に供給されるため、銅ワイヤ
素材68が使用される場合であっても、良好なボンダビ
リティ−が実現される。
気が所定温度範囲になるように加熱制御された還元性ガ
ス65がボール69の周囲に供給されるため、銅ワイヤ
素材68が使用される場合であっても、良好なボンダビ
リティ−が実現される。
すなわち、銅ワイヤ素材68のボール69は還元性ガス
65の雰囲気中で生成されるため、熔融中、その銅表面
に酸化膜が形成されることはない。
65の雰囲気中で生成されるため、熔融中、その銅表面
に酸化膜が形成されることはない。
その結果、銅ワイヤ素材68の先端は内部および表面全
体が熔融されるため、均一な表面張力が発生して真球度
の高いボール69が形成されることになる。
体が熔融されるため、均一な表面張力が発生して真球度
の高いボール69が形成されることになる。
また、還元性ガスだけであると、熔融されたボール69
がガス雰囲気によって急冷却されて硬くなる傾向を示す
が、還元性ガス雰囲気は、ガス供給源64から供給され
るガスをヒータ66で加熱制御されることによって所定
温度範囲内に維持されているため、ボール69は還元性
ガス65によって加熱されて適度な硬度を維持すること
になる。
がガス雰囲気によって急冷却されて硬くなる傾向を示す
が、還元性ガス雰囲気は、ガス供給源64から供給され
るガスをヒータ66で加熱制御されることによって所定
温度範囲内に維持されているため、ボール69は還元性
ガス65によって加熱されて適度な硬度を維持すること
になる。
このとき、還元性ガスは高温であると、還元作用が高め
られるため、前記酸化膜形成防止効果は一層高められる
ことになる。
られるため、前記酸化膜形成防止効果は一層高められる
ことになる。
このようにして、ボール69は酸化膜を形成されずに真
球度が高く、かつ、適度な硬度を維持しているため、銅
ワイヤ素材68であっても良好なボンダビリティ−をも
ってペレット2のパッド上にボンディングされることに
なる。
球度が高く、かつ、適度な硬度を維持しているため、銅
ワイヤ素材68であっても良好なボンダビリティ−をも
ってペレット2のパッド上にボンディングされることに
なる。
ここで、銅ワイヤ素材を用いて第1ボンディング部を形
成する場合において、良好なボンダビリティ−が得られ
る温度範囲は、キャピラリー下方のボール周囲の温度で
、100℃〜200℃であることを、本発明者らは実験
的に明らかにした。
成する場合において、良好なボンダビリティ−が得られ
る温度範囲は、キャピラリー下方のボール周囲の温度で
、100℃〜200℃であることを、本発明者らは実験
的に明らかにした。
、すなわち、純度99.999%の銅ワイヤ素材を使用
して放電電極によりボールを溶融形成させた場合、加熱
の効果は次のようになる。ガス雰囲気の温度100℃以
上でボールの硬度は低下され始める。温度200℃まで
は温度上昇するにつれてボール硬度は低下される。温度
200℃になると、ボール硬度の低下はほぼ飽和状態と
なる。そして、ガス雰囲気の温度が200℃を越えた場
合、高温度になったガスによってキャピラリー先端およ
びワイヤが過剰に加熱されることになるため、ボンディ
ングを繰り返すことによるキャピラリー内部、キャピラ
リー先端部の表面の汚れが増加する。したがって、還元
性ガスが200℃を越えて加熱されることは望ましくな
い。
して放電電極によりボールを溶融形成させた場合、加熱
の効果は次のようになる。ガス雰囲気の温度100℃以
上でボールの硬度は低下され始める。温度200℃まで
は温度上昇するにつれてボール硬度は低下される。温度
200℃になると、ボール硬度の低下はほぼ飽和状態と
なる。そして、ガス雰囲気の温度が200℃を越えた場
合、高温度になったガスによってキャピラリー先端およ
びワイヤが過剰に加熱されることになるため、ボンディ
ングを繰り返すことによるキャピラリー内部、キャピラ
リー先端部の表面の汚れが増加する。したがって、還元
性ガスが200℃を越えて加熱されることは望ましくな
い。
そこで、銅ワイヤ素材を用いてネイルヘッドボンディン
グする場合、ボール周囲における還元性ガス雰囲気の温
度が100℃〜200℃の範囲内になるように、還元性
ガスをヒータによって加熱制御することにより、良好な
ボンダビリティ−を得ることができる。
グする場合、ボール周囲における還元性ガス雰囲気の温
度が100℃〜200℃の範囲内になるように、還元性
ガスをヒータによって加熱制御することにより、良好な
ボンダビリティ−を得ることができる。
第1ボンディング部71が形成された後、キャピラリー
56がXY子テーブル3およびボンディングヘッド54
により、後述するような軌動をもって3次元的に用対移
動され、複数本のリード43.44.45のうち、最初
に第2ボンデイングすべきリード(以下、特記しない限
り、単にり一部とする。)に銅ワイヤ素材68の中間部
が埋着される。このとき、キャピラリー56に超音波振
動が付勢されるとともに、リードがヒートブロック52
により加熱されているため、銅ワイヤ素材68の挿着部
はリード上に超音波熱圧着され、もって、第2ボンディ
ング部72が形成される。
56がXY子テーブル3およびボンディングヘッド54
により、後述するような軌動をもって3次元的に用対移
動され、複数本のリード43.44.45のうち、最初
に第2ボンデイングすべきリード(以下、特記しない限
り、単にり一部とする。)に銅ワイヤ素材68の中間部
が埋着される。このとき、キャピラリー56に超音波振
動が付勢されるとともに、リードがヒートブロック52
により加熱されているため、銅ワイヤ素材68の挿着部
はリード上に超音波熱圧着され、もって、第2ボンディ
ング部72が形成される。
ここで、本実施例においては、銅ワイヤ素材68をルー
ピングさせるキャピラリー56は第15図に矢印で示さ
れている軌跡73を遣るように移動される。すなわち、
ギヤピラリ−56は第1ボンディング部71を形成した
後、上昇されるとともに、第2ポンデイングすべきリー
ドの方向へ横移動され、リードに指定されている第2ボ
ンディング点74の真上を一度通過された後、第2ボン
ディング点74に着地される。キャピラリー56の移動
について、このようなリード側リバース作動が実行され
ることにより、銅ワイヤ4のループ形状は第15図に示
されているように、最頂部75がペレット2の上縁から
遠ざかり、しかも、最頂部さが低くなった形状になり、
ループが安定することにあいまって、銅ワイヤ4とペレ
ット2との接触による短絡事故の発生が確実に防止され
ることになる。
ピングさせるキャピラリー56は第15図に矢印で示さ
れている軌跡73を遣るように移動される。すなわち、
ギヤピラリ−56は第1ボンディング部71を形成した
後、上昇されるとともに、第2ポンデイングすべきリー
ドの方向へ横移動され、リードに指定されている第2ボ
ンディング点74の真上を一度通過された後、第2ボン
ディング点74に着地される。キャピラリー56の移動
について、このようなリード側リバース作動が実行され
ることにより、銅ワイヤ4のループ形状は第15図に示
されているように、最頂部75がペレット2の上縁から
遠ざかり、しかも、最頂部さが低くなった形状になり、
ループが安定することにあいまって、銅ワイヤ4とペレ
ット2との接触による短絡事故の発生が確実に防止され
ることになる。
ところで、パッケージが小型化されたGaAs・FET
においては、ペレットの電極バンドがらり一部のボンデ
ィング点までの高低差Hと、同じく水平間隔りとの比、
すなわち、高低差/水平間隔(H/L) 、がその他の
半導体装置に比較して大きくなる。
においては、ペレットの電極バンドがらり一部のボンデ
ィング点までの高低差Hと、同じく水平間隔りとの比、
すなわち、高低差/水平間隔(H/L) 、がその他の
半導体装置に比較して大きくなる。
このように、高低差/水平間隔が大きくなる場合、線径
の細い金ワイヤ素材を使用し、そのループ形状をループ
最頂部が高くなるように形成することが考えられるが、
細い金ワイヤはきわめて柔軟であるため、金ワイヤのル
ープにおける剛性が不足し倒れや潰れ等の変形が発生し
易く、金ワイヤがペレットの上縁に接触することによる
短絡事故が引き起こされ易いという問題点があることが
、本発明者によって明らかにされた。また、線径か細く
なると、電気抵抗が大きくなるため、通電特性が低下す
ることになる。
の細い金ワイヤ素材を使用し、そのループ形状をループ
最頂部が高くなるように形成することが考えられるが、
細い金ワイヤはきわめて柔軟であるため、金ワイヤのル
ープにおける剛性が不足し倒れや潰れ等の変形が発生し
易く、金ワイヤがペレットの上縁に接触することによる
短絡事故が引き起こされ易いという問題点があることが
、本発明者によって明らかにされた。また、線径か細く
なると、電気抵抗が大きくなるため、通電特性が低下す
ることになる。
そこで、線径の太い金ワイヤ素材を使用することが考え
られるが、柔軟性が不足するため、最頂部が高くなった
ループ形状を得ることができないばかりでなく、金は貴
金属であるため、コストが大幅に増加されてしまう。
られるが、柔軟性が不足するため、最頂部が高くなった
ループ形状を得ることができないばかりでなく、金は貴
金属であるため、コストが大幅に増加されてしまう。
しかし、本実施例においては、銅ワイヤ素材が使用され
ているとともに、前述したように、ループ形状がその最
頂部75がペレット2の上縁から遠のき、かつ最頂部さ
が低くなるように形成されているため、銅ワイヤ4とペ
レット2との接触による短絡事故の発生は確実に防止さ
れる。
ているとともに、前述したように、ループ形状がその最
頂部75がペレット2の上縁から遠のき、かつ最頂部さ
が低くなるように形成されているため、銅ワイヤ4とペ
レット2との接触による短絡事故の発生は確実に防止さ
れる。
すなわち、銅は金に比べて柔軟性が低いため、前述した
通り、銅ワイヤ素材68に対するキャピラリー56のル
ーピング作動時にリード側において戻し動作が加えられ
ると、第15図に示されているようなループ形状を呈す
る銅ワイヤ4が得られる。また、この銅ワイヤ4のルー
プ剛性は金ワイヤのそれよりも大きくなるためclワイ
ヤのループにおいては倒れや潰れ等の変形が発生しない
。
通り、銅ワイヤ素材68に対するキャピラリー56のル
ーピング作動時にリード側において戻し動作が加えられ
ると、第15図に示されているようなループ形状を呈す
る銅ワイヤ4が得られる。また、この銅ワイヤ4のルー
プ剛性は金ワイヤのそれよりも大きくなるためclワイ
ヤのループにおいては倒れや潰れ等の変形が発生しない
。
したがって、銅ワイヤ4がペレット2の上縁に接触する
ことによる短絡事故が引き起こされることは防止される
。
ことによる短絡事故が引き起こされることは防止される
。
一方、銅線は金線に比べて引張強度等のような機械的強
度が高いため、細径を細く設定しても、充分な機械的強
度が得られる。銅ワイヤ素材の線径を細く設定すること
により、ルーピング操作が実行し易くなるため、前述し
たような所望のループ形状を得ることができる。電極パ
ッドとリードとの間に橋絡されるワイヤの線径を細く設
定すると、電気抵抗が増加してしまうが、銅は金に比べ
て電気抵抗率が小さいため、細い銅ワイヤにおいては電
気抵抗増加による通電特性の低下を抑制することができ
る。
度が高いため、細径を細く設定しても、充分な機械的強
度が得られる。銅ワイヤ素材の線径を細く設定すること
により、ルーピング操作が実行し易くなるため、前述し
たような所望のループ形状を得ることができる。電極パ
ッドとリードとの間に橋絡されるワイヤの線径を細く設
定すると、電気抵抗が増加してしまうが、銅は金に比べ
て電気抵抗率が小さいため、細い銅ワイヤにおいては電
気抵抗増加による通電特性の低下を抑制することができ
る。
しかも、銅は貴金属である金に比べて、価格がはるかに
安いため、コストを大幅に低減化させることができる。
安いため、コストを大幅に低減化させることができる。
第2ボンディング部72が形成されると、クランパ59
により銅ワイヤ素材68が把持され、クランパ59がキ
ャピラリー56と共に第2ボンディング部72から相対
的に離反移動される。この離反移動により、銅ワイヤ素
材68は第2ボンディング部72から引き千切られる。
により銅ワイヤ素材68が把持され、クランパ59がキ
ャピラリー56と共に第2ボンディング部72から相対
的に離反移動される。この離反移動により、銅ワイヤ素
材68は第2ボンディング部72から引き千切られる。
これにより、ペレット2の電極バンドとリードとの間に
は銅ワイヤ4が橋絡されることになる。
は銅ワイヤ4が橋絡されることになる。
その後、第2ボンディング作業を終えた銅ワイヤ素材6
8に対するクランパ59の把持が解除されるとともに、
キャピラリー56が若干上昇されることにより、銅ワイ
ヤ素材68の先端部がボール69の成形に必要な長さだ
け相対的に突き出される(所謂、テール出し動作である
。)。
8に対するクランパ59の把持が解除されるとともに、
キャピラリー56が若干上昇されることにより、銅ワイ
ヤ素材68の先端部がボール69の成形に必要な長さだ
け相対的に突き出される(所謂、テール出し動作である
。)。
以降、前記作動が繰り返し実施されることにより、残り
の電極パッド21.22.23と各り一部43.44.
45との間に銅ワイヤ4が順次橋絡されて行く。
の電極パッド21.22.23と各り一部43.44.
45との間に銅ワイヤ4が順次橋絡されて行く。
ところで、本実施例においては、ボンディング工具とし
て、指向性のないキャピラリー56が使用されているた
め、各銅ワイヤ4の架橋方向が交差する場合(例えば、
第2図において、ソース用のワイヤと、ドレイン用およ
びゲート用のワイヤとの関係)であっても、リードフレ
ームとボンディングアームとを相対的に回動させずに済
む、したがって、ワイヤボンディング装置の構造を簡単
化させることができる。
て、指向性のないキャピラリー56が使用されているた
め、各銅ワイヤ4の架橋方向が交差する場合(例えば、
第2図において、ソース用のワイヤと、ドレイン用およ
びゲート用のワイヤとの関係)であっても、リードフレ
ームとボンディングアームとを相対的に回動させずに済
む、したがって、ワイヤボンディング装置の構造を簡単
化させることができる。
また、本実施例においては、ソース、ドレインおよびゲ
ートのそれぞれに2本以上の銅ワイヤが橋絡されている
ため、電極パッドとリードとの間の通電量を増加させる
ことができる。特に、ソース用には計4本の銅ワイヤが
橋絡されるため、電力を充分に増巾させることが可能に
なる。
ートのそれぞれに2本以上の銅ワイヤが橋絡されている
ため、電極パッドとリードとの間の通電量を増加させる
ことができる。特に、ソース用には計4本の銅ワイヤが
橋絡されるため、電力を充分に増巾させることが可能に
なる。
ワイヤボンディング作業を実施された多連り−ドフレー
ム30は、その後、封止工程において、第16図に示さ
れているように、気密封止パッケージを形成される。
ム30は、その後、封止工程において、第16図に示さ
れているように、気密封止パッケージを形成される。
すなわち、第16図に示されているように、セラミック
を用いてベース41と略同−形状に形成されているキャ
ップ42が、ベース41の上端面の封止材層46上に被
せられる。ベース41とキャップ42とが封止材層46
を挟設されて合わされた状態で、封止炉(図示せず)を
通されて加熱されると、封止材層46が熔融される。熔
融された封止材層46が冷却して固化すると、封止部4
8が形成されるため、ベース41とキャップ42とは封
着され、これにより、気密封止パッケージ5が形成され
ることになる。
を用いてベース41と略同−形状に形成されているキャ
ップ42が、ベース41の上端面の封止材層46上に被
せられる。ベース41とキャップ42とが封止材層46
を挟設されて合わされた状態で、封止炉(図示せず)を
通されて加熱されると、封止材層46が熔融される。熔
融された封止材層46が冷却して固化すると、封止部4
8が形成されるため、ベース41とキャップ42とは封
着され、これにより、気密封止パッケージ5が形成され
ることになる。
このようにして気密封止パッケージ5が形成された後、
多連リードフレーム30はリード成形工程(図示せず)
において、各単位リードフレーム31毎に外枠32およ
びアウタリード33.34.35を切断され、第17図
に示されているようなGaAS−FETIが成形される
。
多連リードフレーム30はリード成形工程(図示せず)
において、各単位リードフレーム31毎に外枠32およ
びアウタリード33.34.35を切断され、第17図
に示されているようなGaAS−FETIが成形される
。
第17図に示されているように、このGaAs・FET
Iは衛星放送用アンプを構築するためのプリント配線基
板80の表面上に載置されるとともに、各アウタリード
についてリフローはんだ付は加工によって機械的かつ電
気的に接続されることにより、所謂表面実装される。
Iは衛星放送用アンプを構築するためのプリント配線基
板80の表面上に載置されるとともに、各アウタリード
についてリフローはんだ付は加工によって機械的かつ電
気的に接続されることにより、所謂表面実装される。
前記実施例によれば次の効果が得られる。
■ GaAs半導体ペレットの電極パッドとリードとの
間に橋絡するためのワイヤとして、銅系材料から成るワ
イヤを用いることにより、w4(Cu)は金(Au)に
比べて、機械的強度が高く、かつ、電気抵抗率が良好で
あるため、剛性の高いループが得られるとともに、良好
な電気抵抗を確保することができる。
間に橋絡するためのワイヤとして、銅系材料から成るワ
イヤを用いることにより、w4(Cu)は金(Au)に
比べて、機械的強度が高く、かつ、電気抵抗率が良好で
あるため、剛性の高いループが得られるとともに、良好
な電気抵抗を確保することができる。
■ 前記■により電極パッドとリードのボンディング点
との間隔が狭小化された場合であっても、ワイヤのルー
プ形状を適正に形成かつ維持することができるため、G
aAs−FETにおいてパッケージを小型化させること
ができる。
との間隔が狭小化された場合であっても、ワイヤのルー
プ形状を適正に形成かつ維持することができるため、G
aAs−FETにおいてパッケージを小型化させること
ができる。
■ 銅は貴金属である金に比べてはるかに低価格である
ため、銅ワイヤを使用することにより、製造コストを大
幅に低減化させることができる。
ため、銅ワイヤを使用することにより、製造コストを大
幅に低減化させることができる。
■ ワイヤの線径を細く設定すると、電気抵抗が増加し
てしまうが、銅は金に比べて電気抵抗率が小さいため、
銅ワイヤを使用することにより、電気抵抗増加による通
電特性の低下を抑制しつつ、線径を細く設定することが
できる。
てしまうが、銅は金に比べて電気抵抗率が小さいため、
銅ワイヤを使用することにより、電気抵抗増加による通
電特性の低下を抑制しつつ、線径を細く設定することが
できる。
■ 銅ワイヤ素材を使用するとともに、第2ボンデイン
グ側において戻し動作を加えることにより、銅ワイヤと
してループ形状がその最頂部がペレットの上縁から遠の
き、かつ最頂部さが低くなるように形成させることがで
きるため、銅ワイヤとペレットとの接触による短絡事故
の発生を確実に防止することができる。
グ側において戻し動作を加えることにより、銅ワイヤと
してループ形状がその最頂部がペレットの上縁から遠の
き、かつ最頂部さが低くなるように形成させることがで
きるため、銅ワイヤとペレットとの接触による短絡事故
の発生を確実に防止することができる。
■ キャピラリーの先端面にはみ出し防止凹部を没設す
ることにより、ネイルヘッドボンディング時においてボ
ールを凹部に挿入させた状態で、ペレットの電極パッド
に挿着させることにより、ボール69が凹部67によっ
てはみ出すのを防止することができるため、ボンディン
グ後の第1ボンディング部の形状を充分小球形化させ、
電極パッドからはみ出るのを防止することができる。
ることにより、ネイルヘッドボンディング時においてボ
ールを凹部に挿入させた状態で、ペレットの電極パッド
に挿着させることにより、ボール69が凹部67によっ
てはみ出すのを防止することができるため、ボンディン
グ後の第1ボンディング部の形状を充分小球形化させ、
電極パッドからはみ出るのを防止することができる。
■ しかも、銅ワイヤ素材の先端部に溶融形成されるボ
ールの球径は小さく設定しなくて済むため、第1ボンデ
ィング部について充分な体積を確保することができると
ともに、銅ワイヤ素材がキャピラリーの挿通孔内に引き
込まれてしまうワイヤ抜は事故を確実に防止することが
できる。
ールの球径は小さく設定しなくて済むため、第1ボンデ
ィング部について充分な体積を確保することができると
ともに、銅ワイヤ素材がキャピラリーの挿通孔内に引き
込まれてしまうワイヤ抜は事故を確実に防止することが
できる。
■゛ ワイヤの先端に放電アークによって形成されるボ
ールの周囲に供給されるガスを、そのガス雰囲気が所定
の温度範囲内になるように加熱制御することにより、ボ
ールの硬度を適正に維持させることができるため、その
ボールをペレットのパッド上に良好なポンダビリティ−
をもってボンディングさせることができる。
ールの周囲に供給されるガスを、そのガス雰囲気が所定
の温度範囲内になるように加熱制御することにより、ボ
ールの硬度を適正に維持させることができるため、その
ボールをペレットのパッド上に良好なポンダビリティ−
をもってボンディングさせることができる。
■ ガスとして還元性ガスを使用してこれを加熱しボー
ルの周囲に供給することにより、ガスの還元作用を高め
ることができるため、酸化膜形成防止効果をいっそう高
めることができる。
ルの周囲に供給することにより、ガスの還元作用を高め
ることができるため、酸化膜形成防止効果をいっそう高
めることができる。
[相] ボンディング工具として、指向性のないキャピ
ラリーを使用することにより、各銅ワイヤの架橋方向が
交差する方向である場合であっても、リードフレームと
ボンディングアームとを相対的に回動させずに済むため
、ワイヤボンディング装置の構造を簡単化させることが
できる。
ラリーを使用することにより、各銅ワイヤの架橋方向が
交差する方向である場合であっても、リードフレームと
ボンディングアームとを相対的に回動させずに済むため
、ワイヤボンディング装置の構造を簡単化させることが
できる。
■ GaAs−FETにおいてソース、ドレインおよび
ゲートのそれぞれに2本以上の銅ワイヤが橋絡すること
により、電極パッドとリードとの間の通電量を増加させ
ることができるため、電力を充分に増巾させることがで
きる。
ゲートのそれぞれに2本以上の銅ワイヤが橋絡すること
により、電極パッドとリードとの間の通電量を増加させ
ることができるため、電力を充分に増巾させることがで
きる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、銅ワイヤの材質、太さ、テール出し量、生成さ
れるボールの大きさ等は、GaAs半導体ペレットの大
きさ、硬さ、電極パッドの大きさ、厚さ、リードの材質
、電極パッドとリードとの高低差/水平距離、ループの
形状、高さ、長さ等々の諸条件に対応して、実験やコン
ピュータ・シェミレーション等のような経験的手法、お
よびその分析による理論式等により、最適値を求めるこ
とが望ましい。
れるボールの大きさ等は、GaAs半導体ペレットの大
きさ、硬さ、電極パッドの大きさ、厚さ、リードの材質
、電極パッドとリードとの高低差/水平距離、ループの
形状、高さ、長さ等々の諸条件に対応して、実験やコン
ピュータ・シェミレーション等のような経験的手法、お
よびその分析による理論式等により、最適値を求めるこ
とが望ましい。
前記実施例にかかる超音波熱圧着式ワイヤボンディング
装置を使用するに限らず、熱圧着式ワイヤボンディング
等を使用してもよい。
装置を使用するに限らず、熱圧着式ワイヤボンディング
等を使用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるGaAs−FETの
製造技術に通用した場合について説明したが、それに限
定されるものではなく、GaAs半導体から成るペレッ
トを備えている集積回路装置の製造技術等に通用するこ
とができる。
をその背景となった利用分野であるGaAs−FETの
製造技術に通用した場合について説明したが、それに限
定されるものではなく、GaAs半導体から成るペレッ
トを備えている集積回路装置の製造技術等に通用するこ
とができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡学に説明すれば、次の通りである。
て得られる効果を簡学に説明すれば、次の通りである。
GaAs半導体ペレットの電極パッドとリードとの間に
橋絡するためのワイヤとして、銅系材料から成るワイヤ
を用いることにより、[71(Cu)は金(Au)に比
べて、機械的強度が高く、かつ、電気抵抗率が良好であ
るため、剛性の高いループ゛ が得られるとともに、良
好な電気抵抗を確保することができる。
橋絡するためのワイヤとして、銅系材料から成るワイヤ
を用いることにより、[71(Cu)は金(Au)に比
べて、機械的強度が高く、かつ、電気抵抗率が良好であ
るため、剛性の高いループ゛ が得られるとともに、良
好な電気抵抗を確保することができる。
第1図は本発明の一実施例であるGaAs−FETを示
す縦断面図、 第2図は第1図の■−■線に沿う平面断面図、第3図は
それに使用されているペレットを示す平面パターン図、 第4図は同じく縦断面図、 第5図は第1図に示されているGaAs−FETの製造
に使用された多連リードフレームを示す一部省略平面図
、 第6図は第5図の■部を示す拡大部分平面図、第7図は
その底面図、 第8図はベレットボンディング後の状態を示す第6図の
■−■線に沿う断面図に相当する拡大部分断面図、 第9図は第1図に示されているGaAs−FETについ
ての製造方法中、ワイヤボンディング工程に使用される
ワイヤボンディング装置を示す正面図、 第1θ図はそのトーチ部付近を示す一部切断拡大正面図
、 第11図はそのキャピラリー先端部を示す拡大部分断面
図、 第12図、第13図および第14図はそのネイルヘッド
ボンディングの作用を説明するための各拡大部分断面図
、 第15図はそのルーピングの作用を説明するための拡大
部分断面図、 第16図は第1図に示されているGaAs−FETの製
造方法中、封止工程を示す一部切断分解正面図、 第17図は第1図に示されているQaAs−FETの外
観を示す斜視図である。 1−GaAs−FET (半導体装置)、2・GaAs
半導体ペレット、3・・・リード、4・・・ワイヤ(銅
ワイヤ)、5・・・パッケージ、11・・・GaAs基
板部、12・・・バッファ層、13・・・N層、14・
・・N”ffl、15・・・ソース、16・・・ドレイ
ン、17・・・ゲート、18・・・絶縁層、19・・・
配線層、2o・・・保護膜、21・・・ソース用電極パ
ッド、22・・・ドレイン用電極バンド、23・・・ゲ
ート用電極パッド、30・・・多連リードフレーム、3
1・・・単位リードフレーム、32・・・外枠、33・
・・ソース用アウタリード、34・・・ドレイン用アウ
タリード、35・・・ゲート用アウタリード、36・・
・位置決め用透孔、37・・・位置決め用切欠部、40
・・・ボンディング部、41・・・ベース、42・・・
キャップ、43・・・ソース用リード、44・・・ドレ
イン用リード、45・・・ゲート用リード、46・・・
封止材層、47・・・ボンディング層、48・・・封止
部、50・・・ワイヤボンディング装置、51・・・フ
ィーダ、52・・・ヒートブロック、53・・・XY子
テーブル54・・・ボンディングヘッド、55・・・ボ
ンディングアーム、56・・・キャピラリー、56a・
・・挿通孔、57.58・・・クランパアーム、59・
・・クランパ、60・・・ガイド、61・・・放電電極
、62・・・電源回路、63・・・チューブ、64・・
・ガス供給源、65・・・還元性ガス、66・・・ヒー
タ、67・・・はみ出し防止凹部、68・・・銅ワイヤ
素材、69・・・ボール、71・・・第1ボンディング
部、72・・・第2ボンディング部、73・・・ルーピ
ング軌跡、74・・・第2ボンディング点、75・・・
ループ最頂部、80・・・プリント配線基板。 代理人 弁理士 梶 原 辰 也第3図 第4図 第7図 第8図 第15図 第16111
す縦断面図、 第2図は第1図の■−■線に沿う平面断面図、第3図は
それに使用されているペレットを示す平面パターン図、 第4図は同じく縦断面図、 第5図は第1図に示されているGaAs−FETの製造
に使用された多連リードフレームを示す一部省略平面図
、 第6図は第5図の■部を示す拡大部分平面図、第7図は
その底面図、 第8図はベレットボンディング後の状態を示す第6図の
■−■線に沿う断面図に相当する拡大部分断面図、 第9図は第1図に示されているGaAs−FETについ
ての製造方法中、ワイヤボンディング工程に使用される
ワイヤボンディング装置を示す正面図、 第1θ図はそのトーチ部付近を示す一部切断拡大正面図
、 第11図はそのキャピラリー先端部を示す拡大部分断面
図、 第12図、第13図および第14図はそのネイルヘッド
ボンディングの作用を説明するための各拡大部分断面図
、 第15図はそのルーピングの作用を説明するための拡大
部分断面図、 第16図は第1図に示されているGaAs−FETの製
造方法中、封止工程を示す一部切断分解正面図、 第17図は第1図に示されているQaAs−FETの外
観を示す斜視図である。 1−GaAs−FET (半導体装置)、2・GaAs
半導体ペレット、3・・・リード、4・・・ワイヤ(銅
ワイヤ)、5・・・パッケージ、11・・・GaAs基
板部、12・・・バッファ層、13・・・N層、14・
・・N”ffl、15・・・ソース、16・・・ドレイ
ン、17・・・ゲート、18・・・絶縁層、19・・・
配線層、2o・・・保護膜、21・・・ソース用電極パ
ッド、22・・・ドレイン用電極バンド、23・・・ゲ
ート用電極パッド、30・・・多連リードフレーム、3
1・・・単位リードフレーム、32・・・外枠、33・
・・ソース用アウタリード、34・・・ドレイン用アウ
タリード、35・・・ゲート用アウタリード、36・・
・位置決め用透孔、37・・・位置決め用切欠部、40
・・・ボンディング部、41・・・ベース、42・・・
キャップ、43・・・ソース用リード、44・・・ドレ
イン用リード、45・・・ゲート用リード、46・・・
封止材層、47・・・ボンディング層、48・・・封止
部、50・・・ワイヤボンディング装置、51・・・フ
ィーダ、52・・・ヒートブロック、53・・・XY子
テーブル54・・・ボンディングヘッド、55・・・ボ
ンディングアーム、56・・・キャピラリー、56a・
・・挿通孔、57.58・・・クランパアーム、59・
・・クランパ、60・・・ガイド、61・・・放電電極
、62・・・電源回路、63・・・チューブ、64・・
・ガス供給源、65・・・還元性ガス、66・・・ヒー
タ、67・・・はみ出し防止凹部、68・・・銅ワイヤ
素材、69・・・ボール、71・・・第1ボンディング
部、72・・・第2ボンディング部、73・・・ルーピ
ング軌跡、74・・・第2ボンディング点、75・・・
ループ最頂部、80・・・プリント配線基板。 代理人 弁理士 梶 原 辰 也第3図 第4図 第7図 第8図 第15図 第16111
Claims (1)
- 【特許請求の範囲】 1、ガリウム−砒素半導体基板から成るペレットと、複
数本のリードと、ペレットの電極パッドと各リードとの
間に橋絡されているワイヤと、ペレット、各リードの一
部およびワイヤを封止するパッケージとを備えており、
前記ワイヤとして銅系材料から成るワイヤが使用されて
いることを特徴とする半導体装置。 2、ワイヤのループ形状が、そのループの最頂部がペレ
ットの上縁から遠ざかるように形成されていることを特
徴とする特許請求の範囲第1項記載の半導体装置。 3、ペレットが、同種の電極を複数個宛形成されており
、同種の電極が同一のリードに複数本のワイヤを介して
電気的に接続されていることを特徴とする特許請求の範
囲第1項記載の半導体装置。 4、ガリウム−砒素半導体基板から成るペレットの電極
パッドと、リードとの間にワイヤを橋絡させるに際し、
銅系材料から成るワイヤ素材を使用するとともに、この
ワイヤ素材の一端をペレットの電極パッドにボンディン
グした後、ワイヤ素材の中間部をリードにボンディング
しようとする時に、リードにおける指定ボンディング点
を一度通過してから、この指定ボンディング点に接触す
ることにより、橋絡されるワイヤのループ形状をその最
頂部がペレットの上縁から遠ざかる形状に形成せしめた
ことを特徴とする半導体装置の製造方法。 5、ワイヤ素材の一端をペレットの電極パッドにボンデ
ィングさせるに際し、ワイヤ素材の先端部にボールを溶
融成形し、このボールを電極パッドにその径方向へのは
み出しを抑制しつつ、熱圧着させるようにしたことを特
徴とする特許請求の範囲第4項記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291582A JPH01132130A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291582A JPH01132130A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01132130A true JPH01132130A (ja) | 1989-05-24 |
Family
ID=17770797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62291582A Pending JPH01132130A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01132130A (ja) |
-
1987
- 1987-11-17 JP JP62291582A patent/JPH01132130A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6661087B2 (en) | Lead frame and flip chip semiconductor package with the same | |
US7394146B2 (en) | MOSFET package | |
US6180891B1 (en) | Control of size and heat affected zone for fine pitch wire bonding | |
US5550407A (en) | Semiconductor device having an aluminum alloy wiring line | |
EP0276564B1 (en) | Wire bonding | |
US20030162378A1 (en) | Bonding method and bonding apparatus | |
US8569163B2 (en) | Ultrasonic wire bonding method for a semiconductor device | |
TW200830442A (en) | Non-pull back pad package with an additional solder standoff | |
JPH0350758A (ja) | 樹脂封止型半導体装置 | |
JPH08191114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US9553068B2 (en) | Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer | |
JP3535760B2 (ja) | 樹脂封止型半導体装置,その製造方法及びリードフレーム | |
TWI274406B (en) | Dual gauge leadframe | |
JPH01132130A (ja) | 半導体装置およびその製造方法 | |
JPS62276840A (ja) | ボンデイング装置 | |
JP3210456B2 (ja) | 金属ワイヤにおけるボールの形成方法 | |
JP3007632B1 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS63266845A (ja) | ワイヤボンデイング装置 | |
KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
JP2000106381A (ja) | 半導体装置の製造方法 | |
JPS63164230A (ja) | ワイヤボンディング方法 | |
JPH0231438A (ja) | 半導体装置の製造方法。 | |
JPH01280326A (ja) | 半導体装置 |