JPH01131999A - 監視用ユニバーサル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明はユニバーサル人出力装置に係り、更に具体的に
いえば、ソフトウェアを利用して共通の電子回路を制御
監視するため様々の入出力信号を反復使用する入出力装
置に係るものである。

発明の背景 機械、信号もしくは装置を制御するのにこれまでも様々
な種類の機械やプロセスが使用されてきた。

例えば、米国特許４．６０７，３３３は所望のパターン
を蓄積しているプログラムが制御する電子ビーム露出装
置に係り、デジタル制御回路、デジタル・アナログ変換
器そして増幅器を介して偏向の程度に比例している電圧
としてコンピュータのデータを静電偏向器へ加える。

更に、米国特許３，５７３．４４２は、ファンクション
の遂行、選択、計算そして組み合わせをするサンプルデ
ータタイプのコンピュータを教示している。それは単一
の時分割もしくは多重演算増幅器を備えており、この演
算増幅器は多数の入力信号を介してアナログ信号量を加
減算し、そしてキャパシタのようなメモリ装置にその結
果を多数の出力スイッチを介して蓄積させるようになっ
ている。結果はアナログ出力及び／又はフィードバック
信号として適正時に取り出される。

更に、米国特許３，５４８．１７０は、プロセスとして
すべてのアナログコントローラのファンクションを引き
継いでいる信号デジタルコンビ５−夕に係るものであり
、感知要素からの信号を入力マルチプレクサに入れると
、コンピュータはそれらを一時に一つづつ走査する。信
号はコンピュータに入れる前に個々の値を有するデジタ
ル信号に変換される。コンピュータからの出力信号はア
ナログ信号に変換されるか、もしくはデジタルのままで
ある。米国特許３，５４８．１７０は、入力、出力の、
アナログとデジタルの信号に対し異なる電子要素を有し
ているディスクリートな回路を使用している。

最後に、ファームウェアとしてのマイクロコンヒ二−タ
カラ成るセントラルコントロールユニットと、このセン
トラルコントロールユニットと入力端子との間の入力イ
ンタファレンスとして働く入力回路と、セントラルコン
トロールユニットからの出力信号に応答して出力端子へ
接続される出力回路制御外部装置とを設けたプログラム
可能な論理コントローラ、所望なら使用者がセットする
シーケンスプログラムを蓄積するプログラムメモリー、
プログラムを監視もしくはセットするのに使用するキー
入力装置、そして指令がプログラムセツティングに送ら
れたことを指示し、そしてまたプログラム実行中指令が
実行されていることを′指示する指示装置を米国特許４
，４０４，６２５は開示している。米国特許４，４０４
．６２５の入力と出力回路は異なり、そしてソフトウェ
ア制御のパルス幅変調電源ではなくデスクＩＪ　−トな
要素からそれらの特性をつくっている。

一般に、上記の装置はいずれも特定の監視もしくは制御
ファンクションを実行するように設計されている。

制御目的のための本デジタルマイクロプロセッサは、感
知フィールド装置からの各種の入力信号の状態を調える
特別の電子部品から独特に構成されたディスクリート回
路を利用し、且つ特定の電子部品から構成され前記フィ
ールド装置を制御するために必要とされる各種の出力信
号を提供するためのディスクリート回路を利用する。更
に、入力は、今の電子回路においては出力と独立に扱わ
れる。

本発明の目的は、種々の入力信号に対して繰り返し利用
される電子回路の共通セットを利用する改良された入力
−出力装置を提供することにある。

発明の特徴 本発明は、装置への入力信号あるいは装置からの出力信
号である電気信号を監視するためのユニバーサル装置に
関し、この装置は、予め選択されたレベルにある入力あ
るいは出力を前記電気信号とするプログラム可能なメモ
リ、このプログラム可能なメモリに関連するマイクロプ
ロセッサ、信号調整回路、及び前記マイクロプロセッサ
および・前記プログラム可能なメモリによって制御され
、前記プログラム可能なメモリによって決められた各信
号に対する特定のビットストリームを発生し、前記信号
調整回路を作動して前記プログラム可能なメモリによっ
て決められた前記電気信号を監視する手段から構成され
ており、異なる電気信号を、前記プログラム可能なメモ
リを再び定めることにより前記信号調整回路によって監
視することができる。

本発明は、また入力信号を順次感知し、出力信号を提供
するユニバーサル装置に関し、この装置は、マイクロプ
ロセッサ、選択されたレベルにあるものを前記入力信号
および前記出力信号とするプログラム可能なメモリ、前
記マイクロプロセッサによって制御され、前記入力信号
および前記出力信号を順次選択するマルチプレクサ、前
記マイクロプロセッサおよび前記プログラム可能なメモ
リによって制御され順次選択された各入力信号および出
力信号に対するデジタルビットストリームを発生するた
めの手段、前記デジタルパルスピットスｌ−ＩＪ−ムを
順次選択された各入力信号および出力信号に対するアナ
ログ信号に変換する回路、及び前記アナログ信号によっ
て作動され、前記プログラム可能なメモリによって決め
られた前記入力信号を感知し前記出力信号を提供する信
号調整回路から構成され、前記信号調整回路手段が前記
プログラム可能なメモリ手段をプログラムすることによ
り前記入力信号を感知し、前記出力信号を発生するよう
にされている。

本発明は、更に種々のフィールド装置からの入力信号を
順次感知し出力信号を種々のフィールド装置に提供する
ユニバーサル入出力装置に関し、この装置は、マイクロ
プロセッサ、各フィールド装置に接続するように構成さ
れた信号調整回路、前記マイクロプロセッサによって制
御され、前記信号調整回路に接続される前記フィールド
装置を決め、前記フィールド装置からの前記入力信号を
決め、且つ前記フィード装置への出力信号を決めるプロ
グラム可能なメモリ手段、各入力信号および出力信号に
対するデジタルビットストリームを発生するためのビデ
オＲＡＭ、前記マイクロプロセッサによって制御され前
記入力信号および前記出力信号を順次選択するマルチプ
レクサ、前記デジタルパルスビットストリームをアナロ
グ信号に変換する回路から構成され、前記信号調整回路
は、前記アナログ信号によって作動され、前記フィール
ド装置からの入力信号を順次感知し、前記出力信号を前
記フィード装置に提供して前記フィード装置を制御し、
前記信号調整回路は、前記プログラム可能なメモリをプ
ログラムすることにより、前記入力信号を感知し前記出
力信号を発生し、更に、前記信号調整回路によって感知
された前記入力信号を予め選択された範囲内で増幅する
ゲインプログラマブル増幅器、前記マイクロプロセッサ
からのデジタル信号をアナログ信号に変換するだめのデ
ジタル・アナログ変換器、及び前記ゲインプログラマブ
ル増幅器からの前記アナログ信号を、前記デジタル・ア
ナログ変換器からの前記アナログ信号と比較する比較器
を備える。

実施例 図面を通して同一部分には同一番号が用いられる。

第１図は、適当な配線（図示されていない）によってフ
ィールド装置４に接続されるのに適している入出力装置
２を概略水している。例えばフィールド装置４は抵抗温
度検出器、サーミスタ、サーモカップル、或いは電圧ま
たは電流読み取り器の何れかから成っている。

第２図は、ここで述べられる実施例に用いられる構成を
示すダイアダラムであり、一つのサブネットワークにお
いて、３０の入出力装置２　　（１０Ｐの数）が主処理
族装置すなわちＭ’Ｐ３によって制御され、そして３０
未満の主処理装置（ＭＰの数）すなわちＭＰ３はバック
ボーン・ローカル・エリア・ネットワーク（Ｌａｎ）５
によって接続される。各々のＭＰ３は３０未満の入出力
装置２を制御する。第２図は３０のＭＰ３と３０の入出
力装置２を示しているが、ＭＰ３或いは入出力装置２の
如何なる数であっても、本発明の精神から離れることな
く用いることができる。

各々のＭＰ３は、入出力装置２の中央処理装置６によっ
て遂行される命令を起こすのに適している。

入出力装置２はフィールド装置４からの入力信号を調整
し、或いは監視するのに適しており、また、ここで詳細
に述べられる方法でフィールド装置４を制御するために
必要な出力信号をチャンネル上に与える。

ここで述べられる発明は３２フイ一ルド信号を３２チヤ
ンネル゛に乗せるのに適している。しかしながら、入出
力装置２は本発明の精神から離れることなく如何なる数
のチャンネルに乗せるために変形することもできる。

入出力装置２は、中央処理装置６、ＥＰＲＯＭまたはメ
モリ８、連続した通信制御装置またはキーボード１０、
マルチプレックサ１２．１４．１６、信号調整回路１８
、プログラム可能な利得増幅器（ＰＧＡ）２２、Ｄ／Ａ
変換器（ＤＡＣ）、比較器２Ｇ、電源２８、および電圧
レベルシフタ３０を有している。入出力装置２は、また
ここで詳細に述べられる方法で信号調整回路を付勢する
デジタルビット列発生手段を有している。好ましい実施
例は、シフトレジスタまたはカウンタも用いられるけれ
ども、ビット列を発生するためのＶＲＡＭ２０を備えて
いる。

第３図は、チャンネル１０４と同様な１チヤンネル用の
信号調整回路の代表的なダイアグラムである。信号調整
回路は、本発明の精神から離れることなく如何なる数の
チャンネルに適用することもできるけれども、本発明の
信号条件付回路は３２チヤンネルを用いている。フィー
ルド装置４はチャンネルに接続されている。各々のチャ
ンネルは、４つの端子、ＴＥＲＭＩ、ＴＥＲＭ２、ＴＥ
ＲＭ３、およびトランスジューサまたはフィールド装置
４からの次の信号入力または出力の何れか一つに利用者
を接続するためのグランドを有している。

アナログ入力 例−電圧　０−１０　　ＶＤＣ −電流　４−２４−２ Ｏ抵抗温度検出器 一サーモカツプル、ＪＳＫとＴ型 一サーミスタ パルス入力 例−〇−１０Ｈｚ アナログ出力 例−電圧　０−１０　　ＶＤＣ −電流　４−２４−２ Ｏパルス幅変調信号 デジタル出力 例−才ン・オフ状態 信号調整回路１８は下記（ａ）〜（６）に用いられるア
ナログ回路から成っている。

（ａ）　　雑音をろ波するため、 （ｂ）　　電磁妨害から電気的に保護するため、（ｃ）
　　−酸モードの電圧雑音を抑圧するため、（ｄ）　　
上記入力および出力を感知するため、ＣＰＵ６は、キー
ボード１０によってメモリ８に選択され、蓄積されるべ
き予め決められたパラメータを有するソフトウェアプロ
グラムを利用する。

ＥＰＲＯＭ８は、その中に入出力装置２を形成するだめ
の固定ソフトウェアプログラムを有しており、そしてこ
こでそのＥＰＲＯＭ８について記載する。

どのタイプのフィールド装置、すなわちトランスジュー
サ４を各チャンネルに接続するかを明確にするために、
使用者は、ＥＰＲＯＭ８内のソフトウェアを使用してシ
ステムを実義するか又は形成しなければならない。特に
、入出力装置２をキーボード１０で付勢してＥＰＲＯＭ
８に記憶されている形成メニュープログラムを示し、こ
のようにして入出力装置２を制御するか又は監視する各
チャンネルの入出力パラメータを形成し定義するように
使用者にさせてもよい。

ＶＲＡＭ２０は、２４ＭＨｚの速度で各チャンネルに対
して０と４０９６ビット情報との間の連続するビットパ
ルスストリームすなわちビットパルスの流れを発生し、
そしてＶＲＡＭ２０の従来のＲＡＭ部に形状パラメータ
を記憶するための形状メモリも含んでいる。入出力装置
２は、また２４ＭＨｚ以外のクロック周波数で動作する
。キーボード８は、ＶＲＡＭ２０のＲＡＭ部を形成し、
そして状態情報を与えるために用いられる。

ここに開始された好ましい実施例がＶＲＡＭ２０を用い
て前記のパルスの流れを発生しているけれども、部品が
４０９６ビットシフトレジスタによって３２チヤンネル
として構成されるならば、シフトレジスタ又はカウンタ
もＶＲＡＭ２０の代わりに使用される。すなわち、部品
は、３２チヤンネル上に０と４０９６ビット情報との間
に連続するビットパルスの流れを発生するように構成さ
れる。ＶＲＡＭ２０がシフトレジスタと交換されたとし
ても、形状パラメータを記憶するだめのＲＡＭを使用す
ることが必要である。本明細書は、好ましい実施例とし
て、０と４０９６ビットとの間のビットの流れの使用に
ついて記載しているが４０９６以下又はそれ以上の如何
なる偶数も使用可能である。

ここに記載された入出力装置２は、上記に言及したフィ
ールド装置４から如何なるアナログ、デジタル又はパル
ス入力信号又は出力信号を監視し又は制御するようにプ
ログラムされている。

特定のチャンネルを形成するように各チャンネルの端子
に接続されたフィールド装置、すなわちトランスジュー
サ４のタイプを定めるために、入出力装置２の使用者は
、キーボード１０を付勢してＥＰＲＯＭ８のシステムメ
ニューから“点形成”選択を示す。例えば、システムメ
ニューは使用者に次のような質疑応答を連続的にもたら
す。

１、　点の名称　−使用者は点の名称を定める。例えば
、使用者は特定の部屋の温 度を定める。

２、　点のタイプ−使用者は、点がアナログ入力、゛ア
ナログ出力、デジタル入力、 又はデジタル出力であるかどう か定める。

３、ＭＰの数を定める（第２図で言及する特定の主処理
ユニットを定める。） ４、ＩＯＰ数を定義する。（第２図に記載された特定の
入出力装置を定める。） ５、　フィールド装置、すなわちトランスジューサ４を
信号状態図路１８に接続するチャンネル数（各入出力装
置２に対して３２チヤンネルまである）を定める。

６、　検出器のタイプを定める一使用者は次のうちから
一つを選択する。

−抵抗温度検出器 −熱電対 一電圧 一電流 使用者がアナログ入力を選定すると、使用者はサブメニ
ューの次の項目を選択することを要求される。

（ａ）ベース−最小有効値 （ｂ）スパン−最大有効値 さらに使用者は当業者周知の方法にしたがって線形化、
補正および変換を工学ユニットに明示する。また、アラ
ーム区域が、ベースとスパンとの間の所定の値において
読取りが現れる場合にはアラームがスクリーン上に目に
見えるように現れるようにセットされている。

使用者がアナログ出力を選定すると、使用者はサブメニ
ューの次の項目を選択することを要求される。

（ａ）最大スケール （ｂ）最小スケール 使用者は上記の選定とともに、所望の結果に制御するた
めにアナログ出力とアナログ入力とを結合するフィード
バックポイントを明示することを要求される。

使用者がデジタル入力を選定すると、使用者はサブメニ
ューの次の付勢モードを選択することを要求される。

（ａ）常開モード （ｂ）常閉モード 使用者がデジタル出力を選定すると、使用者はサブメニ
ューの次の付勢モードを選択することを要求される。

（ａ）常開モード （ｂ）常閉モード （ｃ）瞬時モード （ｄ）保持モード 上記の手順にしたがって使用者は入出力装置２をプログ
ラムし、チャンネルの端子に通電すべきフィールド検出
器すなわち変換器４のタイプを制御または監視できる。

この方式で全部で３２のチャンネルがプログラムされて
いる。注目すべきことは、上述したように、ＥＰＲＯＭ
８に埋め込まれているソフトウェアを介して入出力装置
２を配置するときは、入出力装置２またはフィールドハ
ードウェア４のハードウェアには何の変更も要しないと
いうことである。

例をあげると、例えば、チャンネル１は直流電圧０〜１
０ボルトのアナログ出力信号をプログラムされ、チャネ
ル２は抵抗温度器からのアナログ入力信号をプログラム
され、チャネル３は直流電圧０〜１０ボルトのアナログ
出力信号をプログラムされるという具合である。

例えば、ＶＲＡＭのような、ビットストリームを発生さ
せる手段２０すなわちシフトレジスタ２０が採用されて
おり、２４メガヘルツで０〜４０９６ビットの情報の範
囲のビットパターンを発生させる。前記の方式でプログ
ラムされた各チャンネルにはＥＰＲＯＭ８内に蓄積され
たＶＲＡＭ２０を操作する固有の方法が存する。特に、
ＶＲＡＭ２０のＲＡＭ部分はＶＲＡＭ２０が集積したパ
ルスストリームパターンを決定し、ＥＰＲＯＭ８内のソ
フトウェアプログラムがこのＲＡＭ部分とリンクしてい
る。

例えば、あるチャンネルが毎分０〜２００ガロンの範囲
内で流量トランスジューサ４をモニターし、所望値が毎
分１００ガロンであれば、毎分０〜２００ガロンの値が
入出力装置２へのアナログ入力の直流電圧０〜１０ボル
トの値に相当するように入出力装置２のプログラムがセ
ットされる。

もし、第２チヤンネルが所望の毎分１００ガロンになる
ように流量を調整する最終制御エレメントに直流電圧０
〜１０ボルトの範囲内で制御出力信号を送るようにプロ
グラムされていると、ＶＲＡＭ２０は２０４８ビットの
「オン」と２０４８ビットの「オフ」を有するパターン
を発生させ、毎分１００ガロンに相当する直流電圧５ボ
ルトを表す。

フィールド装置４のトランスジューサの読み取りに関し
て、入出力装置２を説明する。このフィールド装置４で
は入出力装置２にアナログ入力が入るようになっており
、この入力は、第４図において負荷抵抗５０して示す抵
抗−温度装置であるサーミスタ等から得られる。抵抗−
温度装置であるサーミスタの負荷抵抗５０における端子
５２．５４．５６は、ターム２、ターム３および特定の
チャネルのグラウン、ドに接続されている。ＣＰＵ６は
、アドレスバス７およびデータバス１４を用いて、マル
チプレクサ１４ふよび１２を介して、ＶＲＡＭ、すなわ
ちシフトレジスタ群２０における適切なメツセージを選
択する。このシフトレジスタは、先に述べたようにプロ
グラムされた信号状態回路１８に結線されたフィールド
装置４に対応している。

抵抗−温度装置であるサーミスタ４から入出力装置２に
入力されるアナログ入力を検出する場合には、小さな値
の付与電流ｌが負荷５０を介して発生し、その電圧の読
み取りが、特定のチャネル上の入出力装置２によって行
われる。

この小さな値の付与電流ｉがＶＲＡＭ、すなわちシフト
レジスタ群２０によって発生される。このシフトレジス
タは比較的低いビットの流れ、例えば１０ビットの「オ
ン」を発生して、付与電流ｉを形成するようになってい
る。

シフトレジスタ４０を用いて、２４ＭＨｚから３ＭＨｚ
の範囲にあるＶＲＡＭ２０からのビットの流れをバッフ
ァしている。レベルシフタ群３０を用いて、ビットの流
れのパターンを適切な電圧レベルに変換している。さら
にこのレベルシフタ群３０は電源２８に接続されている
。電源２８は２８ボルトの電圧となっている。第３図に
示す電圧蓄積キャパシター２３が２８ボルトの電源の一
部に変化するので、シフタ群３０が「オン」状態にある
期間は、「ビットパターン」のデユーティサイクルによ
って測定され、この期間に関する情報は状態回路１８に
供給される。

抵抗−温度装置であるサーミスタ４を介して電流ｊを付
与するために、ＣＰＵ６はアドレスバス７およびデータ
バス１１を用いて、マルチプレクサ１４．１２を介して
適切なメツセージをＶＲＡＩＶｉ２０内で選択し、その
メツセージをＶＲＡＭであるシフトレジスタ群２０内に
発生させて、適切なビットパターンを発生させる。この
ビットパターンは、シフトレジスタ群４０を介してバッ
ファーされ、適切な信号状態回路１８を動作させるよう
に、電圧シフタ群３０によって翻訳される。これによっ
て、電流ｉがフィールド装置４の適切なトランスジュー
サに付与される。次に、信号状態回路１８、マルチプレ
クサ１６、ＰＧＡ２２、ＤＡＣ１４およびコンパレータ
２６によって、抵抗−温度装置であるサーミスタ４から
の電圧出力が、負荷抵抗５０の両端間において読み取ら
れる。

より詳細には、マルチプレクサ１６は、同じチャンネル
で抵抗負荷５０により与えられる電圧出力を選択し、そ
して、このような信号は、ＰＧＡにより処理され、０と
Ｉ　ＶＤＣとの間のアナログ電圧出力を増幅するために
、必要に応じて、信号利得を与えるようにする。その後
、アナログ電圧出力は、コンパレータ２６により、ＤＡ
Ｃ２４のアナログ信号レベルと比較される。この信号レ
ベルは、アドレスバス７及びデータバス１１を介して、
ＣＰＵ６により変更されており、ＰＧＡ２２から与えら
れる値に等しいＤＡＣ２，４のアナログ出力を与えるよ
うにする。ＤＡＣ２４のアナログ出力がＰＧＡ２２から
与えられる値に等しくなると、ＣＰＵ４は、効果的に、
フィールド装置４からアナログ入力信号を読み取ってし
まう。ＤＡＣを利用する代わりに、ディスクリートなア
ナログ・デジタル集積コンバータも利用され得る。

もし、トランスジューサ４がサーモカップルであるなら
ば、入出力装置２が前述された手続きに従って、このよ
うなフィールド装置４からアナログ入力を読み取るとき
に、電流ｉを付与する必要がない。

以下、フィールド装置４のトランスジューサへのアナロ
グ出力に関して、入出力装置２を更に説明する。もし、
ＣＰＵ６がＤＡＣ２４を作動させる位置により示される
値が、メモリ８内に記憶される制御パラメータにより望
まれる値でないならば、あるいは、もし、入出力装置２
が特定のフィールド装置４の出力を変更するためにＭＰ
により命令されるならば、そうすれば、ＶＲＡＭあるい
はシフトレジスタ２０は、ＣＰＵ６により、アドレスバ
ス７及びデータバス１１を介して、マルチプレクサ１２
及び１４により、変化を与えられる。

例えば、もし、チャンネルの１つが、１分当たり０−２
００ガロンの範囲及び１分当たり１００ガロンの所望の
値を有するフロートランスジューサを有するフィールド
装置を監視することが必要とされるならば、構成プログ
ラムは、以前に構成され関連した制御アルゴリズムの使
用により、構成され、この結果、１分当たりＯ−２００
ガロンは、０−１０ＶＤＣの値に対応し、トランスジュ
ーサ４を介しての５ＶＤＣの電圧出力は、１分当たり１
００ガロンの所望のフローを示している。

２０４８ビットストリームのＶＲＡＭあるいはシフトレ
ジスタ２０の発生は、所望の５ＶＤＣ出力あるいは１分
当たり１００ガロンの所望のフローを示すであろう。も
し、所望のフローが、１分間当たり１００ガロンの値よ
り下になるならば、ＶＲＡＭ２０は、ＣＰＵ６により、
アドレスバス７及びデータバス１１を介して、変化を与
えられ、２０４８ビットストリームを発生させるように
し、このストリームは、シフトレジスタ４０により緩衝
され、電圧シフタ３０により翻訳され、そして、信号調
整回路１８により調整され、それゆえ、フィールド装置
４を処理して、アナログ信号出力を所望の結果に訂正す
るようにする。

第５図は、アナログ電流入力あるいは出力のためのフィ
ールド装置あるいはトランスジューサ４を示す。トラン
スジューサ４のターミナル６２及び６４は、特定のラヤ
ンネルのターム１及び２に接続されている。

第６図は、特定のチャンネルのデジタル入力のためのフ
ィールド装置あるいはトランスジューサ４を示す。フィ
ールド装置４は、スイッチ７０から構成され、端子７２
及び７４は、それぞれ、信号調整回路１８のターム２及
びグラウンドに接続されている。

あるチャンネル上の入出力装置２へのデジタル入力を検
出するために、ＣＰＵ６は、ＶＲＡＭ中の適当なメツセ
ージを選択するか、あるいは、レジスタ２０をシフトさ
せて、シフトレジスタ４０によってバッファされ、電圧
レベルシフタ３０により、デジタルフィールド装置４へ
の印加に先立って信号調整回路１８によって調整された
、一般に５〜２４ＶＤＣのセンス電圧を生成するように
翻訳されたビットストリームを生成する。もし、フィー
ルド装置４のスイッチ７０が開かれているならば、その
ときは、検出電圧は、フィールド装置４によって、一つ
の条件を代表している信号調整回路１８にリターンされ
る。もしスイッチ７０が閉じているときは、グランドへ
のショートが存在し、検出電圧は他の条件を代表してい
る信号調整回路１８にはリターンされない。

デジタル出力は、同様に働く。

入出力装置２は、ここでいうアナログ出力を適応してい
るパルス幅変調出力を生成する。電流変換器へのバルブ
、ダンパ、モータおよび空圧計などのフィールド装置４
は、パルス幅変調信号によって制御されてもよい。入出
力装置２は、ＶＲＡＭ２０、電圧シフタ３０および電源
２８を利用して、あるチャンネル上にパルス幅変調信号
を生成してもよい。ＶＲＡＭ２０あるいはシフトレジス
タ２０からのパルスストリームの変調は、第７図に示さ
れるパルスストリームを「オン」または「オフ」するこ
とによって決定される。

電流変換器へのバルブ、ダンパ、モータ及び空圧計など
のフィールド装置４は、「オン」と「オフ」のビットの
比として定義されるパルス幅変調信号のデユーティサイ
クルに基づいて、特徴的に、パルス幅変調信号に対して
、異なった応答をする。

たとえば、あるモータライズドダンパは、もしそのよう
に設計されていれば、パルス幅信号が１０％のデユーテ
ィサイクルを有していれば、一定のパーセント開き、ま
た、２５％のデユーティサイクルが適用されれば、位置
を変えるであろう。

入出力装置２は、デジタルマイクロプロセッサ６へのデ
ータ収集の目的で、異なったタイプのフィールド信号に
結合されるべき信号調整回路１８中の同じアナログ回路
を利用する。マルチプレクサ１２．１４および１６を利
用することにより、３２の信号が、入出力装置２によっ
て受は入れられてもよい。

ここで記載した入出力装置２は、次の１０のエリアに利
用されてもよい。

（ａ）　　監視制御とデータ収集 ら〕　ビルディングおよび工場自動システム（ｃ）　　
プロセス制御システム （ｄ）　　監視および制御システム （ｅ）　　プログラム可能なロジック制御システム（ｆ
）　　データ収集システム 作動、用途とともに好ましい実施例を、図面との関係で
とくに説明したが、当業者であれば、本発明の精神を離
脱することなく、好ましい実施例の変形を容易に考え出
すことが可能である。したがって、本発明は、図面に示
されたものに限定されると理解すべきでないことは言う
までもない。

【図面の簡単な説明】

第１図は、入出力装置の概略図である。第２図は、主処
理ユニットに結合された入出力装置のサブシステムを示
す線図である。第３図は、１つのチャンネル用の信号調
整回路を線図である。第４図は、アナログ入力の線図で
ある。第５図は、アナログ電流入力の線図である。第６
図は、デジタル入力の線図である。第７図は、パルス幅
変調出力信号の線図である。 ２・・・・・・入出力装置、６−・・・・・中央処理装
置、７・・・・・・アドレスバス、８・・・・・・ＥＰ
ＲＯＭ。 １０・・・・・・キーボード、１１・・・・・・データ
バス、１２．１４．１６・・・・・・マルチプレックサ
、１８・・・・・・信号調整回路、 ２２・・・・・・プログラム可能な利得増幅器、２４・
・・・・・Ｄ／Ａ変換器、２６・・・・・・比較器、２
８・・・・・・電源、３０・・・・・・電圧レベルシフ
タ。

Claims (13)

【特許請求の範囲】
1. （１）装置への入力信号または装置からの出力信号とし
   ての任意の電気信号を監視する監視用ユニバーサル装置
   において、予め設定したレベルにおいて前記電気信号を
   入力または出力信号として定めるプログラム可能なメモ
   リ手段と、該メモリ手段と協働するマイクロプロセッサ
   手段と、信号調整回路手段と、前記マイクロプロセッサ
   手段と前記メモリ手段によって制御され、前記メモリ手
   段によって定められる各信号に対して特定のビットスト
   リームを発生し、前記信号調整回路手段を付勢して前記
   メモリ手段によって定められる前記の電気信号を監視す
   る、ビットストリームの発生手段とを備え、前記プログ
   ラム可能なメモリ手段を再設定することにより、種々の
   電気信号が前記信号調整回路手段によって監視されるこ
   とを特徴とする装置。
2. （２）順次、入力信号を感知して出力信号を提供するユ
   ニバーサル装置において、 （ａ）マイクロプロセッサ手段と、 （ｂ）予め設定したレベルにおいて入力及び出力信号を
   定めるプログラム可能なメモリ手段と、（ｃ）前記マイ
   クロプロセッサ手段によって制御され、順次前記入力信
   号と出力信号とを選択するマルチプレクサ手段と、 （ｄ）前記マイクロプロセッサ手段と前記メモリ手段に
   よって制御され、前記順次選択された入力及び出力信号
   の各々に対してデジタルビットストリームを発生する手
   段と、 （ｅ）前記順次選択された入力及び出力信号の各々に対
   して前記デジタルビットストリームをアナログ信号に翻
   訳する手段と、 （ｆ）前記アナログ信号によって付勢され、前記入力信
   号を感知して前記メモリ手段によって定められる前記出
   力信号を提供する信号調整回路手段とから成り、該信号
   調整回路手段が任意の入力信号を感知して前記メモリ手
   段のプログラムにより前記出力信号を発生する、ことを
   特徴とする装置。
3. （３）前記発生手段が、選択した入力及び出力信号の各
   々に対して所定の周波数で０〜４０９６ビットの情報の
   前記デジタルビットストリームを発生するシフトレジス
   タ手段から成る請求項１記載の装置。
4. （４）前記発生手段が、選択した入力及び出力信号の各
   々に対して前記デジタルビットストリームを発生するビ
   デオＲＡＭ手段から成る請求項１記載の装置。
5. （５）前記信号調整回路手段は、前記入力及び出力信号
   の各々を感知するチャンネルを含んでいる請求項３記載
   の装置。
6. （６）前記信号調整回路手段は、３２本のチャンネルを
   含んでいる請求項５記載の装置。
7. （７）前記ビデオＲＡＭ手段は、前記順次選択した入力
   及び出力信号の各々に対して所定の周波数で０〜４０９
   ６ビットの情報のデジタルビットストリームを発生する
   請求項６記載の装置。
8. （８）前記プログラム可能なメモリ手段が、（ａ）前記
   入力信号と前記出力信号とを定めるＥＰＲＯＭに固定さ
   れたソフトウェアと、 （ｂ）前記入力信号と出力信号とを記憶する前記ビデオ
   ＲＡＭ手段に含まれるＲＡＭ手段と、から成ることを特
   徴とする請求項７記載の装置。
9. （９）前記ＲＡＭ手段は、ビデオＲＡＭ手段とは分離し
   ている請求項８記載の装置。
10. （１０）前記翻訳手段は、電源に協働して種々の所定の
    アナログ信号を発生する電圧シフト手段から成る請求項
    ８記載の装置。
11. （１１）前記信号調整回路手段は、アナログ及びデジタ
    ル信号を感知しかつ提供する回路手段を含む請求項１０
    記載の装置。
12. （１２）種々のフィールド装置からの入力信号を逐次に
    感知するとともに出力信号を種々のフィールド装置へ提
    供するユニバーサル入出力装置において、 （ａ）マイクロプロセッサ手段と、 （ｂ）各フィールド装置に接続するようになった信号調
    整回路手段と、 （ｃ）（ｉ）前記フィールド装置を前記信号調整回路手
    段に接続し、（ｉｉ）前記入力信号を選択したレベルに
    設定し、（ｉｉｉ）前記出力信号を選択したレベルに設
    定する、プログラム可能なメモリ手段と、 （ｄ）前記マイクロプロセッサ手段と前記プログラム可
    能なメモリ手段とにより制御されて前記入力信号と出力
    信号の各々に対してデジタルビットストリームを発生す
    るビデオＲＡＭ手段と、 （ｅ）前記マイクロプロセッサ手段によって制御され、
    順次前記入力信号と出力信号とを選択するマルチプレク
    サ手段と、 （ｆ）前記デジタルパルスビットストリームをアナログ
    信号に翻訳する手段と、 （ｇ）前記信号調整回路手段が、前記アナログ信号によ
    って付勢され、（ｉ）前記フィールド装置からの前記選
    択された入力信号を各々感知して、（ｉｉ）前記フィー
    ルド装置を制御するために前記フィールド装置への前記
    選択された出力信号を各々提供し、 それにより、前記信号調整回路手段が任意 の入力信号を感知して前記メモリ手段のプログラムによ
    り前記出力信号を発生するようになっており、さらに、 （ｈ）所定範囲内で前記信号調整回路手段により検出さ
    れた前記入力信号を増幅するプログラム可能な利得増幅
    手段と、 （ｉ）前記マイクロプロセッサ手段からのデジタル信号
    をアナログ信号に変換するデジタル・アナログ変換手段
    と、 （ｊ）前記マイクロプロセッサ手段に関連して前記プロ
    グラム可能な利得増幅手段からのアナログ信号を前記デ
    ジタル・アナログ変換器からの前記アナログ信号と比較
    する比較手段と、を有することを特徴とする装置。
13. （１３）前記信号は、アナログ信号またはデジタル信号
    でプログラム可能であることを特徴とするユニバーサル
    入出力装置。