JPH01128614A - Voltage comparing circuit - Google Patents

Voltage comparing circuit

Info

Publication number
JPH01128614A
JPH01128614A JP62286754A JP28675487A JPH01128614A JP H01128614 A JPH01128614 A JP H01128614A JP 62286754 A JP62286754 A JP 62286754A JP 28675487 A JP28675487 A JP 28675487A JP H01128614 A JPH01128614 A JP H01128614A
Authority
JP
Japan
Prior art keywords
analog switch
comparator
turned
input terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62286754A
Other languages
Japanese (ja)
Inventor
Tomohiro Miyazaki
友宏 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62286754A priority Critical patent/JPH01128614A/en
Publication of JPH01128614A publication Critical patent/JPH01128614A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To reduce energy consumption due to a pull-up resistance by using an open drain (or an open collector) type comparator and an analog switch, which has the control terminal to be active low, respectively in two numbers and obtaining 'H' level and 'L' level outputs with the switching operation of the both. CONSTITUTION:When the electric potential of a non-inverting input terminal 6 is obtained as a V1, the electric potential of a non-inverting input terminal 7 is obtained as a V2 and the electric potential of an output terminal 9 is obtained as a V0, in case of V1<V2, a condition is stabilized so that the output step transistor of a comparator 5 can be turned on, the output step transistor of a comparator 4 can be turned off, an analog switch 2 can be turned on and an analog switch 3 can be turned off. In case of V1>V2, the condition is stabilized so that the output step transistor of the comparator 5 can be turned off, the output step transistor of the comparator 4 can be turned on, the analog switch 2 can be turned off and the analog switch 3 can be turned on. Even in any stable condition, when a load condition to the output terminal 9 is a high impedance, a current is not flown to a resistance 1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信におけるパルス受信ト1路等に
用いられる電圧比較回路に関し、特にオー、プントレイ
ン(あるいはオープンコレクタ)形のコンパレータを用
−た電圧比較回路に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a voltage comparator circuit used in a pulse receiving circuit in digital communication, and particularly to a voltage comparator circuit that uses an open-train (or open collector) type comparator. The present invention relates to a voltage comparator circuit.

〔従来の技術〕[Conventional technology]

従来、この種の電圧比較回路は第3図に示すようにオー
プンドレイン〔あるbはオープンコレクタ〕形のコンパ
レータ21と、ゾルアップ抵抗22とにより構成されて
いた。この電圧比較回路によれば、非反転入力端子23
の電位をVICV:I。
Conventionally, this type of voltage comparison circuit has been comprised of an open drain (open collector) type comparator 21 and a sol-up resistor 22, as shown in FIG. According to this voltage comparison circuit, the non-inverting input terminal 23
The potential of VICV:I.

反転入力端子24の電位をVz[:V〕、出力端子28
の電位をVo(V)、プルアップ抵抗22の抵抗値をR
o (Ω〕、電源端子27の電位をVDDcv〕とする
と。
The potential of the inverting input terminal 24 is set to Vz[:V], and the potential of the output terminal 28 is set to Vz[:V].
The potential of is Vo (V), and the resistance value of the pull-up resistor 22 is R
o (Ω), and the potential of the power supply terminal 27 is VDDcv].

7束< V 2 のとき。7 bundles <V 2 When.

V(1=O[:V〕 となシアゾルアップ抵抗22に なる電流が流れ。V(1=O[:V] Tona Shear Sol Up Resistance 22 A current flows.

なる電力がプルアップ抵抗22で消費される。amount of power is consumed by the pull-up resistor 22.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のような従来の電圧比較回路において、プルアップ
抵抗22での電力消費を低減する一方法として、プルア
ップ抵抗22の抵抗値R,を大きくするという方法があ
る。
In the conventional voltage comparator circuit as described above, one method of reducing power consumption in the pull-up resistor 22 is to increase the resistance value R of the pull-up resistor 22.

しかし、一般的に出力端子28と負電源入力端子26と
の間には浮遊容量C8が存在するため。
However, this is because stray capacitance C8 generally exists between the output terminal 28 and the negative power supply input terminal 26.

Vl <v、の状態からVl >V2の状態に変化した
とき、第4図に示すように、抵抗22の抵抗値Roが小
さいときは(a)に示すごとく出力端子28いときは(
b)に示すごとく出力端子28の出力波形の立上がシ部
分に”なまシ“が発生し、プルアップ抵抗22の抵抗値
R,の増大によシこの”なまシ”をよシ悪化させてしま
う。従って、このような電圧比較回路では特に高速動作
が要求される場合、プルアップ抵抗22の抵抗値R,を
あまυ大きくすることはできず、プルアップ抵抗22に
よる電力消費PGが大きくなってしまうという問題点が
あった〇 本発明は従来のもののこのような問題点を解決しようと
するもので、高速動作を維持したまま。
When changing from the state of Vl <v to the state of Vl >V2, as shown in FIG. 4, when the resistance value Ro of the resistor 22 is small, as shown in (a), when the output terminal 28 is
As shown in b), a "slug" occurs at the rising edge of the output waveform of the output terminal 28, and this "slug" can be overcome by increasing the resistance value R of the pull-up resistor 22. It will make it worse. Therefore, especially when high-speed operation is required in such a voltage comparator circuit, the resistance value R of the pull-up resistor 22 cannot be made too large, and the power consumption PG due to the pull-up resistor 22 increases. The present invention is an attempt to solve these problems of conventional products, while maintaining high-speed operation.

プルアップ抵抗による電力消費を少なくした電圧比較回
路を提供するものである。
The present invention provides a voltage comparison circuit that reduces power consumption due to pull-up resistors.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明の電圧比較回路は、一端が電源に接続された抵抗
と、前記抵抗の他端にアナログ信号入力端子が接続され
た第1のアナログスイッチおよび第りのアナログスイッ
チと、出力端子が前記第1のアナログスイッチのアナロ
グ信号出力端子および前記第2のアナログスイッチのア
クティブロー(m L、ow )の制御端子に接続され
た第1のオープンドレイン(あるいはオープンコレクタ
)形コンパレータと、出力端子が前記第2のアナログス
イッチのアナログ信号出力端子および前記第1のアナ・
グスイ・テのアクティブ・−(二LOW )の制御端子
に接続され、かつ、非反転入力端子が前記第1のコンパ
レータの反転入力端子に接続され、かつ2反転入力端子
が前記第1のコンパレータの非反転入力端子に接続され
た第2のオープンドレイン(あるいはオープンコレクタ
)形コンパレータとによシ構成される。
The voltage comparison circuit of the present invention includes a resistor having one end connected to a power source, a first analog switch and a second analog switch having an analog signal input terminal connected to the other end of the resistor, and an output terminal of the first analog switch. a first open drain (or open collector) type comparator connected to an analog signal output terminal of the first analog switch and an active low (m L, ow ) control terminal of the second analog switch; The analog signal output terminal of the second analog switch and the first analog switch
A non-inverting input terminal is connected to an active - (2 LOW) control terminal of the first comparator, and a second inverting input terminal is connected to an inverting input terminal of the first comparator. It is configured with a second open drain (or open collector) type comparator connected to the non-inverting input terminal.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

この電圧比較回路は、一端が電源に接続された抵抗1と
、抵抗1の他端にアナログ信号入力端子CI)が接続さ
れた第1のアナログスイッチ2および第2のアナログス
イッチ3と、出力端子が第1のアナログスイッチ2のア
ナログ信号出力端子(0)および第2のアナログスイッ
チ3のアクティブ・−(bn#L・−)の制御端子(C
)に接続された第1のオープンドレイン(あるいはオー
プンコレクタ)形コンパレータ4と、出力端子が第2の
アナログスイッチ3のアナログ信号出力端子(0)およ
び第1のアナログスイッチ2のアクティブ。−(=詔、
I、。7.。お、旬や、。、やよ。
This voltage comparison circuit includes a resistor 1 whose one end is connected to a power supply, a first analog switch 2 and a second analog switch 3 whose other end is connected to an analog signal input terminal CI), and an output terminal. are the analog signal output terminal (0) of the first analog switch 2 and the control terminal (C
), and the output terminal is the analog signal output terminal (0) of the second analog switch 3 and the active state of the first analog switch 2. -(= edict,
I. 7. . Oh, seasonal. , Yayo.

され、かつ、非反転入力端子が第1のコンパレータ4の
反転入力端子に接続され、かつ2反転入力端子が第1の
コンパレータ4の非反転入力端子に接続された第2のオ
ープンドレイン(あるいはオープンコレクタ)形コンパ
レータ5とによシ構成される。
and a second open drain (or open collector type comparator 5.

次に本電圧比較回路の動作について説明する。Next, the operation of this voltage comparison circuit will be explained.

第1図において、非反転入力端子6の電位をvl +反
転入力端子7の電位をv2 、出力端子8の電位をVo
とする。
In FIG. 1, the potential of the non-inverting input terminal 6 is vl + the potential of the inverting input terminal 7 is v2, and the potential of the output terminal 8 is Vo
shall be.

まず、vlくv2の状態を考えると、コンパレータ5の
出力段トランジスタはON、コンパレータ4の出力段ト
ランジスタはOFF 、アナログスイッチ2はON、ア
ナログスイッチ3 ハOFF 。
First, considering the states of vl and v2, the output stage transistor of comparator 5 is ON, the output stage transistor of comparator 4 is OFF, analog switch 2 is ON, and analog switch 3 is OFF.

の状態に安定する。このときコン/′:レータ4,5の
出力段トランジスタをスイッチ4/、5/に、アナログ
スイッチ2,3をスイッチ2/、3/に簡略的に置き換
えて等価回路を書くと、第2図(、)となる。
stabilizes in the state of In this case, if we simply replace the output stage transistors of converters 4 and 5 with switches 4/ and 5/ and the analog switches 2 and 3 with switches 2/ and 3/, we can draw an equivalent circuit as shown in Figure 2. (,) becomes.

また、第1図においてVl〉Vzの状態を考えると、コ
ンパレータ5の出力段トランジスタはOFF 、コンパ
レータ4の出力段トランジスタはONtアナログスイッ
チ2はOFF 、アナログスイッチ3はONの状態に安
定する。このとき、コンノくレータ4,5の出力段トラ
ンジスタをスイッチ4/、 5/に、アナログスイッチ
2,3をスイッチ2/、3/に簡略的に置き換えて等価
回路を書くと第2図(b)となる。
Further, considering the state of Vl>Vz in FIG. 1, the output stage transistor of the comparator 5 is OFF, the output stage transistor of the comparator 4 is ON, the analog switch 2 is OFF, and the analog switch 3 is stable in the ON state. At this time, if we simply replace the output stage transistors of the converters 4 and 5 with switches 4/ and 5/ and the analog switches 2 and 3 with switches 2/ and 3/, we can draw an equivalent circuit as shown in Figure 2 (b). ).

第2図(a)および(b)から明らかなようにr Vt
 <v2のときvo=″L”(=O[:V〕)、tたv
L>v2のときVo =″′H”(= Vl)D ) 
l!:なり、イずレノ安定状態においても、出力端子8
に対°する負荷条件が高インピーダンスであれば抵抗1
に電流は流れない。また、アナログスイッチ2,3がC
−MO8構成であれば、その静消費電力は極めて小さい
As is clear from FIGS. 2(a) and (b), r Vt
When <v2, vo=″L” (=O[:V]), t and v
When L>v2, Vo=″′H”(=Vl)D)
l! :Even in stable state, output terminal 8
If the load condition for ° is high impedance, resistor 1
No current flows through. Also, analog switches 2 and 3 are C
-The MO8 configuration has extremely low static power consumption.

なお、第1図において、抵抗1は+VOが”H″から@
L″′へ、また”L#からH#のそれぞれの変化の瞬間
におけるアナログスイッチ2とコンパレータ4の同時O
N、あるいはアナログスイッチ3とコンパレータ5の同
時ONによるVDD〜Ov間の電流を制限するために効
果的に作用する。
In addition, in Fig. 1, resistor 1 has +VO from "H" to @
Simultaneous O of analog switch 2 and comparator 4 at the moment of each change from L'' to H# and from L# to H#.
This effectively acts to limit the current between VDD and Ov due to N, or when analog switch 3 and comparator 5 are turned on simultaneously.

〔発明の効果〕〔Effect of the invention〕

以上の説明によシ明らかなように1本発明はオープンド
レイン(あるいはオープンコレクタ)形コンパレータお
よびアクティブローの制御端子を有するアナログスイッ
チを2個ずつ用い2両者のスイッチング動作によfi@
H’レベル a L wレベル出力を得ることによシ、
高速動作を維持したままプル′アッノ抵抗による電力消
費を少なくすることができるという効果がある。
As is clear from the above description, 1. the present invention uses two analog switches each having an open drain (or open collector) type comparator and an active low control terminal, and 2. the switching operation of both.
By obtaining H' level a L w level output,
This has the effect of reducing power consumption by the pull-arno resistor while maintaining high-speed operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の電圧比較回路の一実施例を示す回路図
、第2図は第1図の電圧比較回路の動作概略を示す説明
図、第3図は従来の電圧比較回路の一例を示す回路図、
第4図は第3図の電圧比較回路の動作波形を示す説明図
である。 図において、1は抵抗、2,3はアナログスイyf、4
,5はコンパレータ、6は非反転入力端子、7は反転入
力端子、8は出力端子 2/、3/はアナログスイッチ
2,3のスイッチング動作を示ススイッ、t 、 4/
、 5/はコンパレータ4,5のオープンドレイン(あ
るいはオープンコレクタ)のトランジスタのスイッチン
グ動作を示すスイッチである。 第1図 第2図 L
FIG. 1 is a circuit diagram showing an embodiment of the voltage comparison circuit of the present invention, FIG. 2 is an explanatory diagram showing an outline of the operation of the voltage comparison circuit of FIG. 1, and FIG. 3 is an example of a conventional voltage comparison circuit. Circuit diagram shown,
FIG. 4 is an explanatory diagram showing operating waveforms of the voltage comparison circuit of FIG. 3. In the figure, 1 is a resistor, 2 and 3 are analog switches yf, and 4
, 5 is a comparator, 6 is a non-inverting input terminal, 7 is an inverting input terminal, 8 is an output terminal. 2/, 3/ indicate the switching operation of analog switches 2 and 3, t, 4/
, 5/ are switches indicating the switching operation of the open drain (or open collector) transistors of the comparators 4 and 5. Figure 1 Figure 2 L

Claims (1)

【特許請求の範囲】[Claims] 1、一端が電源に接続された抵抗と、前記抵抗の他端に
アナログ信号入力端子が接続された第1のアナログスイ
ッチおよび第2のアナログスイッチと、出力端子が前記
第1のアナログスイッチのアナログ信号出力端子および
前記第2のアナログスイッチのアクティブローの制御端
子に接続された第1のオープンドレイン(あるいはオー
プンコレクタ)形コンパレータと、出力端子が前記第2
のアナログスイッチのアナログ信号出力端子および前記
第1のアナログスイッチのアクティブローの制御端子に
接続され、かつ、非反転入力端子が前記第1のコンパレ
ータの反転入力端子に接続され、かつ、反転入力端子が
前記第1のコンパレータの非反転入力端子に接続された
第2のオープンドレイン(あるいはオープンコレクタ)
形コンパレータとにより構成されたことを特徴とする電
圧比較回路。
1. A resistor having one end connected to a power supply, a first analog switch and a second analog switch having an analog signal input terminal connected to the other end of the resistor, and an output terminal having an analog signal of the first analog switch. a first open drain (or open collector) type comparator connected to a signal output terminal and an active low control terminal of the second analog switch;
is connected to an analog signal output terminal of an analog switch and an active low control terminal of the first analog switch, and a non-inverting input terminal is connected to an inverting input terminal of the first comparator, and an inverting input terminal is a second open drain (or open collector) connected to the non-inverting input terminal of the first comparator.
A voltage comparison circuit comprising a type comparator.
JP62286754A 1987-11-13 1987-11-13 Voltage comparing circuit Pending JPH01128614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62286754A JPH01128614A (en) 1987-11-13 1987-11-13 Voltage comparing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62286754A JPH01128614A (en) 1987-11-13 1987-11-13 Voltage comparing circuit

Publications (1)

Publication Number Publication Date
JPH01128614A true JPH01128614A (en) 1989-05-22

Family

ID=17708611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62286754A Pending JPH01128614A (en) 1987-11-13 1987-11-13 Voltage comparing circuit

Country Status (1)

Country Link
JP (1) JPH01128614A (en)

Similar Documents

Publication Publication Date Title
US4783607A (en) TTL/CMOS compatible input buffer with Schmitt trigger
KR0165538B1 (en) Integrated circuit for signal level converter
JPS58116817A (en) Ttl-c-mos input buffer
JPH04143791A (en) Power source circuit for driving liquid crystal display
JPH0287819A (en) Bicmos logic circuit
JPH05196659A (en) Chopper type comparator
JPH0215953B2 (en)
JPH01128614A (en) Voltage comparing circuit
US6469543B1 (en) High speed output buffers using voltage followers
JP2547791B2 (en) Voltage comparison circuit
JPH04236515A (en) Voltage comparator circuit
JPH01128613A (en) Voltage comparing circuit
JPH04361420A (en) Voltage comparator circuit
JPS62151022A (en) Logic circuit
JPH01148973A (en) Voltage comparing circuit
JP2944337B2 (en) Level conversion circuit
JPS594231A (en) High-speed logical circuit
KR910001146Y1 (en) Voltage conversion circuit of ttl logic
JP2754552B2 (en) comparator
JPS61120525A (en) Level converting circuit
JPWO2002047268A1 (en) Driver circuit
JP2000165214A (en) Clocked comparator
JP2570801B2 (en) Input buffer circuit
KR930006135Y1 (en) Circuit for generating electric pulses
JP3060494B2 (en) flip flop