JP2547791B2 - Voltage comparison circuit - Google Patents
Voltage comparison circuitInfo
- Publication number
- JP2547791B2 JP2547791B2 JP62234483A JP23448387A JP2547791B2 JP 2547791 B2 JP2547791 B2 JP 2547791B2 JP 62234483 A JP62234483 A JP 62234483A JP 23448387 A JP23448387 A JP 23448387A JP 2547791 B2 JP2547791 B2 JP 2547791B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- resistor
- inverting
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル通信におけるパルス受信回路等に
用いられる電圧比較回路に関し、特にオープンドレイン
（あるいはオープンコレクタ）形のコンパレータを用い
た電圧比較回路に関する。The present invention relates to a voltage comparison circuit used in a pulse receiving circuit or the like in digital communication, and more particularly to a voltage comparison circuit using an open drain (or open collector) type comparator. .
［従来の技術］ 従来のこの種の電圧比較回路の一構成例を第３図に示
す。[Prior Art] FIG. 3 shows a configuration example of a conventional voltage comparison circuit of this type.
同図において、オープンドレイン（あるいはオープン
コレクタ）形のコンパレータ21は、非反転入力端子23及
び反転入力端子24より比較すべき両電圧を入力し、その
出力はプルアップ抵抗22を介してプルアップ抵抗用電源
端子27に接続されるとともに、出力端子28に接続されて
いる。また、25はコンパレータ用正電源端子、26はコン
パレータ用負電源端子である。In the figure, an open drain (or open collector) type comparator 21 inputs both voltages to be compared from a non-inverting input terminal 23 and an inverting input terminal 24, and its output is pulled up via a pull-up resistor 22. It is connected to the power supply terminal 27 and the output terminal 28. Further, 25 is a positive power supply terminal for the comparator, and 26 is a negative power supply terminal for the comparator.
ここで、非反転入力端子23の電位をV1［Ｖ］、反転入
力端子24の電位をV2［Ｖ］、出力端子28の電位をV
0［Ｖ］、プルアップ抵抗22の抵抗値をR0［Ω］、電源
端子27の電位をVDD［Ｖ］とすると、 V1＜V2のとき、 V0＝０［Ｖ］ となり、プルアップ抵抗22に Ｉ＝VDD/R0 なる電流が流れ、 P0＝（VDD）2/R0 なる電力がプルアップ抵抗22で消費される。Here, the potential of the non-inverting input terminal 23 is V 1 [V], the potential of the inverting input terminal 24 is V 2 [V], and the potential of the output terminal 28 is V
0 [V], the resistance value of the pull-up resistor 22 is R 0 [Ω], and the potential of the power supply terminal 27 is V DD [V], V 0 = 0 [V] when V 1 <V 2 . A current of I = V DD / R 0 flows through the pull-up resistor 22, and power of P 0 = (V DD ) 2 / R 0 is consumed by the pull-up resistor 22.
このようなプルアップ抵抗22での電力消費を低減する
一方法として、プルアップ抵抗22の抵抗値R0を大きくす
るという方法があった。As one method of reducing the power consumption of the pull-up resistor 22, there is a method of increasing the resistance value R 0 of the pull-up resistor 22.
［解決すべき問題点］ しかしながら、上述した従来の電圧比較回路では、一
般的に出力端子28〜負電源出力端子26間に浮遊容量CSが
存在するため、V1＜V2の状態からV1＞V2の状態に変化し
たとき、第４図に示すように出力端子28の出力波形の立
上がり部分に“なまり”が発生し、プルアップ抵抗22の
抵抗値R0の増大は、この“なまり”を悪化させてしま
う。[Problems to be Solved] However, in the above-described conventional voltage comparison circuit, stray capacitance C S is generally present between the output terminal 28 and the negative power supply output terminal 26, and therefore, from the state of V 1 <V 2 to V 1> when the change in the state of V 2, "rounding" is generated in the rising portion of the output waveform of the output terminal 28 as shown in FIG. 4, increase in the resistance value R 0 of the pull-up resistor 22, this " It makes the "dullness" worse.
従って、このような電圧比較回路では特に高速動作が
要求される場合、プルアップ抵抗22の抵抗値R0をあまり
大きくすることはできず、プルアップ抵抗22での電力消
費P0が大きくなってしまうという欠点がある。Therefore, in such a voltage comparison circuit, when particularly high-speed operation is required, the resistance value R 0 of the pull-up resistor 22 cannot be increased so much, and the power consumption P 0 in the pull-up resistor 22 increases. There is a drawback that it ends up.
［問題点の解決手段］ 本発明は上記問題点を解決し、高速動作を維持したま
まプルアップ抵抗での消費電力をなくすことができる電
圧比較回路を提供することを目的とする。[Means for Solving Problems] It is an object of the present invention to solve the above problems and provide a voltage comparison circuit capable of eliminating power consumption in a pull-up resistor while maintaining high-speed operation.
上記目的を達成するため本発明に係る電圧比較回路
は、比較すべき両電圧を反転入力端子及び非反転入力端
子を介して入力し、両電圧の比較結果を出力する第１の
コンパレータと、反転入力端子が第１のコンパレータの
非反転入力端子に接続され、非反転入力端子が第１のコ
ンパレータの反転入力端子に接続され入力した両電圧の
比較結果を出力する第２のコンパレータと、第１のコン
パレータの出力を反転する第１の反転回路と、一端が第
１の反転回路の出力端子に接続され、他端が第２のコン
パレータの出力端子に接続された第１の抵抗と、第２の
コンパレータの出力を反転する第２の反転回路と、一端
が第２の反転回路の出力端子に接続され、他端が第１の
コンパレータの出力端子に接続された第２の抵抗とを有
し、第２の抵抗の他端及び第１のコンパレータの出力端
子より電圧の比較結果を得るものである。In order to achieve the above object, the voltage comparison circuit according to the present invention includes a first comparator which inputs both voltages to be compared through an inverting input terminal and a non-inverting input terminal, and outputs a comparison result of the both voltages, and an inverting circuit. A second comparator having an input terminal connected to the non-inverting input terminal of the first comparator, the non-inverting input terminal connected to the inverting input terminal of the first comparator, and outputting a comparison result of both voltages input; A first inverting circuit that inverts the output of the comparator, a first resistor whose one end is connected to the output terminal of the first inverting circuit, and the other end of which is connected to the output terminal of the second comparator; A second inverting circuit for inverting the output of the comparator, and a second resistor having one end connected to the output terminal of the second inverting circuit and the other end connected to the output terminal of the first comparator. , The other end of the second resistor Beauty is to obtain a comparison result of the voltage from the output terminal of the first comparator.
［実施例］ 以下、本発明の一実施例について図面を参照して詳細
に説明する。[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.
第１図は本発明の一実施例による電圧比較回路の構成
を示す図である。FIG. 1 is a diagram showing the configuration of a voltage comparison circuit according to an embodiment of the present invention.
同図において、本実施例による電圧比較回路は、非反
転入力端子７及び反転入力端子８を介して入力される電
圧の比較を行う第１のオープンドレイン（あるいはオー
プンコレクタ）形のコンパレータ１と、反転入力端子が
第１のコンパレータ１の非反転入力端子に接続され、非
反転入力端子が第１のコンパレータ１の反転入力端子に
接続された第２のオープンドレイン（あるいはオープン
コレクタ）形のコンパレータ２と、第１及び第２のNOT
回路3,5と、第１及び第２の抵抗4,6とから構成される。In the figure, the voltage comparison circuit according to the present embodiment includes a first open-drain (or open-collector) type comparator 1 for comparing voltages input through the non-inverting input terminal 7 and the inverting input terminal 8. A second open-drain (or open-collector) comparator 2 whose inverting input terminal is connected to the non-inverting input terminal of the first comparator 1 and whose non-inverting input terminal is connected to the inverting input terminal of the first comparator 1. And the first and second NOT
It is composed of circuits 3 and 5 and first and second resistors 4 and 6.
上述の第１のNOT回路３及び第２のNOT回路５は、Ｃ−
MOS（コンプリメンタリィメタルオキサイドセミコンダ
クター）より構成され、第１のNOT回路３には第１のコ
ンパレータ１の出力が入力され、第２のNOT回路５には
第２のコンパレータ２の出力が入力され、それぞれ第１
及び第２のコンパレータの出力の反転を行う。The above-mentioned first NOT circuit 3 and second NOT circuit 5 are C-
The output of the first comparator 1 is input to the first NOT circuit 3, and the output of the second comparator 2 is input to the second NOT circuit 5. First each
And inverting the output of the second comparator.
第１の抵抗４は、その一端が第１のNOT回路３の出力
端子に接続され、他端が第２のコンパレータ２の出力端
子に接続される。第２の抵抗は、その一端が第２のNOT
回路５の出力端子に接続され、他端が第１のコンパレー
タ１の出力端子に接続される。また、９は電圧の比較結
果を出力する出力端子であり、第１のコンパレータ１の
出力端子及び第２の抵抗の他端に接続される。The first resistor 4 has one end connected to the output terminal of the first NOT circuit 3 and the other end connected to the output terminal of the second comparator 2. One end of the second resistor has a second NOT
It is connected to the output terminal of the circuit 5, and the other end is connected to the output terminal of the first comparator 1. Reference numeral 9 is an output terminal for outputting the voltage comparison result, which is connected to the output terminal of the first comparator 1 and the other end of the second resistor.
次に、本実施例の動作について説明する。 Next, the operation of this embodiment will be described.
ここで、第１図に示す非反転入力端子７の電位をV1、
反転入力端子８の電位をV2、出力端子９の電位をV0とす
る。Here, the potential of the non-inverting input terminal 7 shown in FIG. 1 V 1,
The potential of the inverting input terminal 8 is V 2 and the potential of the output terminal 9 is V 0 .
先ず、V1＜V2の状態を考えると、第１のコンパレータ
１の出力段トランジスタをオン状態、第２のコンパレー
タ２の出力段トランジスタをオフ状態に安定する。この
とき、第１及び第２のコンパレータ1,2（の出力段トラ
ンジスタ）を簡略的にスイッチに置き換えて等価回路を
示すと、第２図（ａ）中の1a,2aのようになる。First, considering the state of V 1 <V 2 , the output stage transistor of the first comparator 1 is stabilized in the ON state, and the output stage transistor of the second comparator 2 is stabilized in the OFF state. At this time, if the first and second comparators 1 and 2 (the output stage transistors thereof) are simply replaced by switches to show an equivalent circuit, the equivalent circuits are shown as 1a and 2a in FIG. 2 (a).
また、第１図においてV1＞V2の状態を考えると、第１
のコンパレータ１の出力段トランジスタをオフ状態に
し、第２のコンパレータ２の出力段トランジスタをオン
状態に安定する。このとき、第１及び第２のコンパレー
タ（の出力段トランジスタ）を簡略的にスイッチに置き
換えて等価回路を示すと第２図（ｂ）中の1b,2bのよう
になる。Considering the state of V 1 > V 2 in FIG.
The output stage transistor of the comparator 1 is turned off, and the output stage transistor of the second comparator 2 is stabilized in the on state. At this time, if the first and second comparators (the output stage transistors thereof) are simply replaced by switches, an equivalent circuit is shown as 1b and 2b in FIG. 2 (b).
第２図（ａ）（ｂ）から明らかなように第１及び第２
のコンパレータ1,2のスイッチング動作及び論理反転動
作により、V1＜V2のときV0＝“L"、また、V1＞V2のとき
V0＝“H"となり、負荷条件がハイインピーダンス負荷で
あるならば、第1,第２のNOT回路3,5で消費する電力は静
消費電力のみであり、特にＣ−MOS構成のNOT回路のそれ
は極めて小さい。As apparent from FIGS. 2A and 2B, the first and second
When V 1 <V 2 , V 0 = “L” due to the switching operation and logical inversion operation of the comparators 1 and 2 , and when V 1 > V 2
If V 0 = “H” and the load condition is a high-impedance load, the power consumed by the first and second NOT circuits 3 and 5 is only static power consumption, and especially the C-MOS configured NOT circuit. It is extremely small.
なお、第１図において第１の抵抗４及び第２の抵抗６
は、V0＝“H"及びV0＝“L"間の変化の瞬間での第１のコ
ンパレータ１と第２のNOT回路５、あるいは第２のコン
パレータ２と第１のNOT回路３の出力同士のぶつかり合
いによる電力消費を低減する。In FIG. 1, the first resistor 4 and the second resistor 6
Is the output of the first comparator 1 and the second NOT circuit 5 or the output of the second comparator 2 and the first NOT circuit 3 at the moment of change between V 0 = “H” and V 0 = “L” Reduces power consumption due to collision with each other.
［発明の効果］ 以上説明したように本発明は、第1,第２のコンパレー
タ及び第1,第２の反転回路を用い、第1,第２のコンパレ
ータのスイッチング動作と反転回路の論理反転動作を組
み合せることにより、比較すべき電圧の比較結果を高速
動作で得ることができ、プルアップ抵抗での電力消費を
なくすことができるという効果がある。[Effects of the Invention] As described above, the present invention uses the first and second comparators and the first and second inversion circuits to perform switching operation of the first and second comparators and logical inversion operation of the inversion circuit. By combining the above, there is an effect that the comparison result of the voltages to be compared can be obtained at high speed operation and the power consumption in the pull-up resistor can be eliminated.
第１図は本発明の一実施例による電圧比較回路の構成を
示す図、第２図（ａ），（ｂ）は第１図に示す電圧比較
回路の動作説明図、第３図は従来の電圧比較回路の一構
成例を示す図、第４図は従来の電圧比較回路の動作波形
を示す図である。 1,2:第１及び第２のコンパレータ 3,5:第１及び第２のNOT回路 3,6:第１及び第２の抵抗 7:非反転入力端子 8:反転入力端子 9:出力端子FIG. 1 is a diagram showing a configuration of a voltage comparison circuit according to an embodiment of the present invention, FIGS. 2 (a) and 2 (b) are operation explanatory diagrams of the voltage comparison circuit shown in FIG. 1, and FIG. FIG. 4 is a diagram showing one configuration example of a voltage comparison circuit, and FIG. 4 is a diagram showing operation waveforms of a conventional voltage comparison circuit. 1,2: first and second comparators 3,5: first and second NOT circuits 3,6: first and second resistors 7: non-inverting input terminal 8: inverting input terminal 9: output terminal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−16539（ＪＰ，Ａ) 特開 昭57−63928（ＪＰ，Ａ) 特開 昭61−120518（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-55-16539 (JP, A) JP-A-57-63928 (JP, A) JP-A-61-120518 (JP, A)
Claims (1)
転入力端子を介して入力し、両電圧の比較結果を出力す
る第１のコンパレータと、 反転入力端子が第１のコンパレータの非反転入力端子に
接続され、非反転入力端子が第１のコンパレータの反転
入力端子に接続され入力した両電圧の比較結果を出力す
る第２のコンパレータと、 第１のコンパレータの出力を反転する第１の反転回路
と、 一端が第１の反転回路の出力端子に接続され、他端が第
２のコンパレータの出力端子に接続された第１の抵抗
と、 第２のコンパレータの出力を反転する第２の反転回路
と、 一端が第２の反転回路の出力端子に接続され、他端が第
１のコンパレータの出力端子に接続された第２の抵抗と
を有し、第２の抵抗の他端及び第１のコンパレータの出
力端子より電圧の比較結果を得ることを特徴とする電圧
比較回路。1. A first comparator which inputs both voltages to be compared via an inverting input terminal and a non-inverting input terminal and outputs a comparison result of the both voltages, and an inverting input terminal which is a non-inverting terminal of the first comparator. A second comparator connected to the input terminal and having a non-inverting input terminal connected to the inverting input terminal of the first comparator and outputting a comparison result of both input voltages; and a first comparator inverting the output of the first comparator. An inverting circuit, a first resistor having one end connected to the output terminal of the first inverting circuit and the other end connected to the output terminal of the second comparator, and a second resistor for inverting the output of the second comparator. An inverting circuit and a second resistor having one end connected to the output terminal of the second inverting circuit and the other end connected to the output terminal of the first comparator, and the other end of the second resistor and the second resistor. Output terminal of comparator 1 Voltage comparator circuit, characterized in that to obtain a comparison result of the voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234483A JP2547791B2 (en) | 1987-09-18 | 1987-09-18 | Voltage comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234483A JP2547791B2 (en) | 1987-09-18 | 1987-09-18 | Voltage comparison circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6477315A JPS6477315A (en) | 1989-03-23 |
| JP2547791B2 true JP2547791B2 (en) | 1996-10-23 |
Family
ID=16971727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62234483A Expired - Lifetime JP2547791B2 (en) | 1987-09-18 | 1987-09-18 | Voltage comparison circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547791B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516539A (en) * | 1978-07-20 | 1980-02-05 | Nec Corp | Level shifter circuit |
| JPS5763928A (en) * | 1980-10-06 | 1982-04-17 | Matsushita Electric Ind Co Ltd | Comparing circuit for ad converter |
-
1987
- 1987-09-18 JP JP62234483A patent/JP2547791B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6477315A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0303341B1 (en) | Output buffer circuits | |
| KR930015345A (en) | Integrated Circuit with Complementary Input Buffer | |
| JPS63187816A (en) | Ttl/cmos compatible input buffer with schmidt trigger | |
| JP2002368600A (en) | Pre-emphasis circuit | |
| JPH0287819A (en) | Bicmos logic circuit | |
| JPH06177744A (en) | Level conversion circuit | |
| JP2547791B2 (en) | Voltage comparison circuit | |
| JPH0736507B2 (en) | Semiconductor logic circuit | |
| JPH0677804A (en) | Output circuit | |
| JP2944373B2 (en) | Semiconductor integrated circuit | |
| JP3185229B2 (en) | Pulse signal processing circuit | |
| JPH04361420A (en) | Voltage comparator circuit | |
| JPH0686458A (en) | Power-supply selector circuit | |
| JPH04236515A (en) | Voltage comparator circuit | |
| JPH0983317A (en) | Short pulse elimination circuit | |
| JP2808783B2 (en) | Current switching type differential logic circuit | |
| JP3935964B2 (en) | Latch circuit | |
| JPH01128614A (en) | Voltage comparing circuit | |
| JP3116706B2 (en) | Trigger input circuit | |
| JP2754552B2 (en) | comparator | |
| JPS594231A (en) | High-speed logical circuit | |
| JP2567311B2 (en) | MOS integrated circuit | |
| JPH01128613A (en) | Voltage comparing circuit | |
| JPH1155087A (en) | Comparator and a/d converting circuit | |
| JP2500775B2 (en) | Semiconductor integrated circuit |