JPH01123189A - 時計用icチップの実装構造 - Google Patents
時計用icチップの実装構造Info
- Publication number
- JPH01123189A JPH01123189A JP62280502A JP28050287A JPH01123189A JP H01123189 A JPH01123189 A JP H01123189A JP 62280502 A JP62280502 A JP 62280502A JP 28050287 A JP28050287 A JP 28050287A JP H01123189 A JPH01123189 A JP H01123189A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminal
- terminals
- mounting
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 17
- 239000000463 material Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000003923 scrap metal Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時計用ICチップの実装構造に関するもので
ある。
ある。
ICチップの実装構造として、特開昭59−13834
1’、特開昭56−50544、特開昭59−1208
84があり、これらは配線パターンとICチップの端子
を金線、溶着、半田付は等で接続し、更に接続部分を補
強するためにモールド剤で固着したものである。
1’、特開昭56−50544、特開昭59−1208
84があり、これらは配線パターンとICチップの端子
を金線、溶着、半田付は等で接続し、更に接続部分を補
強するためにモールド剤で固着したものである。
しかし、従来の実装方式では配線パターンとICチップ
の端子を金線、溶着、半田付けで接続し、モールドを行
ない、更に実装工程上での汚れを洗浄する等の実装工程
を要していた。又、この実装工程の不良については、修
正が不可能であった。しかも、ICチップや回路基板は
他の時計部品と比較しても高価なものであり、実装工程
の歩留りは回路ブロックのコストを左右することは周知
である。
の端子を金線、溶着、半田付けで接続し、モールドを行
ない、更に実装工程上での汚れを洗浄する等の実装工程
を要していた。又、この実装工程の不良については、修
正が不可能であった。しかも、ICチップや回路基板は
他の時計部品と比較しても高価なものであり、実装工程
の歩留りは回路ブロックのコストを左右することは周知
である。
そこで本発明の目的とするところは、実装工程を簡素化
しコストの低減を図るとともに、実装工程の不良につい
ても簡単に修正でき、更にはICチップを組込み易くす
るという実装方式を提供するところにある。
しコストの低減を図るとともに、実装工程の不良につい
ても簡単に修正でき、更にはICチップを組込み易くす
るという実装方式を提供するところにある。
(問題点を解決するための手段〕
本発明の時計用ICチップの実装構造は、複数の端子を
「するICチップ、該ICチップの端子に対向°じた、
配線パターンを設けた絶縁部□材に成り、前記ICチッ
プは前記絶縁部材から脱着可能に@置されるとともにζ
前記ICチップの組込み方向を判別可能とする手段を設
けたことを特徴とする。
「するICチップ、該ICチップの端子に対向°じた、
配線パターンを設けた絶縁部□材に成り、前記ICチッ
プは前記絶縁部材から脱着可能に@置されるとともにζ
前記ICチップの組込み方向を判別可能とする手段を設
けたことを特徴とする。
以下に、本発明の実施例を図面にもとづいて詳細に説明
する。
する。
第1図は本発明の実施例を示す平面図、第2図、第3図
はその断面図である。
はその断面図である。
1は機枠である合成樹脂で成形した地板である。2は地
板1に載置し、地板1に対向する側に配線パターンを形
成した絶縁部材である回路基板である。3は抑圧部材で
ある弾性を存する回路量である。4はICチップで金バ
ンブで形成したステップモータ用出力端子、リセット端
子、水晶ユニット用端子、VDD、VSS端子、テスト
用端子、書き込み用端子、IC単体で検査するためのテ
スト端子4kを育している。5は水晶ニー7ツ)、6は
ロータ、ステータ、コイルブロックから構成した周知の
ステップモータのコイルブロックである。7は電池、8
は電池7は陰極に圧接している電池マイナス端子である
。回路基板2には、前記各端子に対向するステップモー
タ用出力端子パターン2a、2b、ゲート、ドレインパ
ターン2c、−2d、VDDパター72 e 、 V
SS/fターン2f、リセットパターン2g、テスト端
子2h、21、書き込み用端子2jを形成(表面には金
メツキを実施)しである。又、これらのパターンの一部
はICチップの:六決め穴2によりオーバーへングさせ
である。更に、ICチップの度決め穴2には、ICチッ
プ4の四隅をにげて四方向の側面を平面的に位置決めし
、パターンとICチップ4の端子との平面的なずれを防
止している。次にIC゛チップ4の断面すな位置決めは
、回路量3に設けたばね3aによって押圧されている。
板1に載置し、地板1に対向する側に配線パターンを形
成した絶縁部材である回路基板である。3は抑圧部材で
ある弾性を存する回路量である。4はICチップで金バ
ンブで形成したステップモータ用出力端子、リセット端
子、水晶ユニット用端子、VDD、VSS端子、テスト
用端子、書き込み用端子、IC単体で検査するためのテ
スト端子4kを育している。5は水晶ニー7ツ)、6は
ロータ、ステータ、コイルブロックから構成した周知の
ステップモータのコイルブロックである。7は電池、8
は電池7は陰極に圧接している電池マイナス端子である
。回路基板2には、前記各端子に対向するステップモー
タ用出力端子パターン2a、2b、ゲート、ドレインパ
ターン2c、−2d、VDDパター72 e 、 V
SS/fターン2f、リセットパターン2g、テスト端
子2h、21、書き込み用端子2jを形成(表面には金
メツキを実施)しである。又、これらのパターンの一部
はICチップの:六決め穴2によりオーバーへングさせ
である。更に、ICチップの度決め穴2には、ICチッ
プ4の四隅をにげて四方向の側面を平面的に位置決めし
、パターンとICチップ4の端子との平面的なずれを防
止している。次にIC゛チップ4の断面すな位置決めは
、回路量3に設けたばね3aによって押圧されている。
しかも、地板1自身は合成樹脂で成形しであるためバン
プ高さのバラツキを吸収するだけのわずかな可撓性を仔
している(想像線に示すように地板1に凹部を形成すれ
ばより可撓性を増し導通の信頼性を増す)。従って、実
装工程としては、回路基板の度決め穴2kにICチップ
4を所定の方向(その方向はテスト端子4.12で判別
でき、しかも回路基板にテスト端子4ρと対向する位置
に矢印2nを印刷しである)、に放り込み回路量3を組
み立てることで実装できるため非常に簡単になっている
。
プ高さのバラツキを吸収するだけのわずかな可撓性を仔
している(想像線に示すように地板1に凹部を形成すれ
ばより可撓性を増し導通の信頼性を増す)。従って、実
装工程としては、回路基板の度決め穴2kにICチップ
4を所定の方向(その方向はテスト端子4.12で判別
でき、しかも回路基板にテスト端子4ρと対向する位置
に矢印2nを印刷しである)、に放り込み回路量3を組
み立てることで実装できるため非常に簡単になっている
。
又、実装上での不良は熱圧着やワイヤーポンドをしない
ため皆無となる。万が一不良が出ても回路量3を外すこ
とでICチップ4の交換あるいは回路基板2の交換をす
れば良いため、修理性を向上する。又、水晶ユニット5
は平面的な位置を地板の凹部1bでガイドし、端子を地
板1と回路基板2を介して回路量3の弾・件部3bで押
圧し導通をとっている。
ため皆無となる。万が一不良が出ても回路量3を外すこ
とでICチップ4の交換あるいは回路基板2の交換をす
れば良いため、修理性を向上する。又、水晶ユニット5
は平面的な位置を地板の凹部1bでガイドし、端子を地
板1と回路基板2を介して回路量3の弾・件部3bで押
圧し導通をとっている。
次に、第4図〜第9図は本発明の他の実施例である。先
ず第4図において、地板1には各バンプと略同位置に、
凹部1aを設けである。これは、金バンブのバンプ高さ
hに各々バラツキがあるため、この高さのバラツキを吸
収できるように、パターンの一部が若干たわませられる
べく設定しである(地板凹部1aの底面とパターンのス
キマSとバンプ高さhはh>sの設定が好玄しく、IC
チップ4の下面と地板サライ1eの上面のスキマtはt
’sが好ましい)、 これによってよりパターンとバン
プの導通の信頼性を向上できる。
ず第4図において、地板1には各バンプと略同位置に、
凹部1aを設けである。これは、金バンブのバンプ高さ
hに各々バラツキがあるため、この高さのバラツキを吸
収できるように、パターンの一部が若干たわませられる
べく設定しである(地板凹部1aの底面とパターンのス
キマSとバンプ高さhはh>sの設定が好玄しく、IC
チップ4の下面と地板サライ1eの上面のスキマtはt
’sが好ましい)、 これによってよりパターンとバン
プの導通の信頼性を向上できる。
又、ICチップ4は回路量5に凸部3bを設け、回路量
3の全体の弾性で押圧した構造であ木、更に回路基[2
の主面よりICチップ4は突出させであるが、チッピン
グの時に、ICチップの端面に突起4αが残ることがあ
り、それが平面的にパターンと端子のずれを生じさせる
のでそれを防止するためである。
3の全体の弾性で押圧した構造であ木、更に回路基[2
の主面よりICチップ4は突出させであるが、チッピン
グの時に、ICチップの端面に突起4αが残ることがあ
り、それが平面的にパターンと端子のずれを生じさせる
のでそれを防止するためである。
次に第5図において、回路基板2に形成した各パターン
の先端に曲げ部21を設け、曲げ部21がたわむことに
よりバンプ高さのバラツキを吸収する方法を示したもの
である。
の先端に曲げ部21を設け、曲げ部21がたわむことに
よりバンプ高さのバラツキを吸収する方法を示したもの
である。
第6図は、ICチップ4に金バンプを設けない場合の構
造を示したもので、パターンの先端(ICチップの各端
子に対向した位Wl)にダボ2mを設けたものである。
造を示したもので、パターンの先端(ICチップの各端
子に対向した位Wl)にダボ2mを設けたものである。
更に、ダボ出し以外にも、パターンの一部にハーフエツ
チングによる突起2nを形成(第9図)しても同じ効果
がある。
チングによる突起2nを形成(第9図)しても同じ効果
がある。
第7図は、ICチップ4の平面的な位置決めを地板1に
、突起部1dを複数設けて行なったもので、ICチップ
4の端子とパターンの接続方法は前述の方法で行ったも
のである。又、地板1の代りに、合成樹脂で成形した回
路受座を用いてもよい。
、突起部1dを複数設けて行なったもので、ICチップ
4の端子とパターンの接続方法は前述の方法で行ったも
のである。又、地板1の代りに、合成樹脂で成形した回
路受座を用いてもよい。
第8図は、回路基板のパターンを前述の他の実施例とは
逆の方向に形成した方法であり、電気的にVODと同電
位又は電位をもたないバター72qによってICチップ
4の平面的な位置決めを行なった構造である。穴2rは
パターン2qを曲げる穴である。又、想像線で示すよう
にICチップ4の平面ガイドに絶縁性を育する回路基板
2の一部に突出部(複数個所の半抜き等)あるいは地板
、受、地板と受の間に介在させたスベ−サ等の機枠(V
DDと同電位又は絶縁物)に設けた突出部で行なって
も良い。以上の実施例は金バンプで説明した部分におい
ては半田バンプでも同じ効果が得られ、回路基板のパタ
ーンには金メツキを行なうことで4通の信頼性向上させ
2ことを付は加えてお(。
逆の方向に形成した方法であり、電気的にVODと同電
位又は電位をもたないバター72qによってICチップ
4の平面的な位置決めを行なった構造である。穴2rは
パターン2qを曲げる穴である。又、想像線で示すよう
にICチップ4の平面ガイドに絶縁性を育する回路基板
2の一部に突出部(複数個所の半抜き等)あるいは地板
、受、地板と受の間に介在させたスベ−サ等の機枠(V
DDと同電位又は絶縁物)に設けた突出部で行なって
も良い。以上の実施例は金バンプで説明した部分におい
ては半田バンプでも同じ効果が得られ、回路基板のパタ
ーンには金メツキを行なうことで4通の信頼性向上させ
2ことを付は加えてお(。
又、地板1は補強部材、例えば金屑部材を入れたもので
も良く、地板とICチップの間に合成樹脂製のスペーサ
を介しても良い。
も良く、地板とICチップの間に合成樹脂製のスペーサ
を介しても良い。
更に、配線パターンの本実例では回路基板に形成させた
が、地板の表面で、ICチップと対向する面に印刷等で
形成させても同一の効果が得られる。その上地板にIC
チップの案内部を設けることによってfi7図のように
回II!基板をなくすこともできる。
が、地板の表面で、ICチップと対向する面に印刷等で
形成させても同一の効果が得られる。その上地板にIC
チップの案内部を設けることによってfi7図のように
回II!基板をなくすこともできる。
第10〜m13図はICの組込み方向を判別する手段の
他の実施例を示すICチップの平面図である。第10図
において、ICチップ4は第1図に示すICチップ4と
端子位置を同様に配置してあり、金バンプで形成したス
テップモータ用出力端子4a、4b1水晶ユニット用端
子4c、4d s !J セ−,+ ) fa子4
g 1VDDI’a子(子端子)4e、vss端子(一
端子)4r1回路ブロックとしての検査を行なうテスト
用端子411.41%歩度調整データ等を書き込むため
の書込み用端子4J1 ICチップ単体で検査をするた
めのテスト端子4ρ(対−向する位置に配線パターンは
不要)を育している。このICチップ4の組込み方向は
前述したようにテスト端子4βのみで判別可能であるが
、その他に想像線で示したように面4mを設けることで
、能動面側から方向性を判断する必要がないため、より
組込み性を向上することができる。更に、面4mの代わ
りにICチップ4の裏面(能動面と逆の面)に識別マー
ク4n(想像線で示す)を印刷等で設けても良い。又、
面4 m s m別マーク4nを設けたICチップ4の
場合、前述した各端子の配置で方向性を判別する手段を
とらなくても良い。
他の実施例を示すICチップの平面図である。第10図
において、ICチップ4は第1図に示すICチップ4と
端子位置を同様に配置してあり、金バンプで形成したス
テップモータ用出力端子4a、4b1水晶ユニット用端
子4c、4d s !J セ−,+ ) fa子4
g 1VDDI’a子(子端子)4e、vss端子(一
端子)4r1回路ブロックとしての検査を行なうテスト
用端子411.41%歩度調整データ等を書き込むため
の書込み用端子4J1 ICチップ単体で検査をするた
めのテスト端子4ρ(対−向する位置に配線パターンは
不要)を育している。このICチップ4の組込み方向は
前述したようにテスト端子4βのみで判別可能であるが
、その他に想像線で示したように面4mを設けることで
、能動面側から方向性を判断する必要がないため、より
組込み性を向上することができる。更に、面4mの代わ
りにICチップ4の裏面(能動面と逆の面)に識別マー
ク4n(想像線で示す)を印刷等で設けても良い。又、
面4 m s m別マーク4nを設けたICチップ4の
場合、前述した各端子の配置で方向性を判別する手段を
とらなくても良い。
第11図において、能動面から児たICチップ41はス
テップモータ用出力端子41a、41b1水品ユニット
用端子41c、41d、 リセット端子41 e s
VDOQ子41 f 、VSSln子41g、ICチッ
プ41単体での検査用端子41hす41 + s 41
J s回路ブロックとしての検査を行なうテス)1子
41に、41ρ、論理緩急用端子41mx 41nz
41ps 41qt 41rs 41s1アフターサー
ビス用に配線パターンを切断して歩度調整ができるA
S rJ4子41t、41us 41v@存している。
テップモータ用出力端子41a、41b1水品ユニット
用端子41c、41d、 リセット端子41 e s
VDOQ子41 f 、VSSln子41g、ICチッ
プ41単体での検査用端子41hす41 + s 41
J s回路ブロックとしての検査を行なうテス)1子
41に、41ρ、論理緩急用端子41mx 41nz
41ps 41qt 41rs 41s1アフターサー
ビス用に配線パターンを切断して歩度調整ができるA
S rJ4子41t、41us 41v@存している。
この場合、テスト端子41kを配置した辺の位置で方向
性を判断できる。又、VSS端子41g側の辺とA S
f#子41を側の辺の端子間距離の差及び辺の長さの
差によっても方向性を判別できる。更に、端子の一つ、
例えばテスト一端子41jの形状を図の細線に示すよう
に他の端子よりも大きく形成することもでき、図示しな
いが端子の平面形状を円や他の端子形状と異なる形状に
しても良い。
性を判断できる。又、VSS端子41g側の辺とA S
f#子41を側の辺の端子間距離の差及び辺の長さの
差によっても方向性を判別できる。更に、端子の一つ、
例えばテスト一端子41jの形状を図の細線に示すよう
に他の端子よりも大きく形成することもでき、図示しな
いが端子の平面形状を円や他の端子形状と異なる形状に
しても良い。
第12図において、能動面側から見たICチップ42の
各端子は第11図と同じ構成である。各端子の配置は図
に示したように一辺42wだけは全く端子を配置してな
いため、辺42wで方向性を判別できる。
各端子は第11図と同じ構成である。各端子の配置は図
に示したように一辺42wだけは全く端子を配置してな
いため、辺42wで方向性を判別できる。
第13図は、各端子の2辺に配置したICチップ43で
ある。これは、端子の材料を変えたものであり、例えば
テスト端子43aを半田バンプ1、 他を金バンプで形
成することで色調で方向性を判別できる。更にICチッ
プを構成するトランジスタや抵抗の配置や形状、各素子
を配線するパターン形状等によって方向性を判別可能な
レイアウトをしても良い。又、端子の高さを他の端子と
かえても良<、ICチップの裏面に突起や凹部を設けて
も良く、更に細線で示すように一つの端子43a′を他
端子よりも縁から内側に配置してもよく、その逆でも同
様であり、複数の端子を組合せて行なうことも可能であ
る。
ある。これは、端子の材料を変えたものであり、例えば
テスト端子43aを半田バンプ1、 他を金バンプで形
成することで色調で方向性を判別できる。更にICチッ
プを構成するトランジスタや抵抗の配置や形状、各素子
を配線するパターン形状等によって方向性を判別可能な
レイアウトをしても良い。又、端子の高さを他の端子と
かえても良<、ICチップの裏面に突起や凹部を設けて
も良く、更に細線で示すように一つの端子43a′を他
端子よりも縁から内側に配置してもよく、その逆でも同
様であり、複数の端子を組合せて行なうことも可能であ
る。
以上説明したICチップの方向性を判別する手段は、各
々組合せてより信頼性を向上させることもできる。又、
ICチップを構成するトランジスタ等の配置された面を
能動面としている。
々組合せてより信頼性を向上させることもできる。又、
ICチップを構成するトランジスタ等の配置された面を
能動面としている。
以上のように、回路基板に、ICチップを脱着可能に実
装することによって、金線を用いたワイヤーボンディン
グや溶着、半田付等による実装工程を廃止するとともに
その実装工程における汚れもなくなるために洗浄工程も
廃止できる。又、ICチップが取り外しできるため、組
込み不良、或は、ICチップや回路基板の不良があって
も容易に交換ができる、更にICチップを組込む際に、
回路基板のパターンとICチップの端子が所望の位置に
対応できるよう、ICチップの方向性を判別できる手段
をICチップに設けたことによって、修理をやり易くす
るとともに誤まった組立をしない等の優れた効果を育す
るものである。
装することによって、金線を用いたワイヤーボンディン
グや溶着、半田付等による実装工程を廃止するとともに
その実装工程における汚れもなくなるために洗浄工程も
廃止できる。又、ICチップが取り外しできるため、組
込み不良、或は、ICチップや回路基板の不良があって
も容易に交換ができる、更にICチップを組込む際に、
回路基板のパターンとICチップの端子が所望の位置に
対応できるよう、ICチップの方向性を判別できる手段
をICチップに設けたことによって、修理をやり易くす
るとともに誤まった組立をしない等の優れた効果を育す
るものである。
第1図は、本発明の一実施例における平面図、第2、$
3図はその断面図である。第4〜i9図は、本発明の他
の実施例を示す断面図である。 第10図〜第13図は本発明によるICチップの組み込
み方向を判別する手段の実施例を示す平面図である。 1・・・地板 2・・・回路基板 3・・・回路受 4.41.42.43・・・ICチップ以 上 第7図 1 第2O図 第11図 第13図
3図はその断面図である。第4〜i9図は、本発明の他
の実施例を示す断面図である。 第10図〜第13図は本発明によるICチップの組み込
み方向を判別する手段の実施例を示す平面図である。 1・・・地板 2・・・回路基板 3・・・回路受 4.41.42.43・・・ICチップ以 上 第7図 1 第2O図 第11図 第13図
Claims (1)
- 複数の端子を有するICチップ、該ICチップの端子に
対向した配線パターンを設けた絶縁部材から成り、前記
ICチップは前記絶縁部材に脱着可能に載置されるとと
もに前記ICチップの組込み方向を判別可能とする手段
を設けたことを特徴とする時計用ICチップの実装構造
。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62280502A JPH01123189A (ja) | 1987-11-06 | 1987-11-06 | 時計用icチップの実装構造 |
GB8804409A GB2203270B (en) | 1987-03-05 | 1988-02-25 | Timepiece assembly. |
US07/164,299 US5008868A (en) | 1987-03-05 | 1988-03-04 | Structure for mounting an integrated circuit |
CH848/88A CH678256B5 (ja) | 1987-03-05 | 1988-03-07 | |
KR1019880003776A KR910008672B1 (ko) | 1987-11-06 | 1988-04-04 | 타임피스용 ic 칩 장착구조물 |
CN88104877A CN1016289B (zh) | 1987-11-06 | 1988-08-06 | 钟表上集成电路芯片的安装结构 |
SG41694A SG41694G (en) | 1987-03-05 | 1994-03-22 | Timepiece assembly |
HK40894A HK40894A (en) | 1987-03-05 | 1994-04-28 | Timepiece assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62280502A JPH01123189A (ja) | 1987-11-06 | 1987-11-06 | 時計用icチップの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01123189A true JPH01123189A (ja) | 1989-05-16 |
Family
ID=17625983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62280502A Pending JPH01123189A (ja) | 1987-03-05 | 1987-11-06 | 時計用icチップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01123189A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61248590A (ja) * | 1985-04-26 | 1986-11-05 | 株式会社東芝 | Icインサ−タ部品チエツキング装置 |
JPS62214636A (ja) * | 1986-03-14 | 1987-09-21 | Mitsubishi Electric Corp | チツプ装着機 |
JPS6260084B2 (ja) * | 1981-06-30 | 1987-12-15 | Yoshida Kogyo Kk |
-
1987
- 1987-11-06 JP JP62280502A patent/JPH01123189A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6260084B2 (ja) * | 1981-06-30 | 1987-12-15 | Yoshida Kogyo Kk | |
JPS61248590A (ja) * | 1985-04-26 | 1986-11-05 | 株式会社東芝 | Icインサ−タ部品チエツキング装置 |
JPS62214636A (ja) * | 1986-03-14 | 1987-09-21 | Mitsubishi Electric Corp | チツプ装着機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568363A (en) | Surface mount components and semifinished products thereof | |
CN103035606B (zh) | 基于引线框架的快闪存储器卡 | |
US6351885B2 (en) | Method of making conductive bump on wiring board | |
EP0854511A2 (en) | Resin sealing type semiconductor device | |
JPH05160339A (ja) | 半導体装置の内部配線構造 | |
US5133119A (en) | Shearing stress interconnection apparatus and method | |
JPH04226044A (ja) | 集積回路の実装装置 | |
US5653600A (en) | Connector for a substrate with an electronic circuit | |
US6430047B2 (en) | Standardized test board for testing custom chips | |
KR101110968B1 (ko) | 메탈기재장치, 아이씨카드모듈 제조방법 및아이씨카드모듈체 | |
JPH01123189A (ja) | 時計用icチップの実装構造 | |
JPH10326951A (ja) | 配線基板 | |
JP2001272435A (ja) | 半導体チップの電気特性測定用ソケット、及び半導体装置の電気特性評価方法 | |
EP0171783A2 (en) | Module board and module using the same and method of treating them | |
US7028398B2 (en) | Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor | |
JP4065145B2 (ja) | 電子部品用ソケットの製造方法 | |
US6239381B1 (en) | Circuit board for a semiconductor device and method of making the same | |
JP3831109B2 (ja) | 半導体パッケージ | |
JP4585111B2 (ja) | プローブカード | |
KR910008672B1 (ko) | 타임피스용 ic 칩 장착구조물 | |
JPH0544794Y2 (ja) | ||
JPH11326376A (ja) | レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法 | |
JPH05335438A (ja) | リードレスチップキャリア | |
JPH0612614Y2 (ja) | 回路基板ユニツト | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 |