JPH01122147A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01122147A JPH01122147A JP62279197A JP27919787A JPH01122147A JP H01122147 A JPH01122147 A JP H01122147A JP 62279197 A JP62279197 A JP 62279197A JP 27919787 A JP27919787 A JP 27919787A JP H01122147 A JPH01122147 A JP H01122147A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- crystal
- solder
- memory
- prepared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 26
- 239000002131 composite material Substances 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 230000006870 function Effects 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特に高集積かつ複合多機能
な装置を提供するのに好適な装置の構造に関す°る。
な装置を提供するのに好適な装置の構造に関す°る。
Ｓｉ単結晶上にＧａＡｓ単結晶をエピタキシアル成長さ
せた複合単結晶（以後Ｇ ａ Ａ ｓ ／ Ｓ ｉと略
記する）を基板材料として、電子、あるいは光素子を製
造しようとする考えが提案されている。
せた複合単結晶（以後Ｇ ａ Ａ ｓ ／ Ｓ ｉと略
記する）を基板材料として、電子、あるいは光素子を製
造しようとする考えが提案されている。
たとえば、アイ・イー・イー・イー主催国際電子装置会
議１９８６年テクニカルダイジェスト、７４８ページに
は、Ｇ ａ Ａ ｓ ／ Ｓ ｉのＧ ａ Ａ ｓ層に
記憶素子を製造した事が報告されている。
議１９８６年テクニカルダイジェスト、７４８ページに
は、Ｇ ａ Ａ ｓ ／ Ｓ ｉのＧ ａ Ａ ｓ層に
記憶素子を製造した事が報告されている。
上記従来技術は、単にＧ ａ Ａ ｓ ／ Ｓ ｉのＧ
ａＡｓ中に素子を製造したにすぎず、本来の目的とする
Ｇ ａ Ａ ｓ素子をＳｉ素子上に形成した事による価
値を付加するには致っていない。すなわち、将来は、素
子を作成したＳｉ基板上にＧ ａ Ａ ｓ結晶を作成、
その内に素子を作成して、Ｓｘ素子とＧａＡｇ素子両者
の利点を複合した高機能素子を実現するのが目的である
。現在、この目的が達せられない主な原因は、ＧａＡｓ
の結晶成長技術の不通にある。すなわち、既に素子を作
成した基板上にＧａＡｓ単結晶を成長することができず
、またこれが可能となったとしても、ＧａＡｓとＳｉの
膨張係数の差導のために結晶り破壊等が起る。
ａＡｓ中に素子を製造したにすぎず、本来の目的とする
Ｇ ａ Ａ ｓ素子をＳｉ素子上に形成した事による価
値を付加するには致っていない。すなわち、将来は、素
子を作成したＳｉ基板上にＧ ａ Ａ ｓ結晶を作成、
その内に素子を作成して、Ｓｘ素子とＧａＡｇ素子両者
の利点を複合した高機能素子を実現するのが目的である
。現在、この目的が達せられない主な原因は、ＧａＡｓ
の結晶成長技術の不通にある。すなわち、既に素子を作
成した基板上にＧａＡｓ単結晶を成長することができず
、またこれが可能となったとしても、ＧａＡｓとＳｉの
膨張係数の差導のために結晶り破壊等が起る。
本発明の目的は、現在のＧ ａ Ａ ｓ ／ Ｓ ｉ技
術の最大の難関である結晶成長を避けて、現有技術の組
合せによりＧ ａ Ａ ｓ ／ Ｓ ｉで目的とした複
合機能を達成しようとするものであ。
術の最大の難関である結晶成長を避けて、現有技術の組
合せによりＧ ａ Ａ ｓ ／ Ｓ ｉで目的とした複
合機能を達成しようとするものであ。
上記目的は、各々独立に作成したＧ ａ Ａ ｓ素子お
よびＳｉ素子を、両者の間に介在するはんだにより結合
することにより達成される。
よびＳｉ素子を、両者の間に介在するはんだにより結合
することにより達成される。
ここで、はんだはＳｉ素子とＧ ａ Ａ ｓ索子を物理
的に結合するのみならず、同時に電気的な結合を形成し
ている。しかも低抵抗はんだであるので、ＧａＡｓ導超
高速素子の特性を劣化させない。
的に結合するのみならず、同時に電気的な結合を形成し
ている。しかも低抵抗はんだであるので、ＧａＡｓ導超
高速素子の特性を劣化させない。
以下、本発明の一実施例を第一図により説明する。
最初にＳｉ半導体単結晶６に素子を作成した。この最終
工゛程で、電極パッド４上に鉛とスズの混合物からなる
はんだを形成し、溶融して球状とした。
工゛程で、電極パッド４上に鉛とスズの混合物からなる
はんだを形成し、溶融して球状とした。
次に前記Ｓｉ素子と電極配置を整合させて作成したＧ
ａ Ａ Ｓ結晶１を設置し、３５０℃と、３０分間の熱
処理を加え、これによりはんだを再度溶融してＧａＡｓ
素子上の電極と接合できた。
ａ Ａ Ｓ結晶１を設置し、３５０℃と、３０分間の熱
処理を加え、これによりはんだを再度溶融してＧａＡｓ
素子上の電極と接合できた。
本実施例においてＳｉ結晶６上にはバイポーラトランジ
スタからなるメモリ駆動回路を、ＧａＡｓ結晶１上には
メモリセルを集積してこれらを結合した。メモリ駆動回
路には、負荷駆動能力の大きいＳｉバイポーラトランジ
スタを用い、メモリセルにはスイッチング速度の大きい
Ｇ ａ Ａ ｓ素子を用いたため、本発明による４キロ
ビツトメモリ素子のアクセス時間は約１ナノ秒と、従来
のＧ ａ Ａ ａのみあるいはＳｉのみで作られたメモ
リ素子の性能を凌駕する性能を得ることができた。
スタからなるメモリ駆動回路を、ＧａＡｓ結晶１上には
メモリセルを集積してこれらを結合した。メモリ駆動回
路には、負荷駆動能力の大きいＳｉバイポーラトランジ
スタを用い、メモリセルにはスイッチング速度の大きい
Ｇ ａ Ａ ｓ素子を用いたため、本発明による４キロ
ビツトメモリ素子のアクセス時間は約１ナノ秒と、従来
のＧ ａ Ａ ａのみあるいはＳｉのみで作られたメモ
リ素子の性能を凌駕する性能を得ることができた。
また本実施例においては面積の大きい下部結晶６にＳｉ
結晶を用い、上部にＧ ａ Ａ Ｓ結晶１を配置したが
、Ｇ ａ Ａ ｓ結晶上に半導体レーザー等の発光素子
を集積し、Ｓｉ素子によって駆動する回路を構成する場
合は、下部結晶にＧ ａ Ａ ｓ、上部結晶にＳｉを用
いるとよい。また本実施例においてはＧ ａ Ａ ｓと
Ｓｉ結晶の組合せを示したが、ｐ型Ｓｉ素子とｎ型Ｓｉ
素子の組合せによる相補型集積回路、ＧａＡｓとＧａＡ
ＱＡｓ結晶の組合せによる高速素子等、種、々の半導体
結晶の組合せに、本発明を用いることができることは勿
論である。
結晶を用い、上部にＧ ａ Ａ Ｓ結晶１を配置したが
、Ｇ ａ Ａ ｓ結晶上に半導体レーザー等の発光素子
を集積し、Ｓｉ素子によって駆動する回路を構成する場
合は、下部結晶にＧ ａ Ａ ｓ、上部結晶にＳｉを用
いるとよい。また本実施例においてはＧ ａ Ａ ｓと
Ｓｉ結晶の組合せを示したが、ｐ型Ｓｉ素子とｎ型Ｓｉ
素子の組合せによる相補型集積回路、ＧａＡｓとＧａＡ
ＱＡｓ結晶の組合せによる高速素子等、種、々の半導体
結晶の組合せに、本発明を用いることができることは勿
論である。
本発明によれば、Ｓｉ素子、ＧａＡｓ素子両者の利点が
無理なく複合できるので、たとえばＳｉの大容量メモリ
素子とＧ ａ Ａ ｓの超高速論理素子を組合せた高性
能チップコンピュータやＧａＡｓレーザとＳｉの駆動回
路を組合せた通信素子などが実現できる。
無理なく複合できるので、たとえばＳｉの大容量メモリ
素子とＧ ａ Ａ ｓの超高速論理素子を組合せた高性
能チップコンピュータやＧａＡｓレーザとＳｉの駆動回
路を組合せた通信素子などが実現できる。
第１図は実施例で説明したＳｉ素子上にＧａＡｓ索子を
結合して作成した複合素子の断面図である。
結合して作成した複合素子の断面図である。
Claims (1)
- 【特許請求の範囲】 １、第１の半導体素子の電極と、第２の半導体素子の電
極を両者にはさまれたはんだで接続してなることを特徴
とする半導体装置。 ２、第１の半導体素子がＳｉ半導体素子であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 ３、第１の半導体素子が化合物半導体素子であることを
特徴とする特許請求の範囲第１項記載の半導体装置。 ４、第１の半導体素子がＳｉ半導体素子で、かつ第２の
半導体素子がＧａＡｓ半導体素子であることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279197A JPH01122147A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279197A JPH01122147A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01122147A true JPH01122147A (ja) | 1989-05-15 |
Family
ID=17607786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279197A Pending JPH01122147A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01122147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088983B2 (en) | 1999-02-03 | 2006-08-08 | Rohm Co., Ltd. | Semiconductor device for radio communication device, and radio communication device using said semiconductor device |
-
1987
- 1987-11-06 JP JP62279197A patent/JPH01122147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088983B2 (en) | 1999-02-03 | 2006-08-08 | Rohm Co., Ltd. | Semiconductor device for radio communication device, and radio communication device using said semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10332923B2 (en) | Control circuitry for 1D optical metasurfaces | |
| EP0174073B1 (en) | Integrated optical and electric circuit device | |
| TWI303872B (en) | High power light emitting device assembly with esd preotection ability and the method of manufacturing the same | |
| DE102008008514A1 (de) | Multichipmodul | |
| US20070219033A1 (en) | Power Transistor And Power Semiconductor Device | |
| FR3099965A1 (fr) | Structure de boitier pour dispositif d’alimentation | |
| DE102006038479A1 (de) | Mehrfach-Leistungshalbleiterbauelement | |
| JPH1084003A (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| EP3545551B1 (fr) | Circuit integre forme d'un empilement de deux puces connectees en serie | |
| US4724475A (en) | Semiconductor device | |
| US7737551B2 (en) | Semiconductor power module with SiC power diodes and method for its production | |
| JPH01122147A (ja) | 半導体装置 | |
| US5436497A (en) | Semiconductor device having a plurality of vertical type transistors having non-intersecting interconnections | |
| DE212021000520U1 (de) | Halbleitermodul | |
| JPS6288369A (ja) | 半導体装置の製造方法 | |
| CN102244056A (zh) | 一种用于半导体晶片键合的键合结构 | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| JPH0734482B2 (ja) | 光結合型半導体リレ−装置 | |
| KR100518059B1 (ko) | 스위칭 다이오드 및 그 제조 방법 | |
| JPS6314870B2 (ja) | ||
| CN216849936U (zh) | 发光器件封装结构以及显示装置 | |
| JPH1070197A (ja) | スプリット・ゲート酸化物を備えた高集積度ｃｍｏｓ回路及びその作成法 | |
| JPS60214566A (ja) | Ｇｔｏサイリスタ | |
| US4931666A (en) | Darlington-connected semiconductor device | |
| JPS62213175A (ja) | 化合物半導体装置 |