JPH01121788A - Mounting inspecting device for chip component - Google Patents

Mounting inspecting device for chip component

Info

Publication number
JPH01121788A
JPH01121788A JP62279724A JP27972487A JPH01121788A JP H01121788 A JPH01121788 A JP H01121788A JP 62279724 A JP62279724 A JP 62279724A JP 27972487 A JP27972487 A JP 27972487A JP H01121788 A JPH01121788 A JP H01121788A
Authority
JP
Japan
Prior art keywords
chip component
signal
circuit
camera
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62279724A
Other languages
Japanese (ja)
Inventor
Masahiko Nagao
政彦 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62279724A priority Critical patent/JPH01121788A/en
Publication of JPH01121788A publication Critical patent/JPH01121788A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable inspection after soldering by performing the inspection by comparing an image passed through a filter which does not pass the wavelength of the color of a solder surface with an image which is not passed. CONSTITUTION:The image signal (a) of a chip component to be inspected which is photographed by a camera 1 is binarized 2. The binary signal (b) is inputted to an outward appearance coordinate inspecting circuit 3 to find pad outward shape coordinates and a pat outward shape coordinate signal (c) is outputted to an absolute position detecting circuit 4. The image signal a' of the chip component to be inspected which is photographed by the camera 6 through the filter 5 is binarized 7 into a binary signal b', which is inputted to an elec trode outward shape coordinate detecting circuit 8, so that an electrode outward shape signal (d) is outputted to the absolute position detecting circuit 4. The filter 5 is a filter which does not pass the half wave of the color of the solder surface. The absolute position detecting circuit 4 detects the relative position between a pat and the chip component and outputs a relative position signal (e). A position shift deciding circuit 8 decides whether or not the chip component is in a normal mount state from the input signal (e).

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチップ部品の装着検査装置、特に、実装及び半
田付は工程の終了したプリント基板上のチップ部品の有
無及び位置ずれを検査するチップ部品の装置検査装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a chip component mounting inspection device, and in particular a chip component inspection device for inspecting the presence or absence of chip components on a printed circuit board after the mounting and soldering process is completed. The present invention relates to a device inspection device for parts.

〔技術環境〕[Technological environment]

近年の家電製品、0AJI品等の電子機器は、省スペー
ス携帯性の同上、省資源化等のために小型化、軽量化が
進んでおシ、このため電子回路に使用す為抵抗器コンデ
ンサ等にチップ部品が多く採用されるようになってきた
In recent years, electronic devices such as home appliances and 0AJI products have become smaller and lighter in size and weight due to space-saving portability and resource conservation. Chip parts are increasingly being used in

これらチップ部品のプリント基板への実装は人手では困
難であ夛、量産化する場合は全て機械により行われてい
るが、その実装状態は100%満足とは言えない。
It is difficult to manually mount these chip components onto a printed circuit board, and when mass production is carried out, all of this is done by machine, but the mounting condition cannot be said to be 100% satisfactory.

チップ部品がプリント基板に実装される場合、正しい場
所にチップ部品が無かったシ、実装されていても位置が
ずれていて正常な回路動作が行われなり等の実装の不具
合が起きている。
When chip components are mounted on a printed circuit board, mounting problems occur, such as the chip component not being in the correct location, or even if the chip component is mounted, it is misaligned and the circuit does not operate properly.

このためチップ部品の実装状態の良否の検査が必要とな
るが、実装置後の検査で良否判定し、修正を行っても次
の工程の半田付は時にさらに部品が位置ずれを起こすこ
とがある。
For this reason, it is necessary to inspect the quality of the mounting state of the chip components, but even if the inspection after the actual device is performed to determine the quality and corrections are made, the components may sometimes become misaligned during the next process of soldering. .

したがりて部品の実装及び半田付は工程の後に実装状態
の良否の判定を行う検査が必要となる。
Therefore, after the mounting and soldering of components, an inspection is required to determine whether the mounting state is good or bad.

〔従来の技術〕[Conventional technology]

従来の技術としては、例えば、特公昭58−13594
1号公報に示されているように、チップ部品の装着検査
装置がある。
As a conventional technique, for example, Japanese Patent Publication No. 58-13594
As shown in Japanese Patent No. 1, there is a chip component mounting inspection device.

従来のチップ部品の装着検査装置は、チップ部品が装着
されたプリント基板に所定方向の斜め上方から照明ft
、t−照射する照明装置と、上記チップ部品によ勺形成
される陰影を撮影するテレビカメラと、予め基準陰影位
置を記憶しておく基準パターンメモリと、前記テレビカ
メラから取り込んだ画像を2値化する信号処理回路と、
該信号処理回路の出力と前記基準パターンメモリの出力
を比較し上記チップ部品の装着状態を判定する比較回路
と、該判定結果を表示する結果表示回路とを含んで構成
される。
A conventional chip component mounting inspection device illuminates a printed circuit board on which chip components are mounted diagonally from above in a predetermined direction.
, a lighting device that emits light, a television camera that photographs the shadow formed by the chip component, a reference pattern memory that stores the reference shadow position in advance, and a binary image that captures the image captured from the television camera. A signal processing circuit that
The device includes a comparison circuit that compares the output of the signal processing circuit and the output of the reference pattern memory to determine the mounting state of the chip component, and a result display circuit that displays the determination result.

次に従来のチップ部品の装着検査装置について図面を参
照して詳細に説明する。
Next, a conventional chip component mounting inspection device will be described in detail with reference to the drawings.

第3図は従来のチップ部品の装着検査装置の一例を示す
ブロック図である。
FIG. 3 is a block diagram showing an example of a conventional chip component mounting inspection device.

第3図に示すチップ部品の装着検査装置は、チップ部品
が装着されたプリント基板に所定方向の斜め上方から照
明ftを照射する照明装置30と、上記チップ部品によ
り形成される陰影を撮影するテレビカメラ31と、予め
基準陰影位置を記憶しておく基準パターンメモリ32と
、前記テレビカメラ31から堆シ込んだ画像を2値化す
る信号処理回路33と、該信号処理回路33の出力と前
記基準パターンメモリ32の出力を比較し上記チッ判定
結果を表示する結果表示回路35とを含んでいる。
The chip component mounting inspection apparatus shown in FIG. 3 includes an illumination device 30 that irradiates a printed circuit board on which chip components are mounted with illumination ft from diagonally above in a predetermined direction, and a television that photographs shadows formed by the chip components. A camera 31, a reference pattern memory 32 that stores reference shadow positions in advance, a signal processing circuit 33 that binarizes the image captured from the television camera 31, an output of the signal processing circuit 33, and the reference pattern memory 32 that stores reference shadow positions in advance. It also includes a result display circuit 35 that compares the outputs of the pattern memory 32 and displays the tick determination result.

ここで照明装置30は、検査対象のチップ部品に陰影を
形成させ、該陰影はテレビカメラ31により撮影される
Here, the illumination device 30 forms a shadow on the chip component to be inspected, and the shadow is photographed by the television camera 31.

本装置は検査開始前に予め基準パターンメモリ32に基
準陰影位置を記憶させておかなければならない。該基準
陰影位置は正常の位置にチップ部品の取付けられ念プリ
ント基板を用いて撮影した画像より生成され基準パター
ンメそり32に記憶される。
This apparatus must store the reference shadow position in the reference pattern memory 32 in advance before starting the inspection. The reference shadow position is generated from an image taken using a printed circuit board with a chip component attached at a normal position, and is stored in the reference pattern grid 32.

テレビカメラ11により撮影された検査対象チップ部品
の陰影の画像は信号処理回路33により2値化される。
The image of the shadow of the chip component to be inspected taken by the television camera 11 is binarized by the signal processing circuit 33.

該2値化信号と、基準パターンメモリ32の出力は、比
較回路34に入力され検査対象チップ部品の装着状態が
判定される。該判定結果は、結果表示回路35に入力さ
れ判定結果が表示される。
The binarized signal and the output of the reference pattern memory 32 are input to a comparison circuit 34 to determine the mounting state of the chip component to be inspected. The determination result is input to the result display circuit 35, and the determination result is displayed.

第4図(a)〜(C)は、従来のチップ部品の装着検査
装置のチップ部品の装着状態の判定方法を説明するため
のパターン図である。
FIGS. 4(a) to 4(C) are pattern diagrams for explaining a method for determining the mounting state of a chip component in a conventional chip component mounting inspection apparatus.

第4図(a)は、基準パターンメモリ32に記憶されて
いる基準陰影位置をあられすパターン図で、基準陰影位
置パターン40は各チップ部品の陰影の基準位置をあら
れしている。
FIG. 4(a) is a pattern diagram showing the reference shadow positions stored in the reference pattern memory 32, and the reference shadow position pattern 40 shows the reference positions of the shadows of each chip component.

第4図(b)は信号処理回路33より出力されるチップ
部品の陰影の位置をあられすパターン図で、チップ部品
陰影位置パターン41は、検査対象チップ部品により発
生する陰影の位置をあられして−る。
FIG. 4(b) is a pattern diagram showing the position of the shadow of the chip component outputted from the signal processing circuit 33, and the chip component shadow position pattern 41 shows the position of the shadow generated by the chip component to be inspected. -ru.

第4図(C)は比較回路34において、基準陰影位置パ
ターン40と、チップ部品陰影位置パターン41を入力
し、重ね合わせてその一致状態を検出するための比較パ
ターンである。従うて比較回路34では、位置ずれをお
こしているチップ部品の陰影パターン42のように、基
準陰影位置パターン40と一致しない陰影が存在したと
きに、装着位置が正しくないと判定する。
FIG. 4(C) shows a comparison pattern for inputting the reference shadow position pattern 40 and the chip component shadow position pattern 41 into the comparison circuit 34, superimposing them, and detecting their matching state. Therefore, the comparison circuit 34 determines that the mounting position is incorrect when there is a shadow that does not match the reference shadow position pattern 40, such as the shadow pattern 42 of a chip component that is misaligned.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のチップ部品の装着検査装置は、検査対象
チップ部品により形成される陰影を撮影し、該画像を用
いて検査を行りているので、チップ部品の電極とパット
の間に半田の盛られている半田付後のチップ部品におμ
ては陰影が発生しにくいので、検査の信頼性が低下する
という欠点があった。
The above-mentioned conventional chip component mounting inspection device photographs the shadow formed by the chip component to be inspected and performs the inspection using this image. μ is applied to the chip components after soldering.
However, since shadows are less likely to occur, the reliability of the test is reduced.

又検査対象チップ部品は登鎌済のメモリの値との比較に
より検査を行っているので、検査対象チップ部品が実装
されている基板を移動させるステージの位置精度、基板
のステージへの取り付は精度等がそのまま位置すれとし
て検出されてしまうという欠点があり九。
In addition, since the chip parts to be tested are tested by comparing them with the values in the memory that has already been loaded, the accuracy of the position of the stage that moves the board on which the chip part to be tested is mounted, and the mounting of the board on the stage are subject to change. There is a drawback that the accuracy etc. may be detected as a position error.9.

〔問題点を屏決するための手段〕[Means for deciding issues]

本発明のチップ部品の装着検査装置は、検査対象チップ
部品の画a′t−取り込む第1のカメラと、第1のカメ
ラから取り込んだ画像信号t2値化する第1の2値化回
路と、第1の2値化回路から出力される2値化信号より
パット外形の座標を求めるパット外形座標検出回路と、
特定の帯域の波長の−It、を通さないフィルモク、該
フィルタを通過し次検査対象チップ部品の画像を取り込
む第2のカメラと、第2のカメラから取り込んだ画像信
号を2値化する第2の2値化回路と、第2の2値化回路
から出力される2値化信号よりチップ部品の電極の外形
の座標を求める電極外形座標検出回路と、パット外形座
標検出回路より入力されるパット外形座標と電極外形座
標検出回路より入力される電極外形座標とからパットと
チップ部品の相対位置関係を検出する相対位置検出回路
と、相対位置検出回路から出力される相対位置関係信号
より実装状態検査結果を判定する実装状態判定回路とを
含んで構成される。
The chip component mounting inspection device of the present invention includes: a first camera that captures an image a't of a chip component to be inspected; a first binarization circuit that binarizes the image signal t captured from the first camera; a pad outer shape coordinate detection circuit that calculates the coordinates of the pad outer shape from the binarized signal output from the first binarization circuit;
a second camera that passes through the filter and captures an image of the chip component to be inspected; and a second camera that binarizes the image signal captured from the second camera. a binary conversion circuit, an electrode contour coordinate detection circuit for determining the coordinates of the contour of the electrode of the chip component from the binary signal output from the second binary conversion circuit, and a pad contour coordinate detection circuit input from the pad contour coordinate detection circuit. A relative position detection circuit that detects the relative positional relationship between the pad and the chip component from the external coordinates and the electrode external coordinates input from the electrode external coordinate detection circuit, and a mounting state inspection based on the relative positional relationship signal output from the relative position detection circuit. and a mounting state determination circuit that determines the result.

〔実施例〕〔Example〕

次に、本発明の実施例について、図面を参照して詳細に
説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示すブロック図で化信号す
はパット外形座標検出回路3に入力されパット外形座標
が求められ、パット外形座標信号Cが相対位置検出回路
4に出力される。
FIG. 1 is a block diagram showing an embodiment of the present invention. A conversion signal C is inputted to a pad outer coordinate detection circuit 3, the pad outer coordinates are determined, and a putt outer coordinate signal C is outputted to a relative position detection circuit 4. .

フィルタ5を通過しカメラ2によ夕撮影された検査対象
チップ部品の画像信号a′は、2値化回路7に入力され
2値化される。2値化回路7から出力される第2の2値
化信号b′は電極外形座標検出回路8に入力され電極外
形座標が求められ、電極外形座標信号dが、相対位置検
出回路4に出力される。
The image signal a' of the chip component to be inspected, which has passed through the filter 5 and is photographed by the camera 2, is input to the binarization circuit 7 and is binarized. The second binarized signal b' output from the binarization circuit 7 is input to the electrode outline coordinate detection circuit 8 to determine the electrode outline coordinates, and the electrode outline coordinate signal d is outputted to the relative position detection circuit 4. Ru.

相対位置検出回路4は、パット外形座碩信号Cと電極外
形座標信号dより、パットとチップ部品の相対的位置関
係を検出し、相対位置信号e′fI:位置ずれ判定回路
9に出力する。
The relative position detection circuit 4 detects the relative positional relationship between the pad and the chip component from the pad outer shape correction signal C and the electrode outer shape coordinate signal d, and outputs a relative position signal e'fI to the positional deviation determination circuit 9.

位置ずれ判定回路9蝶、入力した前記相対位置信号eよ
り、検査対象チップ部品の実装状態の良否を判定する。
The positional deviation determination circuit 9 determines the quality of the mounting state of the chip component to be inspected based on the input relative position signal e.

第2図(a)〜(C)はチップ部品の実装状態の良否判
定が行われる過程をより詳細に説明する友めのパターン
図である。
FIGS. 2(a) to 2(C) are pattern diagrams illustrating in more detail the process of determining whether the mounting state of chip components is good or bad.

第2図(a)は、画像信号aのパターン図で、パット2
0の上に電極21と胴体部22かもなるチップ部品23
が実装されて鱒る。
FIG. 2(a) is a pattern diagram of image signal a.
A chip component 23 that also includes an electrode 21 and a body part 22 is placed on top of the chip component 23.
has been implemented.

第2図(baFi画儂信号aが、2値化回路2によ)2
値化された2値化信号すのパターン図である。
Figure 2 (baFi picture signal a is sent to the binarization circuit 2) 2
FIG. 3 is a pattern diagram of a binarized signal.

パット20と電極21からの反射元社胴体部22からの
反射光より輝度が高く、バラ)20と電極21からの反
射光の輝度よ)低く、胴体部22からの反射光の輝度よ
り高い箇所に2値化レベルを設定することによりパット
20と電極21のみが抽出され九2値化信号すが得られ
る。
Reflections from pads 20 and electrodes 21 A part where the brightness is higher than the light reflected from the body part 22, lower than the brightness of the light reflected from the body part 20 and the electrode 21, and higher than the brightness of the light reflected from the body part 22. By setting the binarization level to , only the pads 20 and electrodes 21 are extracted, and a nine-binarization signal is obtained.

2値化信号すは、パット外形座標検出回路3に入力され
る。パット外形座標検出回路3では2値化信号すより2
つのパットと水平な方向t−xs。
The binarized signal is input to the pad outer shape coordinate detection circuit 3. In the pad outer coordinate detection circuit 3, the binarized signal 2
one putt and horizontal direction t-xs.

2つのパットと垂直な方向をy軸とすると、抽出された
パット20と電極21のx、y軸方同それぞれの最大値
及び最小値を求める。X軸方向の最大値x12と最小値
xoはパットの縦方向の外形座標t−y軸方同の最大値
y!2と最小値11里はパットの横方向の外形座標を表
わしている。
Assuming that the direction perpendicular to the two pads is the y-axis, the maximum and minimum values of the extracted pad 20 and electrode 21 in the x- and y-axes are determined. The maximum value x12 and the minimum value xo in the X-axis direction are the maximum value y in the vertical external coordinates t-y axis of the putt! 2 and the minimum value 11 ri represent the outer coordinates of the putt in the horizontal direction.

第2図(C)は検査対象チップ部品をフィルタ5t−通
してカメラ6により撮影した画像信号a”k2値化回路
7により2値化した2値化信号b′のパターン図である
FIG. 2C is a pattern diagram of an image signal a''k of a chip component to be inspected passed through a filter 5t and photographed by a camera 6, and a binary signal b' converted into a binary signal by a binary conversion circuit 7.

本発明を実施するにあた9検査対象チップ部品の半田表
面はフィルタ5t−透過しな一色を有していなければな
らない。例えば緑色の尤の透過しないフィルタ5を用い
た場合、緑色の7ラツクス(例えば千住金属製スパーク
ソルダーカラー録)を用いて半田付けを行うことにより
半田表面を緑色にすることができ、半田部からの反射光
は第2のカメラ6には到達しないことになる。
In carrying out the present invention, the solder surface of the chip component to be inspected must have one color that does not pass through the filter 5t. For example, when using a filter 5 that does not transmit green color, the solder surface can be made green by soldering using green 7lux (for example, Senju Metal's Spark Solder Color Record), and the solder surface can be colored green. The reflected light does not reach the second camera 6.

従って、カメラ6に到達する反射光のうち電極21から
の反射光の輝度が強く、2値化回路7により2値化され
ると第2図(C)に示す電極21の抽出された2値化信
号b′が得られる。2値化信4.b/は電極外形座標検
出回路8に入力される。  −電極外形座標検出回路8
では2値化信号b′よりへ、 大値及び最小値を求める。工軸方向の最大値x21と最
小値x21は電極21の縦方向の外形座標すなわちチッ
プ部品23の縦方向の外形座標を表わしている。又y軸
方向の最大値’Iuと最小値Yzxは電極21の横方向
の外形座標すなわちチップ部品23の横方向の外形座標
を表わしている。
Therefore, among the reflected light reaching the camera 6, the luminance of the reflected light from the electrode 21 is strong, and when it is binarized by the binarization circuit 7, the extracted binary value of the electrode 21 shown in FIG. A converted signal b' is obtained. Binary signal 4. b/ is input to the electrode outline coordinate detection circuit 8. - Electrode outline coordinate detection circuit 8
Now, from the binarized signal b', find the maximum and minimum values. The maximum value x21 and the minimum value x21 in the axial direction represent the external coordinates of the electrode 21 in the vertical direction, that is, the external coordinates of the chip component 23 in the vertical direction. Further, the maximum value 'Iu and the minimum value Yzx in the y-axis direction represent the lateral outline coordinates of the electrode 21, that is, the lateral outline coordinates of the chip component 23.

相対位置検出回路4は、パット外形座標検出回路3から
出力されるパット外形座標信号Cと、電極外形座標検出
回路8から出力される電極外形座標信号dt−人力し、
電極21すなわちチップ部品23がパット20と相対的
にどれだけ位置ずれを起こしているかを検出する。パッ
トとチップ部品の縦方向及び横方向の相対的ずれ量IX
、lyは第2の場合それぞれ式(1)、(2)で表わさ
れる。
The relative position detection circuit 4 calculates the pad external coordinate signal C output from the pad external coordinate detection circuit 3 and the electrode external coordinate signal dt output from the electrode external coordinate detection circuit 8.
The amount of positional deviation of the electrode 21, that is, the chip component 23 relative to the pad 20 is detected. Relative displacement amount IX of the pad and chip parts in the vertical and horizontal directions
, ly are respectively expressed by equations (1) and (2) in the second case.

金相対位置信号eとして、実装状態判定回路9に出力す
る。
It is output to the mounting state determination circuit 9 as a gold relative position signal e.

実装状態判定回路9にはあらかじめパットとチップ部品
の縦及び横方向のずれ量の許容量dxdyが登碌されて
おり、判定回路9′t−構成する比較回路によ・シ、ず
れ量の°許容量dx、dyと入力する相対的ずれ量tx
、i、が比較され、式(3バ41ともに満されるとき、
チップ部品の実装は正常と判定される。
The mounting state judgment circuit 9 is pre-registered with the permissible amount dxdy of the amount of deviation in the vertical and horizontal directions between the pad and the chip component, and the comparison circuit comprising the judgment circuit 9't determines the amount of deviation dxdy. Allowable amounts dx, dy and relative deviation amount tx input
, i, are compared and the formula (when both 3 and 41 are satisfied,
The mounting of the chip components is determined to be normal.

dx≧lz           −・・・(3)dy
≧ly          ・・・・・・(4)又、電
極外形座標検出回路8において電極21が検出されなか
った場合検出回路8は電極外形座標信号dにエラーコー
ドを発生させ、該エラーコードは相対位置検出回路4t
−通じ実装状態判定回路9に入力される。実装状°態判
定回路9は該エラーコードを入力した場合チップ部品未
実装と判蝋する。
dx≧lz −...(3) dy
≧ly...(4) Also, if the electrode 21 is not detected by the electrode outer coordinate detection circuit 8, the detection circuit 8 generates an error code in the electrode outer coordinate signal d, and the error code is determined based on the relative position. Detection circuit 4t
- is input to the mounting state determination circuit 9. When the mounting state determination circuit 9 receives the error code, it determines that the chip component is not mounted.

面の色の波長を通過させないフィルタを通った画像と通
らない画像の比較より検査を行うので、半田付後の検査
も行うことができ、チップ部品の位置ずれをパットとの
相対関係によ一フ求めるので、ステージの位置精度や基
板のステージへの取付は精度の影響を受けずに位置ずれ
検査を行うことができるという効果がある。
Inspection is performed by comparing images that pass through a filter that does not pass the wavelength of the color of the surface and images that do not pass through, so inspection can be performed after soldering, and positional deviations of chip components can be checked based on their relative relationship with pads. Since the positional accuracy of the stage and the mounting accuracy of the substrate on the stage are determined without being affected by the accuracy, there is an effect that positional deviation inspection can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図(
a)は第1図に示す画像信号aのパターン図、第2図(
b) 、 (C)はそれぞれ第1図に示す2値化信号b
 、 b’のパターン図、第3図は従来の一例を示すブ
ロック図、第4図(a)は第3図に示す基準パターンメ
モリ32に記憶されているパターン図、第4図(b)は
第3図に示す信号処理回路33より出力されるパターン
図、第4図(CJは第3図に示す比較回路34における
比較パターン図である。 1・・・第1のカメラ、2・・・第1の2値化回路、3
・・・パット外形座標検出回路、4・・・相対位置検出
回路、5・・・フィルタ、6・・・第2のカメラ、7・
・・第2の2値化回路、8・・・電極外形座標検出回路
、9・・・実装状態判定回路、20・・・パット、21
・・・電極、22・・・胴体部、23・・・チップ部品
、30・・・照明装置、31・・・テレビカメラ、32
−・・基準パターンメモリ、33・・・信号処理回路、
34・・・比較回路、工・・・結果表示回路、40・・
・基準陰影位置パターン、41・・・チップ部品陰影位
置パターン、42・・・位置ずれチップ部品の陰影パタ
ーン a 、a’−−−第1の画像信号、b 、b’−・第1
の2m化信号、C・・・パット外形座標信号、d・・・
電極外形座標信号、e−・・相対位置信号。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 (
a) is a pattern diagram of the image signal a shown in Fig. 1, and Fig. 2 (
b) and (C) are the binary signals b shown in Fig. 1, respectively.
, b', FIG. 3 is a block diagram showing a conventional example, FIG. 4(a) is a pattern diagram stored in the reference pattern memory 32 shown in FIG. 3, and FIG. 4(b) is a pattern diagram of A pattern diagram output from the signal processing circuit 33 shown in FIG. 3, and FIG. 4 (CJ is a comparison pattern diagram in the comparison circuit 34 shown in FIG. 3. 1... first camera, 2... first binarization circuit, 3
. . . Pad outer coordinate detection circuit, 4. Relative position detection circuit, 5. Filter, 6. Second camera, 7.
. . . Second binarization circuit, 8 . . . Electrode outer shape coordinate detection circuit, 9 . . . Mounting state determination circuit, 20 .
... Electrode, 22 ... Body part, 23 ... Chip component, 30 ... Lighting device, 31 ... Television camera, 32
-...Reference pattern memory, 33... Signal processing circuit,
34...Comparison circuit, Engineering...Result display circuit, 40...
・Reference shadow position pattern, 41... Chip component shadow position pattern, 42... Shade pattern of misaligned chip component a, a' ---first image signal, b, b'--first
2m conversion signal, C... Pad external coordinate signal, d...
Electrode outline coordinate signal, e-...relative position signal.

Claims (1)

【特許請求の範囲】[Claims]  検査対象チツプ部品の画像を取り込む第1のカメラと
、第1のカメラから取り込んだ画像信号を2値化する第
1の2値化回路と、第1の2値化回路から出力される2
値化信号よりパット外形の座標を求めるパット外形座標
検出回路と、特定の帯域の波長の光を通さないフィルタ
と、該フィルタを通過した検査対象チップ部品の画像を
取り込む第2のカメラと、第2のカメラから取り込んだ
画像信号を2値化する第2の2値化回路と、第2の2値
化回路から出力される2値化信号よりチップ部品の電極
の外形の座標を求める電極外形座標検出回路と、パット
外形座標検出回路より入力される電極外形座標とからパ
ットとチップ部品の相対位置関係を検出する相対位置検
出回路と、相対位置検出回路から出力される相対位置関
係信号より実装状態検査結果を判定する実装状態判定回
路とを含むことを特徴とするチップ部品の装着検査装置
A first camera that captures an image of the chip component to be inspected; a first binarization circuit that binarizes the image signal captured from the first camera;
a pad contour coordinate detection circuit that determines the coordinates of the pad contour from a value signal; a filter that does not pass light having a wavelength in a specific band; a second camera that captures an image of the chip component to be inspected that has passed through the filter; a second binarization circuit that binarizes the image signal captured from the second camera; and an electrode outline for determining the coordinates of the outline of the electrode of the chip component from the binarization signal output from the second binarization circuit. A coordinate detection circuit, a relative position detection circuit that detects the relative positional relationship between the pad and the chip component from the electrode external coordinates input from the pad external coordinate detection circuit, and a relative positional relationship signal output from the relative position detection circuit. A mounting inspection device for chip components, comprising: a mounting state determination circuit for determining a state inspection result.
JP62279724A 1987-11-04 1987-11-04 Mounting inspecting device for chip component Pending JPH01121788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62279724A JPH01121788A (en) 1987-11-04 1987-11-04 Mounting inspecting device for chip component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62279724A JPH01121788A (en) 1987-11-04 1987-11-04 Mounting inspecting device for chip component

Publications (1)

Publication Number Publication Date
JPH01121788A true JPH01121788A (en) 1989-05-15

Family

ID=17614995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62279724A Pending JPH01121788A (en) 1987-11-04 1987-11-04 Mounting inspecting device for chip component

Country Status (1)

Country Link
JP (1) JPH01121788A (en)

Similar Documents

Publication Publication Date Title
JP2004071781A (en) Method for preparing inspection data, and board inspection device using the same
JP3906780B2 (en) Data registration method for component code conversion table, board inspection data creation device, registration processing program, and storage medium thereof
KR101622628B1 (en) Method and apparatus of inspecting a substrate with electronic devices mounted thereon
TWI815452B (en) Hair inspection device for substrate and hair inspection method for substrate
JPS61243303A (en) Visual inspection system for mounted substrate
JP2782759B2 (en) Solder appearance inspection device
WO2015118997A1 (en) Quality management system
JPH01121788A (en) Mounting inspecting device for chip component
JP2536127B2 (en) Board inspection equipment
JP3468643B2 (en) Appearance inspection method for printed wiring boards
JP3250309B2 (en) Teaching method of mounted part inspection data
JPH09145334A (en) Method and equipment for inspecting mounted device
JPH0437923B2 (en)
JPH02165004A (en) Object testing apparatus
JPH06258243A (en) Mounting part inspection device
JP2000097882A (en) Method and device for x-ray inspection
KR100292343B1 (en) Inspection method of cream solder position appearance on the board
JPS62239039A (en) Inspecting device for printed circuit board
JP3035574B2 (en) Teaching method of mounted component inspection device
JP2000019122A (en) Solder inspection device
JPH0712748A (en) Curved surface shape inspecting device
JPH07113620A (en) Appearance inspection system for soldered part
JP2001284790A (en) Device and method for visually inspecting cream solder printing
JPH03219653A (en) Inspection apparatus of mounted component
JP2017181270A (en) Inspection method and inspection device