JPH01119119A - イメージデータの帯域圧縮装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ端末及びファックス等が取り扱うイメー
ジデータの帯域圧縮を高速化したイメージデータの帯域
圧縮装置に関する。

（従来の技術） データ端末又はファックス等の画像処理装置が取り扱う
イメージデータ、例えば充電変換素子により原稿又は図
面等を読み取って得られたイメージデータを伝送する場
合、イメージデータの冗長性を符号化により減少させる
帯域圧縮を行ない、伝送すべきデータ量を減少させ、伝
送時間の短縮を図っている。

第２図は従来方式によりイメージデータの帯域圧縮及び
帯域伸長を行なう画像処理装置のブロック構成図である
。第２図において、１はシステムメモリ２に記憶されて
いるプログラムに従って画像処理装置全体を制御する中
央処理装置（以下、ＣＰＵという）、２は画像処理装置
全体を制御するプログラムの他、帯域圧縮する前のイメ
ージデータ又は帯域圧縮した圧縮イメージデータを伸長
したイメージデータ（以下、実イメージデータという）
及び帯域圧縮した圧縮イメージデータ（以下、圧縮イメ
ージデータという）等を記憶するシステムメモリ、３は
イメージリーダ制御回路４の制御に従って原稿５を読取
走査して、原稿５の像に対応するイメージデータを出力
するイメージリ−ダである。このイメージリーダ３は第
３図に示すように横Ｈ（＋ｎ＋ｎ）、縦Ｖ　（ｍｍ）の
原稿５を、例えば縦及び横共に分解能８（本／ｍｍ）で
読み取る。

６は他の画像処理装置との間で回線７を介してイメージ
データの授受を行なう回線制御回路、８は表示制御回路
９の制御に従ってイメージデータ等を表示するＣＲＴ表
示装置、１０は磁気ディスク制御回路１１の制御に従っ
てイメージデータ（実イメージデータ又は圧縮イメージ
データ）を保存する磁気ディスク、［２は磁気テープ制
御回路Ｌ３の制御に従ってイメージデータ（実イメージ
データ又は圧縮イメージデータ）を保存する磁気テープ
、１８は実イメージデータを所定の帯域圧縮方式、例え
ばＭ　Ｈ（ＭＯＤＩＦＩＥＤ　ＩＩＵＰＦＭＡＮ）符号
化方式、ＭＲ（ＭＯＤＩＰＩＥＤ　ＲＥＡＤ）符号化方
式及びＭＭＲ（ＭＯＤＩＦＩＥＤ　ＭＯＤＩＰＩＥＤ　
Ｉ？ＥＡＤ）符号化方式等により帯域圧縮するとともに
、圧縮イメージデータを帯域伸長する帯域圧縮・帯域伸
長回路、１９は帯域圧縮・帯域伸長回路１８とシステム
メモリ２との間で実イメージデータ及び圧縮イメージデ
ータをＤＭＡ転送（ＤＩＲＩＥＣＴ　ＭＥＭＯ１？Ｙ　
ＡＣ３ＥＳＳ）するＤＭＡ制御回路、１７はＣＰＵＩ、
システムメモリ２、イメージリーダ制御回路４、回線制
御回路６、表示制御回路９、磁気ディスク制御回路１１
及び磁気テープ制御回路１３間で実イメージデータ及び
圧縮イメージデータを伝送し、これらの回路の制御信号
の授受を行なうシステムバスである。

次に、従来の画像処理装置の動作について説明する。ま
ず、イメージリーダ３は原稿５を読み取り、実イメージ
データをシステムメモリ２の決められたアドレスの領域
に記憶する。この場合、実イメージデータ量はＭｘＮ　
（ビット）になる。ただし、 Ｍ　−８Ｘ　Ｈ（ｂｉｔ／１ｉｎｅ） Ｎ　−８Ｘ　Ｖ　（ｂｉｔ／１ｉｎｅ）とする。

次いで、ＣＰＵＩの指示によりＤＭＡ制御回路１９がシ
ステムメモリ２から実イメージデータを順次読み出すと
、帯域圧縮・帯域伸長回路１８が所定の帯域圧縮方式に
より実イメージデータの帯域圧縮を行ない、ＤＭＡ制御
回路１９が圧縮イメージデータをシステムメモリ２の決
められたアドレスの領域に記憶する。圧縮イメージデー
タは第４図に示すように実イメージデータに関するデー
タ（実イメージデータの横及び縦サイズ等）、圧縮イメ
ージデータのビット数Ｃビット、帯域圧縮方式等が格納
されているヘッダ部と圧縮イメージデータが格納されて
いる圧縮データ部とからなる。

第５図は圧縮データ部の構成を示す図である。

圧縮データ部の構成は帯域圧縮方式によって異なり、Ｍ
Ｈ帯域圧縮方式又はＭＲ帯域圧縮方式では、第５図（ａ
）に示すように各走査線の終了を示すライン同期符号Ｅ
ＯＬ（ｅｎｄ　ｏｆ　１１ｎｅ）に続いて１読取走査ラ
イン分の可変長の圧縮データが格納されている。又、Ｍ
ＭＲ帯域圧縮方式では、第５図（ｂ）に示すように１読
取走査ライン目の可変長の圧縮イメージデータ、２読取
走査ライン目の可変長の圧縮イメージデータ、・・・、
というように各読み取り走査ライン毎に格納され、ライ
ン同期符号ＥＯＬは付されていない。

ＣＰＵＩは圧縮イメージデータを画像処理装置が一度に
取り扱うことができるビット数、即ち固有のワードサイ
ズ（１６ビツトマシンであれば１６ビツト）毎に揃えて
圧縮データとする。

なお、圧縮イメージデータは必要に応じて磁気ディスク
１０又は磁気テープ１２に格納される。

（発明が解決しようとする問題点） ところで、第２図に示した画像処理装置は、実イメージ
データのビット数及び圧縮イメージデータのビット数が
増加するのに従って、帯域圧縮及び帯域伸長に時間がか
かる。これは帯域圧縮・帯域伸長回路１Ｂが１個しかな
いためである。特に、Ｍ　Ｍ　Ｒ符号化方式であると、
分割処理かできず、実イメージデータの最初から順次帯
域圧縮しなければならない。

さらに、取り扱う原稿（画像）のサイズ及び分解能が増
加するのに従ってメモリ容量か増加する。

例えば、Ａ４サイズの原稿を読み取るときの分解能が横
８（本／Ｉ）、縦８（本／ＩＩＩＩＩｌ）のときは実イ
メージデータ量は約５００　ＫＢ　（キロバイト）であ
るが、横１６（本／ｍｍ）、縦１Ｂ（本／ｍｍ）の分解
能になると約２ＭＢ（メガバイト）の実イメージデータ
量となる。

従って、図面、文書のイメージ図での検索システム等で
は待ち時間が多くなり、実際の運用に適さないという問
題があった。

本発明は上記問題点を解決するためになされたもので、
実イメージデータの帯域圧縮及び圧縮イメージデータの
帯域伸長を高速で行なうことができるイメージデータの
帯域圧縮装置を提供することを目的とする。

（問題点を解決するための手段） 本発明に係るイメージデータの帯域圧縮装置は、１夏数
の帯域圧縮回路と、複数の帯域圧縮回路にイメージデー
タを分割して送るイメージデータ分割手段とを備えてい
る。

（作用） 上記構成のイメージデータの帯域圧縮装置は、イメージ
データ分割手段がイメージデータを分割して各帯域圧縮
回路に送ると、各帯域圧縮回路が所定の符号化方式によ
りイメージデータの帯域圧縮を並行して行なう。

（実施例） 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明に係るイメージデータの帯域圧縮装置の
ブロック図である。第１図において、ＣＰＵＩはシステ
ムメモリ２に記憶されている制御プログラムに従って本
装置全体を制御するものである。制御プログラムを記憶
しているシステムメモリ２は制御プログラムの他、実イ
メージデータ及び圧縮イメージデータ等を記憶する。実
イメージデータの入力装置としてのイメージリーダ３は
イメージリーダ制御回路４の制御に従って、第３図に示
すように横Ｈ（ｍｍ）、縦Ｖ　（ｍｍ）の原稿５を、例
えば縦及び横ともに分解能８（本／Ｉ）で読取走査して
、原稿５の像に対応する実イメージデータを出力する。

回線制御回路６は他の画像処理装置との間で回線７を介
してイメージデータの授受を行なう。ＣＲＴ表示装置８
は表示制御回路９の制御に従ってイメージデータ（実イ
メージデータ又は圧縮イメージデータ等）を表示する。

磁気ディスク１０は磁気ディスク制御回路１１の制御に
従ってイメージデータを保存する。同様にして、磁気テ
ープ１２は磁気テープ制御回路１３の制御に従ってイメ
ージデータを保存する。実イメージデータメモリ１４ａ
　、　１４ｂ　、　１４ｃ　、　１４ｄは実イメージデ
ータを記憶し、圧縮イメージデータメモリ１５ａ　ｓ　
１５ｂ　１１５ｃ　、　１５ｄは圧縮イメージデータを
記憶する。この実イメージデータメモリ１４ａ−１４ｄ
は実際にはシステムメモリ２のアドレス空間に位置して
おり、先頭のアドレスがそれぞれｌ５ＡＩ、１ｓＡ２、
ｌ５Ａ３、ｌ５Ａ４に割り当てられている。又、圧縮イ
メージデータメモリ１５ａ〜１５ｄ　も実際にはシステ
ムメモリー２のアドレス空間に位置しているが、予めア
ドレスが割り当てられていることはなく、圧縮イメージ
データを記憶するときに、圧縮イメージデータ量に応じ
て適宜アドレスが割り当てられる。

帯域圧縮・帯域伸長回路１６ａ　、　１６ｂ　、　１６
ｃ　。

）１６ｄはそれぞれ実イメージデータメモリ１４ａ１１
４ｂ　、　１４ｃ　、　Ｌ４ｄに記憶されている実イメ
ージデータを所定の符号化方式により圧縮するとともに
、圧縮イメージデータメモリ１５ａ　５１５ｂ　５１５
ｃ　。

１５ｄに記憶されている圧縮イメージデータを伸長・す
る。システムバス１７はＣＰＵ１、システムメモリ２（
実イメージデータメモリ１４ａ−１４ｄ及び圧縮イメー
ジデータメモリＬ５ａ〜１５ｄ　）　、イメージリーダ
制御回路４、回線制御回路６、表示制御回路９、磁気デ
ィスク制御回路１１．磁気テープ制御回路１３の間で実
イメージデータ及び圧縮イメージデータを伝送し、これ
らの回路の制御信号の授受を行なう。

次に、本発明に係るイメージデータの帯域圧縮装置の動
作について説明する。

まず、イメージデータの帯域圧縮について説明する。イ
メージリーダ３は第３図に示すように横Ｈ（ｍｍ）、縦
Ｖ　（■）の原稿５を、光電変換により、措及び縦方向
の解像度Ｍ　（ｂｉｔ／１ｉｎｅ）で読み取り、原稿５
に対応する実イメージデータ量を出力する。

ＣＰＵＩはイメージリーダ３が出力する実イメージデー
タＩを４等分して各実イメージデータメモリ１４ａ〜１
４ｄに記憶させる。

第６図は実イメージデータメモリ１４ａ〜１４ｄの使用
状況を説明する図である。横Ｈ（■）、縦Ｖ（ｒＡｍ）
の原稿５を横及び縦共に分解能８（本／ｍｍ）で読み取
ると、実イメージデータのサイズが横Ｍ（ｂｉｔ）　、
縦Ｎ　（ｂｉｔ）になるので（ただし、Ｍ−８×Ｈ％Ｎ
−８ＸＶ）　、実イメージデータのデータ量ｉ　（ｂｉ
ｔ）が分かる（　ｉ　＝　Ｍ　Ｘ　Ｎ　）　ａ従ッテ、
ＣＰＵＩは実イメージデータＩを４等分した１／４（ｂ
ｉｔ）　　（ｉ／４　＝ＭＸＮ／４）の実イメージデー
タ■　、Ｉ　１　■３及び１４を各実イメージデータメ
モリ１４ａ〜１４ｄに記憶させることができる。実イメ
ージデータメモリ１４ａ〜１４ｄには、分割した各実イ
メージデータをアドレス！ＳＡＩ、１ｓＡ２、ｌ５Ａ３
、及びｌ５Ａ４からそれぞれ記憶させる。

次いで、各帯域圧縮・帯域伸長回路Ｌｅａ〜１６ｄはそ
れぞれ各実イメージデータメモリ１４ａ〜１４ｄから実
イメージデータ１１〜Ｉ４を読み出して、所定の符号化
方式により実イメージデータ■１〜Ｉ　を圧縮して、そ
れぞれＣＳＣ２、Ｃ３及びＣビットの圧縮イメージデー
タＣＣ１ ４１ゝ　　２ Ｃ及びＣ４を出力する。各圧縮イメージデータメモリー
５ａ〜１５ｄはそれぞれ対応する帯域圧縮・帯域伸長回
路ｔｅａ−１［ｉｄから出力される圧縮イメージデータ
Ｃ−０４を順次記憶する。

なお、実イメージデータメモリー４ａ〜１４ｄ及び圧縮
イメージデータメモリー５ａ〜Ｌ５ｄは帯域圧縮・帯域
伸長回路１６ａ−ｔｅａが実イメージデータエ１〜Ｉ４
の圧縮及び圧縮イメージデータＣ１〜Ｃ４の伸長を行な
うときは、システムバス１７から切り離され、帯域圧縮
・帯域伸長回路１６ａ〜１８ｄの専用メモリとして動作
する。

第７図は圧縮イメージデータメモリー５ａ〜１．５ｄの
使用状況を説明する図である。帯域圧縮をする前に圧縮
イメージデータメモリー５ａ−１５ｄの先頭のアドレス
Ｃ８Ａ　ｌ、Ｃ３Ａ２、Ｃ３Ａ３、Ｃ８Ａ４を割り当て
る。

アドレスＣ８Ａ　ｌ−Ｃ３Ａ４は実イメージデータ１１
〜１４のデータｍｉ／４ビットに基づいて割り当てる。

各圧縮イメージデータＣ１〜Ｃ４はこのようにしてアド
レスを割り当てた各圧縮イメージデータメモリ１５ａ−
１５ｄに順次記憶されることになる。各圧縮イメージデ
ータＣ１〜Ｃ４のビット数は帯域圧縮方式によって異な
るが、第７図に示すように　・実イメージデータＩ　〜
■４より　も少なく　なす る。

ＣＰＵＩはこの圧縮イメージデータＣ１〜Ｃ４を本装置
による圧縮イメージデータＣ１〜Ｃ４の処理を容易にす
るためバックする。バックした圧　１縮イメージデータ
は第８図に示すように、ヘッダと圧縮イメージデータＣ
１〜Ｃ４とからなる。なお、ヘッダは帯域圧縮方式、実
イメージデータの分割数、実イメージデータのサイズ（
原稿５のサイズ）、実イメージデータのビット数、各圧
縮イメージデータを記憶したアドレスの開始番地及び圧
縮イメージデータのビット数（バイト数）等を記憶して
いるものである。

なお、バックを行なうときは第８図に示すように、圧縮
イメージデータＣ−０４は本装置が一度に取り扱うこと
ができるビット数、例えば１６ビツト毎に揃えられ、各
圧縮イメージデータＣ１〜Ｃ４の最後が１６ビツトに満
たないときは、そのビット数分だけ「０」がセットされ
る。バック後の圧縮イメージデータＣ１〜Ｃ４はそれぞ
れＣ、／、ｃ　′、ｃ　′及びＣ′　ビットになる。

なお、本実施例ではイメージリーダ３が読み取った原稿
の実イメージデータＩの圧縮について説明したが、回線
７を介して伝送されてくる実イメ−ジデータも同様に帯
域圧縮できる。

又、本実施例では４個の帯域圧縮・帯域伸長制御回路ｌ
ｅａ〜ｌｅｄを設けた場合について説明したか、５個以
上の帯域圧縮・帯域伸長回路を設けてもよい。

（発明の効果） 以上説明したように本発明によれば、複数の帯域圧縮回
路を設け、これらの回路にイメージデータを分割して入
力して、並行してイメージデータの圧縮を行なうように
したので、イメージデータの帯域圧縮を高速で行なうこ
とができるイメージデータの帯域圧縮装置が得られると
いう効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るイメージデータの帯域圧縮装置の
一実施例を示すブロック図、第２図は従来方式によりデ
ータ帯域圧縮及び帯域伸長を行なう画像処理装置のブロ
ック図、第３図は原稿と実イメージデータとの関係を説
明する図、第４図は第２図の画像処理装置による圧縮デ
ータの説明図、第５図は各データ圧縮方式による圧縮デ
ータの構成図、第６図は第１図に示した実イメージデー
タメモリの使用状況の説明図、第７図は第１図に示した
圧縮イメージデータメモリの使用状況の説明図、第８図
はパックされた圧縮イメージデータの説明図である。 １・・・ＣＰＵ、２・・・システムメモリ、３・・・イ
メージリーダ、４・・・イメージリーダ制御回路、５・
・・原稿、６・・・回線制御回路、７・・・回線、８・
・・ＣＲＴ表示装置、９・・・表示制御回路、１０・・
・磁気ディスク、１１・・・磁気ディスク制御回路、１
２・・・磁気テープ、１８・・・磁気テープ制御回路、
１４ａ　、１４ｂ　、１４ｃ　、１４ｄ・・・実イメー
ジデータメモリ、１５ａ　、　１５ｂ　、　１５ｃ　。 １５ｄ・・・圧縮イメージデータメモリ、１６ａ　％　
１６ｂ　５１６ｃ　、　１６ｄ・・・帯域圧縮・帯域伸
長回路、１７・・・システムバス。 〜殻 涜 第８図

Claims (1)

1. 【特許請求の範囲】 　イメージデータを所定の符号化方式により圧縮するイ
   メージデータの帯域圧縮装置において、複数の帯域圧縮
   回路と、 前記複数の帯域圧縮回路に前記イメージデータを分割し
   て送るイメージデータ分割手段と、を備え、前記複数の
   帯域圧縮回路によるイメージデータの帯域圧縮を並行処
   理するようにしたことを特徴とするイメージデータの帯
   域圧縮装置。