JPH01114215A - アナログ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、逐次比較形のアナログ・ディジタル変換装置
に関し、特に局部ディジタル・アナログ変換回路が電荷
再分配形の容量アレーで構成されているものの精度の向
上に関する。

〔従来の技術〕

近年、多くの分野においてディジタル化が進められてい
るが、アナログ信号とディジタル信号とのインターフェ
イスとして、アナログ・ディジタル変換装置（以下、Ａ
ＤＣと記す）およびディジタル・アナログ変換装置（以
下、ＤＡＣと記す）等が非常に重要になってきている。

上記ＡＤＣにおいて、比較的高速・高精度で変数ビット
数の多くとれるため、ＬＳＩ化された例の最も多い変換
方式として逐次比較形ＡＤＣがある。

第２図に逐次比較形ＡＤＣの構成ブロック図を示す。ア
ナログ信号入力端子１から入力されたアナログ信号をサ
ンプル・ホールド回路７で標本化および保持し、まず、
第１番目に逐次近似レジスタ９より最上位ビット（ＭＳ
Ｂ）のみをパ１°゛とし他のビットを°“０″として、
出力をフルスケール値（以下ＦＳと記す）の１／２に設
定した値を局部ディジタル・アナログ変換回路４のディ
ジタル入力とする。この１／２ＦＳとサンプル・ホール
ド回路７に保持されているアナログ信号との大小関係を
比較回路８で比較し、出力を逐次近似レジスタ９へ転送
する。逐次近似レジスタ９は、比較回路８の出力によっ
て次に局部ＤＡＣ４に与えるディジタル・データを制御
する。つまり、入力されたアナログ信号の方が１７２Ｆ
Ｓより太きかった場合は、局部ＤＡＣ４へ与えるＭＳＢ
は１′″のままとし、２番目のビ゛ッ１−（２８Ｂ）に
も“１″を与えて、局部Ｄ　Ａ　Ｃ，４の出力を３／４
ＦＳとする。また、入力されたアナログ信号の方が１．
　／　２　Ｆ　Ｓより小さかった場合は、ＭＳＢを０°
″に戻し、２８Ｂに“１′″を与えて、局部ＤＡＣ４の
出力を１７４．ＦＳとする。ここで定まった局部ＤＡ、
Ｃ４の出力とアナコグ信号との大小関係を比較して、２
８Ｂを決定する。このようにして最下位ピッ１−（ＬＳ
Ｅ）まで逐次比較していき、アナログ・ディジタル変換
を行う。

以上述べたような逐次比較形Ａ、ＤＣにおける局部ＤＡ
Ｃの回路形式として、抵抗ストリングを用いたもの、お
よび容量アレイを用いたものなどがある。

上述した従来の逐次比較形ＡＤＣに用いられている局部
ＤＡＣを構成する回路形式のうち、抵抗ストリングを用
いた回路形式では、アナログ・ディジタル変換で取り扱
うビット数をｎとした場合、最低２″個の抵抗が必要と
なり、ビット数が多いと抵抗の数が非常に多くなってし
まい、半導体集積回路等に組み込む場合、全回路に対し
この抵抗ストリングの占有する面積が非常に大きくなっ
てしまう。また、面積を小さく押さえようとすると、各
単位抵抗の抵抗値が小さくなり、単位抵抗間の接続点に
おけるコンタクトの抵抗が全体の精度に大きく影響を与
えてしまうという欠点がある。

このため、高分解能、つまりビット数の多いアナログ・
ディジタル変換装置における局部ＤＡＣの回路形式とし
て、容量アレーを用いた電荷再配分形の回路形式が使わ
れることが多い。

第３図は、従来の逐次比較形ＡＤＣにおける局部ＤＡＣ
に電荷再配分形の容量アレーを用いた回路構成図であり
、これは、サンプル・ホールド回路をも含めた局部ＤＡ
Ｃ４、比較回路８．逐次比較レジスタ９および基準電位
発生回路１１より構成されており、ディジタル回路にお
ける消費電力が少ないという理由により、相補形ＭＯ８
電界効果トランジスタ（以下、相補形ＭＯ８ＦＥＴと記
す）を用いた回路構成が主流となってきている。

以下、簡単のため逐次比較形ＡＤＣの動作をビット数ｎ
＝４として第３図を用いて説明すると、容量アレーはＣ
６４００，Ｃ＋４１０．　Ｃ２４２０゜Ｃ１０３０，Ｃ
（４４０となり、単位容量をＣとすると、Ｃｏ＝Ｃ，’
＝Ｃ／８．Ｃ２＝Ｃ／４．Ｃ３＝Ｃ／２．Ｃ４＝Ｃとな
る。

まず、第１にスイッチ４０，４１，４２゜−５＝ ４３．４４は、４０１，４００，４２１゜４３１．４４
１が導通し、４０２，４０３゜４１２、　４１３．　４
２２．　４２３．　４３２゜４３３．４４２，４４３が
開放されて、すべてアナログ信号入力端子１に接続され
、またスイッチ６も導通して、基準電位発生回路１１に
て発生される第１の参照電圧ｖＲ＋２と第２の参照電圧
■１３との中点電位１２である（ＶＲ＋十Ｖ□−）／２
に対して容量アレーＣ０４００〜Ｃ４４４０にアナログ
信号人力ｖｒｓがサンプリングされる。

つまり、 Ｑ　ｃ　ｏ　＝　（Ｖ　ｒ、−（Ｖ、”十Ｖ、つ／２）
・Ｃ／８Ｑｃ＋　＝　（ＶＩＮ　　（ＶＲ”＋ＶＲ）　
／　２　）　・ｃ／　８Ｑｃ２＝（Ｖｒｎ　　（ＶＲ”
十ＶＲ−）／２）　・ｃ／４Ｑｃｓ−（Ｖｒｗ　　（Ｖ
Ｒ”＋ＶＲ）／２）　・ｃ／２ＱＣ４””（ＶＩＮ　　
（ｖＲ”＋ｖｉ）／ｚ）・ｃとなり、全電荷ＱＴは ＱＴ＝　（ＶＩＮ　　（ＶＲ＋＋ＶＢ−）　／　２）　
　・２　Ｃ・・・　（１） となる。次に、スイッチ６が開放され、またスイッチ４
０，４１，４２，４３．４４が逐次近似レジスタ９から
のディジタル・データにより切り換わる。ＭＳＨの比較
の時は、スイッチ４４は４４２が導通し、４４１，４４
３は開放され、第１の参照電圧ＶＲ＋２に接続され、ス
イッチ４０゜４１．４２．４３は４０３，４１３，４２
３゜４３３が導通し、他はすべて開放されて第２の参照
電圧ｖＲ′−３に接続される。ここで比較回路８の反転
入力１．１３の電位をＶｒ、非反転入力■、の電位をｖ
Ｎとすると、ＶＮ＝　（ＶＲ”＋ＶＲ−）／２゜また、 Ｑｏ。＝（ｖＲ−−■、）・Ｃ０＝（ｖＲ−−ｖ１）・
Ｑｃ１＝（Ｖｎ−Ｖｒ）　　・ＣＩ＝（ＶＲ−Ｖｒ）　
　・７ｇ ＱＣ２＝（Ｖ７！”　　Ｖｒ）”　Ｃ２＝（ＶＲ−Ｖｒ
）’Ｃ／４ Ｑｃｓ−ＣＶｎ−Ｖｔ）　　・Ｃ５＝（ＶＢ−Ｖｒ）　
　・Ｃ／２ ＱＣ４＝（ＶＲ＋　Ｖｒ）　　・Ｃ４＝（ｖＲ”　　Ｖ
ｌ）　　・ＱＴ＝　（ｖＲ−ＶＩ）　　・Ｃ＋（ＶＲ”
　　、Ｖｔ）　　・Ｃ”　（、（ＶＲ”＋ＶＲ）　／　
２−Ｖｒ）・２　Ｃ・・・　（２） （１）式と（２）式の電荷保存則により’ＶＸ＝ＣＶｎ
＋＋Ｖｎ−）−ｖｒ、　　・（３）となり、比較回路８
は、（３）式とｖＮ＝＝　ｃｖ、Ｒ”　十ＶＲ−）　／
　２との比較を行う。ここで、ＶＩＮ＞（ＶＲ”＋ＶＲ
−）／２とするとＶｒ　＜ＶＮとなり、比較回路８の出
力は“１”が出て逐次比較レジスタ９に“１″を転送す
る。また、　　ＶＩＮ＜（Ｖｌｌ”十ＶＲ−）／２とす
るとＶＴ＞Ｖ）Ｊとなり、比較回路８の出力は“０”・
となる。このようにしてＭＳＢが定まると、次は２番目
のピッ）、２８Ｂの比較に入る。ＭＳＢが“′１″に定
まったとすると、２８Ｂの比較時の逐次近似レジスタ９
の出力は′“１１００”となり、局部ＤＡＣ４のスイッ
チ４０．４１，４２，４３，４４は４０３゜４１３．４
２３，４３２，４４２が導通し他は開放される。つまり Ｑｃｏ＝　（ＶＲ−Ｖｔ）　　・ｃ／８ＱＣ＋”　（Ｖ
Ｒ−Ｖｔ）　　・Ｃ／８Ｑｃ２＝　（ＶＲ−＋ＶＩ）　
　・Ｃ／４ＱＣ３＝　（ＶＩＩ”＋Ｖｔ）　　・０／　
２Ｑｃ４−（Ｖｕ”＋Ｖｔ）　　・ｃ Ｑ、＝　（ＶＲ−−Ｖｒ）−Ｃ／２＋　（Ｖ、”−ＶＩ
）・３Ｃ／２ ＝　（（３ＶＲ”＋ＶＢ−）　／　４　　Ｖｌ）・２Ｃ
・・・（４） （１）式と（４）式の電荷保存則によりＶよ−（５ＶＲ
”＋３ＶＲつ／４　　ＶＴ、・・・　（５）トナリ、比
較回路８ハ、（５）式とＶ　Ｎ、＝　（Ｖ　Ｒ＋＋　Ｖ
　ｎ　−）／２との比較を行う。ここで、ＶＩＮ＞（３
Ｖ、＋＋ＶＲ−）／４とするとＶＩ　＜’ＶＮとなり、
比較回路８の出力は“１′′が出て逐次比較レジスタ９
にＩＩ　Ｉ　＋＋を転送する。また、ＶＩＮ　＜（３Ｖ
Ｒ＋＋ＶＴＬ−）／４とするとＶ□＞ＶＮとなり、比較
回路８の出力は“０″となる。一方、ＭＳＢが“０”に
定まった場合、２８Ｂ比較時の近似比較レジスタ９の出
力は”０１００”となり、局部ＤＡＣ４のスイッチ４０
，４１，４２，４３．４４は、４０３゜４１３．４２３
，４３２，４３３が導通し他は開放される。つまり Ｑｃｏ、＝　（ＶＲＶｌ）　　・ｃ／　８ＱＣ＋＝（Ｖ
ＲＶｔ）・０／８ ＱＣ２＝　（ＶＲ−Ｖｔ）　　・Ｃ／４Ｑｃｓ＝　（Ｖ
Ｒ”、　十Ｖｒ、）　　・ｃ、’２Ｑｏ４＝　（ＶＢ−
ＶＩ）　　・Ｃ Ｑ　Ｔ　＝　（Ｖ　Ｒ−Ｖ　ｒ　）・３　Ｃ／　２　＋
（ＶＲ”−ｖｒ）　　・Ｃ／２ ”　（（ＶＲ＋＋３ＶＲつ／４　　ｖｒ）・２Ｃ・・・
（６） （１）式と（６）式の電荷保存則によりＶｒ＝　（３Ｖ
Ｒ＋＋５　ＶＲ）　／　４　　ＶＩＮ・・・（７） となり、比較回路８は、（７）式とＶ、＝　（ＶＲ＋十
ＶＲ−）／２との比較を行う。ここで、ＶＩＮ＞　（Ｖ
Ｒ”＋３　ＶＲ）　／　４とするとＶＩ＜ＶＮとなり、
比較回路８の出力は“１”が出て逐次近似レジスタ９に
ｕ　１　＋＋を転送する。また、ＶＴＮ〈（ｖＴｌ＋＋
３■Ｒ−）／４とするとＶ　１＞　ＶＮとなり、比較回
路８の出力は０″となる。このようにして２３Ｂが定ま
り、以下同様にして３８Ｂ、ＬＳＢと求める。

以上説明してきた従来の電荷再配分形の局部ＤＡＣを用
いた逐次比較形ＡＤＣを相補形ＭＯ８ＦＥＴによる半導
体集積回路で構成した場合について第１図に局部ＤＡＣ
４の一部とスイッチ６を示し、その動作を説明する。

例えば、電源電圧を５Ｖ、ＯＶとし、第１の参照電圧■
、＋１を５Ｖ、第２の参照電圧ＶＲ−αをＯＶとして、
またＮ型ＭＯ８ＦＥＴとＰ型ＭＯ８ＦＥＴのチャネル幅
対チャネル長の比率が等しいことを前提とする。ここで
、第１の参照電圧ｖ８＋１と第２の参照電圧Ｖ□−２の
値を前述の各式に当てはめると、サンプリング時の全電
荷のＱＴＳおよびＭＳＥ比較時の全電荷Ｑ７Ｍはそれぞ
れＱＴ３”　（ＶｒＮ　２．５）　　・２Ｃ・・・　（
８）Ｑｒｈ＋＝　（２，５Ｖｒ）　２　Ｃ・・・　（９
）となり、ＭＳＢ比較時のｖｌは（３）式より■□＝５
　　ＶＩＮ　　　　　　　　　　　　・・・　ＧＯ）と
なる。つまり、ＶｒＮ＝５ＶとするとＶ　ｒ−ＯＶ　。

Ｖ　ＩＮ　＝　ＯＶとするとＶ、＝５Ｖとなる。アナロ
グ信号入力をサンプリングする際は、スイ、ッチ５Ｗ３
４３のうち４３１のＮ型とＰ型のＭＯＳＦＥＴ対、スイ
ッチ５Ｗ４４４のうち４４１のＮ型とＰ型のＭＯＳＦＥ
Ｔ対およびスイッチＳＷ６のＮ型とＰ型のＭＯＳＦＥＴ
対が導通する。アナログ信号人力ｖｒＮを５■とすると Ｑ３＝（５−２，５）・Ｃ／２＝２．５・Ｃ／２・・・
　０１） Ｑ４＝（５２，５）　　・Ｃ＝２．５・Ｃ・・・　０■
次にＭＳＨの比較動作に入ると、スイッチ６゜４３１．
４４１が開放され、スイッチ５Ｗ３４３のうち４３３の
Ｎ型とＰ型のＭＯＳＦＥＴ対が導通して容量Ｃ３４３０
は第２の参照電圧ｖＲ−３（ＯＶ）に接続され、スイッ
チ５Ｗ４４４のうち４４２のＮ型とＰ型のＭＯＳＦＥＴ
対が導通して容量０．４４０は第１の参照電圧ＶＲ”　
２　（５Ｖ　）に接続されるので、容量アレーの共通接
続点工。

１３の電位ｖｒは理論値であるＯｖになる。

〔発明が解決しようとする問題点〕

上述した従来の逐次比較形ＡＤＣにおいて、局部ＤＡＣ
４のスイッチ４３３とスイッチ４４２についてもう少し
詳しく説明すると、スイッチ４３３の場合、Ｎ型ＭＯ３
ＦＥＴは、ソース側が第２の参照電圧Ｖ、−３（ＯＶ）
、ドレイン側が５ｖに接続されており、ゲート入力が制
御信号発生回路５よりＯｖ→５■に変化したとすると、
Ｖ　Ｄｓ＝　５　Ｖ　、　Ｖ　ｏｓ　＝　５　Ｖとなり
完全に導通状態であり、またＰ型ＭＯ８ＦＥＴも、ソー
ス側が５Ｖ、　　ドレイン側が第２の参照電圧ＶＲ−３
（Ｏｖ）に接続されており、ゲート入力が制御信号発生
回路５より５ｖ→Ｏｖに変化したとすると、Ｖ、５＝−
５Ｖ、Ｖ、、＝−５Ｖとなり完全に導通状態である。こ
れに対してスイッチ４４２の場合、Ｎ型のＭＯＳＦＥＴ
は、ソース側が第１の参照電圧■８″２（５Ｖ）、ドレ
イン側も５ｖに接続されており、ゲート入力が制御信号
発生回路５よりＯＶ→５Ｖに変化したとすると、ＶＤＳ
　＝　ＯＶ　。

Ｖ　ａｓ　”　ＯＶとなり完全にオフ状態であり、また
Ｐ型ＭＯ８ＦＥＴはソース側、ドレイン側共に５ｖに接
続されており、ゲー■・入力が制御信号発生回路５より
５■→Ｏｖに変化したとするとＶｌ）Ｓ＝ＯＶ、Ｖｏｓ
＝５Ｖとなり導通状態である。つまり、スイッチ４３３
ではＮ型とＰ型両方のＭＯＳＦＥＴが導通しているのに
対して、スイッチ４４２ではＰ型ＭＯ８ＦＥＴのみが導
通しているわけであるが、ここでｇｍについて考えると
、ｇｍはｇ　ｍ＝μｙ　’　Ｗ／　Ｌ　’　Ｃｏ　（Ｖ
Ｇ　　ＶＴ）で与えられる。但し、μ、はチャネルの平
均ドリフト移動度、Ｗ／Ｌはチャネル幅対チャネル長の
比率、Ｃｏは単位面積当たりの絶縁体の容量、Ｖ。

はゲート電圧、■アはしきい値である。」二式において
、ｇｍはμ、とＷ／Ｌによって決定されるが、μ、はＮ
型ＭＯ８ＦＥＴとＰ型ＭＯ８ＦＥＴとでは値が異なり、
通常Ｎ型ＭＯ８ＦＥＴのμ、はＰ型ＭＯ８ＦＥＴの２倍
であるため、Ｗ／ＬがＮ型ＭＯ８ＦＥＴとＰ型ＭＯ８Ｆ
’ＥＴとで等しい場合は次式が成立する。

ｇｍ　（Ｎ）＝　２　ｇｍ　　（Ｐ） 但し、ｇｍ（Ｎ）はＮ型ＭＯ８ＦＥＴのｇｍ。

ｇｍ　（Ｐ）はＰ型Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｉ７）ｇ　
ｍである。

従って先に述べたスイッチ４３３とスイッチ４４２の導
通している状態と上式により、スイッチ４３３とスイッ
チ４４２のｇｍの比は３：ｌとなりｇｍに大きな差が生
じてしまうために、制御信号発生回路５からの信号がス
イッチ４３３とスイッチ４４２に同時に入ってもスイッ
チ４３３の方がスイッチ４４２よりも早く導通するので
、容量Ｃ４４４０のスイッチ５Ｗ４４４に接続されてい
る端子は開放状態で、容ｔｃ３４３０のスイッチ５Ｗ３
４３に接続さｈている端子は第２の参照電圧ＶＲ−３で
あるＯｖになる。また、容量アレーの共通接続点Ｉ、１
３は高インピーダンス状態であるため、容量Ｃ３４３０
に蓄えられている電荷により端子Ｉｒｌ　３の電位Ｖｒ
は−２，５ｖまで下げられてしまう。これにより容量ア
レーの共通接続端子に接続されているスイッチ６のＮ型
ＭＯＳ　Ｆ　Ｅ　Ｔにおいて端子工□側の拡散領域は−
２，５ｖまで下げられ、Ｎ型ＭＯ８ＦＥＴが形成されて
いるＰ型基盤に対しＮ型とＰ型の領域においてＮ型が−
２，５Ｖ、Ｐ型がＯｖと順方向バイアスになって容量Ｃ
３４３０に蓄えられていた電荷が移動してしまう。する
と、この彼達れてスイッチ４４２が導通しスイッチ５Ｗ
４４４に接続されている端子が第１の参照電圧Ｖ、、”
ｌである５■になっても、容量Ｃ３４３０の電荷量が変
化してしまっているので、容量アレーの共通接続端チエ
□１３の電位Ｖ□は理論値であるＯｖにはならず、アナ
ログ・デイ、ジタル変換の精度に大きな誤差を生じると
いう欠点がある。

〔問題点を解決するための手段〕

本発明の逐次比較形アナログ・ディジタル変換装置は、
アナログ・スイッチとして用いる電荷再配分局部ディジ
タル・アナログ変換器の容量アレーに接続されている第
１導電形の電界効果トランジスタのチャネル幅対チャネ
ル長の比率と、第２導電形の電界効果トランジスタのチ
ャネル幅対チャネル長の比率とを異ならせ、上記第１導
電形および第２導電形の電界効果トランジスタのトラン
スコンダクタンスを等しくしたという特徴を有している
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路構成図である。

この図は４ピツ）ＡＤＣの場合の電荷再配分形の容量ア
レーを用いた局部ＤＡＣにおいて、スイッチに相補形Ｍ
Ｏ３Ｆ’ＥＴを用いた場合の部分構成図であるが、アナ
ログ信号入力端子１．第１の参照電圧２．第２の参照電
圧３１局部ディジタル・アナログ変換装置のスイッチＳ
Ｗ３４３　、５Ｗ４４４、制御信号発生回路５．スイッ
チ６、容量Ｃ３４３０，Ｃ４４４０より構成されている
。まず、ｇｍを表わす式を下に示す。

ｇ　ｍ　＝　ａ　Ｉ　ｎ／　ａ　Ｖｏ＝Ｗ／　Ｌ　・μ
ＮＣ０（Ｖ（１−ＶＴ）　　　　　　　　　　・・・　
０■但し、Ｗはチャネル幅、Ｌはチャネル長、μ、はチ
ャネル電子の平均ドリフト移動度、ｃｏは単位面積当た
りの絶縁体容量、■ｏはゲート電圧、■７はしきい電圧
である。α湯式においてＣ８（Ｖ　Ｏ−Ｖア）はプロセ
スによって決定する。Ｎ型ＭＯ３ＦＥＴのｇｍをｇｍ（
Ｎ）、チャネル幅対チャネル長の比率をＷ　Ｎ　／　Ｌ
　Ｎ　、またＰ型ＭＯ８ＦＥＴのｇｍをｇｍ　（Ｐ）、
チャネル幅対チャネル長の比率をＷ　ｐ　／　Ｌ　ｐと
すると、ここで扱うのはｇ　ｍ　（Ｎ）　αμＮ　・Ｗ
Ｎ／　ＬＮ　　　　”・ＱＣｇｍ　（Ｐ）Ｕμｐ　・Ｗ
ｐ／Ｌｐ　　　　−Ｃ６）の関係であるが、Ｎチャネル
の平均ドリフト移動度μ、の方がＰチャネルの平均ド　
リフト移動度μ、に較べて大きく、通常 μ、＝２μア　　　　　　　　　　　・・・　０Ｑの関
係が成立するので、Ｗ　Ｎ　／　Ｌ　Ｎ　＝　Ｗ　ｐ　
／　Ｌ　ｐの場合には ｇｍ　（Ｎ）＝２ｇｍ　（Ｐ）　　　　　・・・　αη
となり、ｇｍ（Ｎ）とｇｍ　（Ｐ）の値を等しくするた
めには、Ｗ／Ｌを変更する必要があるがＯＱと０７１式
よりＷＮ／ＬＮとｗ　ｐ　／　Ｌ　Ｐの関係をＷ　Ｎ　
／　Ｌ　Ｎ　＝　１　／　２・ＷＰ／ＬＰとすることで
、ｇｍ（Ｎ）とｇｍ　（Ｐ）の値を等しくすることがで
きる。

第１図において局部ＤＡＣの動作は既に述べている。こ
こでは局部ＤＡＣの容量アレーに接続されているスイッ
チ４３．４４のｇｍについて場合分けをして説明する。

アナログ信号入力ｖｒＮ１を５Ｖ、ＯＶ、２．５Ｖと３
つの場合を考えて、第１の参照電圧■、ｌ＋２を５Ｖ、
第２の参照電圧ｖＲ−３をＯＶとする。まず、アナログ
信号入力Ｖ、Ｎ１が５ｖでサンプリングされた場合、Ｍ
ＳＢ比較時には、ゲート入力となる制御信号発生回路５
の信号がスイッチ４３３とスイッチ４４２のＮ型ＭＯ８
ＦＥＴ側で０■→５ｖＳＰ型ＭＯ８ＦＥＴ側で５■→Ｏ
ｖと変化して、スイッチ４３３とスイッチ４４２が○Ｎ
するが、この時スイッチ４３３ではＮ型ＭＯ８ＦＥＴが
Ｖ　Ｄｓ　＝　５　Ｖ　、　Ｖ　ａｓ　＝　５　Ｖと完
全にオンしており、Ｐ型のＭＯＳＦＥＴもＶＤＳ＝−５
Ｖ、Ｖｏｓ＝−５Ｖと完全にオンしているのに対して、
スイッチ４４２ではＮ型ＭＯ８ＦＥＴがＶＤｓ＝ＯＶ、
Ｖｏｓ＝ＯＶと完全Ｅｔ７しており、Ｐ型ＭＯ８ＦＥＴ
もＶ’ｎ５＝ＯＶ、Ｖｏｓ”　　５ＶとＰ型ＭＯ８ＦＥ
Ｔのみのｇｍでオンしている。ここで、Ｐ型のＭＯＳＦ
ＥＴのｇｍ　（Ｐ）を基準としてｇｍ　（Ｐ）＝ｇｍと
考えるとａ′？）式および上述よ弘スイッチ４３３０ｇ
ｍ　（４３３）、スイッチ４４２のｇｍ（４４２）は ｇｍ　（４３３）＝ｇｍ　（Ｎ）＋ｇｍ　（Ｐ）＝２ｇ
ｍ　　　　　　　　　　　　　・・・　０秒ｇｍ　（４
４２）　＝ｇｍ　（Ｐ）　＝ｇｍ−Ｑｌと表せる。次に
アナログ信号人力Ｖ工Ｎ１がｏ■でサンプリングされた
場合、ＩＶｉＳＢ比較時には、ゲート入力となる制御信
号発生回路５の信号がスイッ−）４３３とスイッチ４４
２のＮ型ＭＯ８ＦＥＴ側テＯＶ　→５　Ｖ、Ｐ型ＭＯ８
ＦＥＴ側で５ｖ→０■と変化してスイッチ４３３とスイ
ッチ４４２が導通するが、この時スイッチ４３３ではＮ
型ＭＯ８ＦＥＴがＶ　Ｄｓ＝　ＯＶ　、　Ｖ　ｏｓ　＝
　５　ＶとＮ型ＭＯ８ＦＥＴのみのｇｍでオンしており
、Ｐ型ＭＯ８ＦＥＴがｖＤ、＝　ｏ　ｖ、　ｖｏ、＝　
ｏ　ｖと完全にオフしているのに対して、スイッチ４４
２ではＮ型ＭＯ８ＦＥＴがｖＤＳ＝　５　Ｖ　、　Ｖ　
ｏｓ　＝　５　Ｖと完全にオンしており、Ｐ型ＭＯ８Ｆ
ＥＴもＶＤｓ＝　　５Ｖ。

Ｖ、、＝−５Ｖと完全にオンしている。Ｐ型ＭＯ８ＦＥ
Ｔのｇｍ　（Ｐ）を基準として考えると０７）式および
上記より、スイッチ４３３のｇｍ（４３３）、スイッチ
４４２のｇｍ（４４２）は ｇｍ　（４３３）　＝ｇｍ　（Ｎ）　＝ｇｍ−Ｇ！（Ｉ
ｔｇｍ　（４４２）　＝ｇｍ　（Ｎ）　十ｇｍ　（Ｐ）
　＝２ｇｍ　　　　　　　　　　　　・・・　（２Ｉ）
と表せる。最後にアナログ信号人力Ｖ工Ｎ１が２．５Ｖ
でサンプリングされた場合、ＭＳＢ比較時には、前述と
同様にしてスイッチ４３３とスイッチ４４２が導通する
が、この時スイッチ４３３ではＮ型ＭＯ８ＦＥＴがＶＤ
Ｓ　＝　２．５　Ｖ　、　Ｖｏｓ　＝２．５ｖとオンし
ており、Ｐ型ＭＯ８ＦＥＴもＶｎｓ　＝２．５　Ｖ　、
　Ｖ　ｏｓ　””　　２．５とオンしているのに対し、
スイッチ４４２でもＮ型ＭＯ８ＦＥＴがＶＤＳ＝　２．
５　、　Ｖｏｓ　＝　２．５とオンしており、Ｐ型ＭＯ
８ＦＥＴもＶＤ８＝　−２，５Ｖ、　Ｖｏ、＝　−２，
５Ｖとオンしている。スイッチ４３３のｇｍ、（４３３
）およびスイッチ４４２のｇｍ（４４２）を前述と同様
にして表わすと、 ｇｍ　（４３３）　＝ｇｍ　（Ｎ）　十ｇｍ　（Ｐ）　
−２ｇｍ’　　　　　　　　　　　・・・　（２２１ｇ
ｍ　（４４２）＝ｇｍ　（Ｎ）＋ｇｍ　（Ｐ）＝２ｇｍ
’　　　　　　　　　　　・・・　（２のとなる。但し
、ｇｍ’はＶ。ｓ＝２．５の時もトランスコンダクタン
スである。以下２８Ｂ比較時も同様にして考えていくと
、容量アレーの共通接続端子Ｌ１３の電位■１を理論値
に近づけるために、各場合においてｇｍ（４３３）とｇ
ｍ（４４２）の差を小さくするには、前述したごとくＮ
型ＭＯ８ＦＥＴのｇｍ（Ｎ）をほぼ１／２にすればよく
、実際には０４）式よりＮ型ＭＯ８ＦＥＴのチャネル幅
対チャネル長の比率Ｗ　Ｎ　／　Ｌ　Ｎを１／２にすれ
ばよい。

このようにして、各スイッチのｇｍが等しくなるように
すれば、スイッチがオンする時間差を小さくでき、容量
アレーに蓄えられる電荷の移動も起こりにくいので、容
量アレーの共通接続端子エエ１３の電位■１は理論値を
保ち、アナログ・ディジタル変換の誤差を小さくするこ
とができ、高精度化することが可能である。

〔発明の効果〕

以上説明したように本発明は、逐次比較形のアナログ・
ディジタル変換において、電荷再配分形の容量アレーに
接続されているアナログ・スイッチとして用いているＮ
型のＭＯ８電界効果トランジスタのチャネル幅対チャネ
ル長の比率ＷＮ／ＬＮをＰ型のＭＯ８電界効果トランジ
スタのチャネル幅対チャネル長の比率ｗ　ｐ　／　Ｌ　
Ｐの１／２にして、Ｐ型とＮ型のＭＯ８電界効果トラン
ジスタのｇｍを等しくすることにより、容量アレーの共
通接続端子の電位を理論値に近い値に保つことができる
ので、サンプル・ホールド回路において標本化したアナ
ログ信号入力の値に変換途中で誤差が生じず、アナログ
・ディジタル変換の精度の向上に関して大きな効果があ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図で
、第２図は従来の逐次比較形アナログ・ディジタル変換
装置の構成を示すブロック図、第３図は、従来の逐次比
較形アナログ・ディジタル変換装置における局部ディジ
タル変換回路に電荷再配分形の容量アレーを用いた回路
構成を示すブロック図である。 ｌ・・・・・・アナログ信号入力端子、２・・・・・・
第１の参照電圧、３・・・・・・第２の参照電圧、４・
・・・・・局部ディジタル・アナログ変換装置、訃・・
・・・制御信号発生回路、７・・・・・・サンプル・ホ
ールド回路、８・・団・比較回路、９・・・・・・逐次
近似レジスタ、１ｏ・・川・ディジタル信号出力端子、
１１・・・・・・基準電位発生回路、Ｉ２・・・・・・
中点電位、１３・・・・・・比較回路の反転入力、６．
４０〜４４，４０１〜４０３’、４１１〜４１３．４２
１〜４２３，４３１〜４３３゜４４１〜４４３・・・・
・・スイッチ、４００〜４４０・・・・・・容量。 代理人　弁理士　　内　原　　　音

Claims (1)

【特許請求の範囲】
1. 相補形電界効果トランジスタをアナログ・スイッチとし
   て用いている電荷再分配形局部ディジタル・アナログ・
   変換器を構成要素とした逐次比較形のアナログ・ディジ
   タル変換器において、該局部ディジタル・アナログ変換
   器の容量列に接続されている第１導電形の電界効果トラ
   ンジスタのチャネル幅対チャネル長の比率と、第２導電
   形を電界効果トランジスタのチャネル幅対チャネル長の
   比率とを異ならせ、該第１導電形および該第２導電形の
   電界効果トランジスタのトランスコンダクタンスを等し
   くしたことを特徴とするアナログ・ディジタル変換装置
   。